KR100938073B1 - 커패시터용 동시소성 전극을 갖는 박막 유전체 및 그의제조 방법 - Google Patents

커패시터용 동시소성 전극을 갖는 박막 유전체 및 그의제조 방법 Download PDF

Info

Publication number
KR100938073B1
KR100938073B1 KR1020070070379A KR20070070379A KR100938073B1 KR 100938073 B1 KR100938073 B1 KR 100938073B1 KR 1020070070379 A KR1020070070379 A KR 1020070070379A KR 20070070379 A KR20070070379 A KR 20070070379A KR 100938073 B1 KR100938073 B1 KR 100938073B1
Authority
KR
South Korea
Prior art keywords
dielectric
electrode
dielectric layer
capacitor
thin film
Prior art date
Application number
KR1020070070379A
Other languages
English (en)
Other versions
KR20080007140A (ko
Inventor
윌리암 제이. 보를랜드
패트릭 다니엘스
딘 더블유. 페이스
존 프레드릭 이흘레펠드
존-폴 마리아
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
노쓰 캐롤라이나 스테이트 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니, 노쓰 캐롤라이나 스테이트 유니버시티 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20080007140A publication Critical patent/KR20080007140A/ko
Application granted granted Critical
Publication of KR100938073B1 publication Critical patent/KR100938073B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763Printed component having superposed conductors, but integrated in one circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 제1 전극 또는 미처리(bare) 금속성 호일을 갖는 기재상에 유전체층을 형성하고, 상부 전도성 층을 유전체층상에 침착시키고, 유전체층 및 상부 전도성 층을 어닐링시키는 것을 포함하며, 여기서 호일 또는 제1 전극, 유전체, 및 전도성 층이 커패시터를 형성하는 것인 커패시터의 제조 방법을 개시하고 있다.
금속성 호일, 유전체층, 전도성 층, 유전체층, 커패시터

Description

커패시터용 동시소성 전극을 갖는 박막 유전체 및 그의 제조 방법 {THIN FILM DIELECTRICS WITH CO-FIRED ELECTRODES FOR CAPACITORS AND METHODS OF MAKING THEREOF}
본 발명은 박막 커패시터에 대해 이 아이 듀폰 디 네모아 앤드 캄파니(E.I. du Pont de Nemours)와 노쓰 캐롤라이나 스테이트 유니버시티(North Carolina State University) 간의 2002년 5월 20일자의 공동 연구 합의서 (2002년 8월 1일에서 2003년 7월 31일까지, 2004년 7월 31일까지 연장, 2005년 7월 31일까지 추가 연장, 2006년 7월 31일까지 실행)에 따라 완성되었다.
본 발명의 기술분야는 매립형(embedded) 커패시터이다. 보다 구체적으로, 본 발명의 기술분야는 동시소성 전기적 접촉부를 갖는 박막 유전체를 갖는 커패시터를 포함한다.
인쇄회로기판(PWB)에 커패시터를 매립하면 회로 크기를 감소시키고 회로 성능을 개선할 수 있다. 커패시터는 전형적으로 적층되고 상호연결 회로에 의해 연결된 패널에 매립되고, 패널의 스택은 인쇄회로기판을 형성한다.
호일상 소성(fired-on-foil) 고 유전 상수 박막 커패시터의 제조는 미국 특 허 제7,029,971호(Borland et al.)에 개시되어 있다. 호일상 소성 박막 커패시터는 먼저 얇은 커패시터 유전체 전구체 물질층을 금속성 호일 상에 침착시킴으로써 형성된다. 금속성 호일 기재는 구리 호일일 수 있고, 전형적으로 두께가 12 내지 36 ㎛ 범위일 수 있다. 침착된 박막 커패시터 유전체 물질을 소성 또는 어닐링 공정 처리하여 유전체를 결정화시키고, 입자 성장을 증가시켜 그 결과 유전 상수를 증가시킨다. 소성 공정은 고온, 예컨대 900 ℃에서, 산소가 감소된 분위기하에 수행하여 밑에 있는 금속성 호일의 산화를 방지할 수 있다. 소성 후에, 유전체층은 일반적으로 균질 세라믹 층일 것이고, 두께가 대략 0.5 내지 1.0 ㎛일 수 있다. 다음에 금속성 전극이 호일상 소성 박막 세라믹 커패시터 유전체층상에 침착된다.
매립형 커패시터는 허용가능한 항복 전압, 낮은 누설 전류, 특정 온도 범위에서의 정전용량의 안정성, 낮은 유전 손실, 환경적으로 허용가능한 물질로부터 제조, 고수율, 제작의 단순함, 및 인쇄회로기판 제작 기술에 적합성과 같은 요건을 충족시켜야 한다.
큰 면적, 예컨대 30 mm x 30 mm 상에서 고수율의 박막 커패시터의 제조는 일반적으로 예를 들어 크랙(crack), 다공성, 공극, 및 핀홀의 존재에 의해 발생되는 유전체 박막 중의 결함 밀도에 의해 제한된다. 이들 결함은 일반적으로 이러한 커패시터의 크기를 수 mm 미만으로 제한한다. 예를 들어 미국 특허 제7,011,726호 (Palanduz)는 최신 박막 커패시터 기술로 얻는 이들 제한과 대안 개발의 필요성을 밝혔다.
따라서, 현재 전자 회로에서 해결되어야 할 문제는 다른 바람직한 특성, 예컨대 높은 정전용량 밀도를 유지하면서 고수율로 큰 면적 호일상 소성 커패시터를 생산하는 것이다. 상부 전극을 유전체 박막의 어닐링 후에 침착시키는 선행 기술의 방법은 상부 전극 금속이 크랙, 결함, 및 어닐링된 박막의 다른 노출된 미세구조 특징부로 침투될 수 있게 한다.
따라서, 고수율로의 큰 면적 커패시터의 제조 문제를 해결하는 한 메카니즘은 박막 유전체의 고온 어닐링 전에 커패시터의 상부 전극을 침착시키는 것이다.
본 발명의 방법은 고수율로 큰 면적 박막 커패시터의 제조를 가능하게 한다.
<발명의 요약>
제1 실시양태에 따라, 커패시터의 제조 방법은 유전체층을 노출 금속성 호일상에 형성하고, 상부 전도성 층을 유전체층상에 침착시키고, 유전체층 및 상부 전도성 층을 동시에 어닐링시키는 것을 포함하며, 여기서 호일, 유전체, 및 전도성 층이 커패시터를 형성한다.
또다른 실시양태에 따라, 커패시터의 제조 방법은 금속 박층을 기재상에 형성하고, 유전체를 금속층상에 형성하고, 상부 전도성 층을 유전체층상에 침착시키고, 유전체층 및 상부 전도성 층을 상부 상에 동시에 어닐링시키는 것을 포함하며, 여기서 금속층, 유전체, 및 상부 전도성 층은 커패시터를 형성한다. 이 실시양태에서의 기재는 금속, 금속 호일, 세라믹, 반도체, 또는 절연체일 수 있다. 상기 방법에 따라 구축된 커패시터는 큰 면적으로 고수율로 제조할 수 있고, 인쇄 회로 기판 내로 삽입될 수 있는 인쇄 회로 기판 내층(innerlayer) 패널 내로 매립하기에 적합하다. 커패시터는 높은 정전용량 밀도, 낮은 손실 탄젠트, 및 다른 바람직한 전기적 및 물리적 특성을 가진다.
본원은 유전체와 상부 전극의 동시소성을 통해 큰 면적 전극을 갖는 금속성 호일 및 금속 코팅 기재 상의 고수율 박막 커패시터의 제조 방법을 기재하고 있다.
본원 사용하는 바와 같이, 손실 인자는 소산 인자(dissipation factor) 및 tan 델타 (δ)에 상응하고, 고유전 상수는 높은 유전체 유전율에 상응하고, 그 값이 500 초과를 나타낸다. 또한, 본원에 사용하는 바와 같이, 소성은 어닐링에 상응하고, 큰 면적 전극 또는 커패시터는 2 mm 이상의 전극 직경을 나타내고, 고수율은 60% 초과를 얻는 것을 나타낸다.
금속 호일 또는 금속 코팅 기재 상의 박막 유전체는 스퍼터링 및 화학적 용액 침착을 비롯한 각종 침착 기술에 의해 제조할 수 있다. 큰 면적 전극으로 처리하는 경우에, 본원에 기재된 동시소성된 박막 커패시터는 고수율을 가진다. 박막 유전체는 0.5 내지 1.0 ㎛ 범위의 소성된 두께를 갖고, 허용가능한 정전용량 밀도를 가진다.
유전체의 정전용량 밀도는 유전율(또는 유전상수 K)을 유전체의 두께로 나눈 것에 비례한다. 따라서, 커패시터에 고 유전상수("고 K")의 박막 유전체를 사용함으로써 고 정전용량 밀도 커패시터를 달성할 수 있다.
고 K 강유전체는 일반식 ABO3의 페로브스카이트(perovskite), 예를 들면 결정질 바륨 티타네이트 (BT), 납 지르코네이트 티타네이트 (PZT), 납 란탄 지르코네이트 티타네이트 (PLZT), 납 마그네슘 니오베이트 (PMN) 및 바륨 스트론튬 티타네이트 (BST)를 포함한다. 본 발명의 방법(들)의 고유전 상수 박막 유전체층은 하나 이상의 고 K 강유전체를 포함할 수 있다.
치환체 및 도판트 양이온을 고유전 상수 물질에 첨가하여 유전체 특성을 개선할 수 있다. 박막 커패시터의 목적하는 특성은 첨가된 도판트의 특정 조합을 요구할 것이다.
소량의 적합한 도판트는 바람직한 산화물 화학량론의 R2O3을 갖는 희토류 양이온을 포함하며, 여기서 R은 희토류 양이온 (예컨대, Y, Ho, Dy, La, Eu)이다. 희토류 도판트는 얻어지는 유전체의 절연 저항을 개선한다.
전이금속 양이온 도판트, 예컨대 Mn 및 Fe는 유전체의 내환원성 및 절연 저항을 개선하기 위해 사용할 수도 있다. 바람직한 산화물 화학량론의 MO2 (여기서, M은 금속, 예컨대 Zr, Hf, Sn, Ce임)를 갖는 다른 전이금속 양이온이 적합한 도판트 양이온일 수도 있다. 이들 전이금속 양이온은 온도 공간에서 BaTiO3의 3상 전이부를 서로 더 가깝게 "핀칭(pinching)", 즉 이동시킴으로써, 유전체의 유전율의 온도-의존성을 둔화시킨다.
MO (여기서, M은 알칼리토금속, 예를 들면 Ca, Sr, Mg임)의 바람직한 산화물 화학량론을 갖는 금속 양이온은 유전체 온도 최대값을 보다 낮은 온도로 이동시켜, 유전체의 온도-의존성 반응을 더욱 둔화시킬 수 있다.
전술된 도판트, 또는 이들의 혼합물을 다양한 농도로 페로브스카이트, 예컨대, BaTiO3 또는 BaSrTiO3과 함께 사용할 수 있다. 바람직한 농도 범위는 최종 배합물의 약 0 내지 5 몰%이다.
고 K 박막 유전체 물질은 화학적 용액 침착 (CSD), 화학증착 (CVD), 증발, 및 스퍼터링을 비롯한 광범위한 침착 방법에 의해 침착될 수 있다. 이들 유전체 필름에서 고 K를 수득하기 위해, 고온, 침착후 어닐링 단계가 박막 유전체에서의 결정화 및 결정 성장을 달성하기 위해 요구된다. 어닐링 단계는 800 ℃ 이상에서 수행될 수 있다. 한 실시양태에서, 구리 호일을 사용하는 경우에 30분 동안 900 ℃에서 수행하였다. 어닐링은 산소가 감소된 분위기하에서 수행하여 베이스 금속이 사용되는 경우에 금속성 전극의 산화를 방지할 수 있다.
결정질 바륨 티타네이트 및 바륨 스트론튬 티타네이트가 고유전 상수를 나타내고, 무연이므로, 이들은 고수율로 큰 면적 커패시터를 제조하기에 특히 유용하다. 따라서, 고수율을 포함하는 커패시터의 제조 방법을 본원에 기재한다. 유전체는 하부 전극상에 형성된다. 하부 전극은 세라믹 기재 상에 침착된 전극 또는 금속성 호일일 수 있다. 상부 전극은 유전체상에 침착되고, 전체 구조는 동시소성되어 최종 커패시터를 형성한다. 이들 커패시터는 고수율과 큰 면적 전극을 가진 다.
본 발명의 한 실시양태는 금속 호일을 제공하고; 유전체층을 금속 호일상에 형성하고; 상부 전극을 유전체상에 형성하고; 금속 호일, 유전체 및 상부 전극을 어닐링하는 것을 포함하며; 여기서 어닐링시에 금속 호일, 유전체 및 상부 전극이 높은 정전용량 밀도 커패시터를 형성하는 것인 커패시터의 제조 방법을 제공한다. 추가 실시양태에서, 상기 유전체층은 화학적 용액 침착 또는 스퍼터링에 의해 형성된다. 본 발명의 추가 실시양태에서, 상기 상부 전극은 스퍼터링 또는 증발에 의해 형성된다.
상기 언급한 바와 같이, 스퍼터링 및 화학적 용액 침착 (CSD) 기술이 커패시터 유전체를 형성하기 위해 사용되고, 스퍼터링 및 증발 기술은 본원의 상하에 기재되는 방법에 의해 상부 전극을 형성하기 위해 사용된다.
유전체의 스퍼터 침착
바륨 스트론튬 티타네이트 표적 조성물은 제1 전극상에 형성된 유전체의 조성을 정의한다. 한 실시양태에서, 표적 조성은 Ba0.75Sr0.25TiO3이고, 또다른 도핑된 형태에서는 즉 Ba0.5Sr0.5Nb0.004Mg0.0036Mn0.0014Ti0.988O3을 사용한다.
유전체의 화학적 용액 침착 및 열처리
화학적 전구체 용액은 목적하는 고 유전 상수 물질의 바람직한 양의 각 성분 뿐만 아니라 다른 목적, 예를 들어 크랙 제거를 달성하기에 유용한 첨가제를 함유한다. 따라서, 목적하는 고 유전 상수 물질이 바륨 티타네이트인 경우에, 화학적 전구체 용액은 바륨 아세테이트 및 티탄 이소프로폭시드를 포함할 수 있다.
순수한 BaTiO3은 하기 화학물질의 각각의 양으로부터 제조할 수 있다:
바륨 아세테이트 5.12 g
티탄 이스프로폭시드 5.68 g
아세틸아세톤 4.12 ml
아세트산 43.52 ml
아세트산은 바륨 아세테이트 및 티탄 이스프로폭시드에 대한 용해 매질이고, 아세틸아세톤은 티탄 이스프로폭시드에 대한 안정화제이다. 유전체 필름에서의 크랙을 방지하기 위해 디에탄올아민 (DEA)을 바륨 아세테이트의 8 내지 12 중량% 범위로 첨가할 수 있다. 따라서, 예를 들어 상기 단락의 전구체 용액에 대한 DEA 첨가량은 총 0.58 g일 수 있다.
전구체 용액은 구리 호일 기재상에 침착된다. 적합한 용액 침착 방법에는 침지, 슬롯 다이, 그라비어, 스프레이, 또는 스핀 코팅이 포함된다. 한 실시양태에서, 스핀 코팅을 사용하고, 사용되는 회전 시간 및 속도는 30초 및 3000회/분이었다.
침착 후에, 전구체 용액을 함유하는 기재를 건조시켜 용매를 제거한다. 추가 침착을 행하여 두께를 목적하는 값으로 만들 수 있다. 한 실시양태에서, 250 ℃ 온도에서 5 내지 10분 동안의 건조를 사용하고, 6회의 연속적인 침착 및 건조 단계를 사용하여 최종 목적 두께를 달성하였다.
목적하는 건조 두께를 달성한 후에, 기재를 더 높은 온도에서 열처리로 번 아웃(burn out)하여 건조 용액 침착 필름에 남은 모든 또는 거의 대부분의 유기 성분을 제거한다. 열처리 온도는 유기 물질을 번 아웃하여 제거하기에 충분히 높지만, 무기 유전체를 실질적으로 결정화시킬 정도로 높지는 않다. 열처리시에, 건조 유전체는 분해되어 초기에 매우 미세한 바륨 및 티탄 산화물, 탄산염, 옥시탄산염 및 그의 혼합물의 입자를 형성하고, 이어서 후속적으로 탄산염 및 옥시탄산염이 분해되고, 잔존 산화물 혼합물이 반응하여 바륨 티타네이트를 형성한다. 한 실시양태에서, 밑에 있는 구리 호일을 보호하는 적합한 환원 분위기 중 온도 650 ℃에서 30분 동안 수행하였다.
전극 침착
상부 전극을 생성된 유전체상에 형성한다. 호일은 본 방법에 의해 형성된 커패시터의 하부 전극으로서 작용한다. 상부 전극은 예를 들어, 스퍼터링, 인쇄, 증발 또는 다른 적합한 침착 방법에 의해 형성될 수 있다. 한 실시양태에서, 스퍼터링된 백금 상부 전극을 사용한다. 또다른 예에서 구리 상부 스퍼터링된 전극을 사용한다.
어닐링
상부 전극의 침착 후에, 코팅된 기재를 어닐링시킨다. 어닐링은 침착된 유전체를 치밀화시키고 결정화시킨다. 어닐링은 금속성 호일 기재에 침착된 유전체의 경우 낮은 산소 분압 환경 및 고온에서 수행될 수 있다. 어닐링 온도는 금속성 호일 기재의 융점보다 낮아야 한다. 적합한 전체 압력 환경은 약 1 기압이다. 한 실시양태에서, 구리 호일을 기재로서 사용하고, 노 온도는 약 900 ℃이고, 산소 분압은 대략 10-12 기압이다. 어닐링은 노의 온도를 약 30 ℃/분 속도로 900 ℃로 상승시킴으로써 수행할 수 있다. 노를 900 ℃에서 30분 동안 유지한다.
상기 900 ℃의 어닐링 온도는 기재로서 구리 호일의 사용을 용이하게 하고, 침착된 유전체의 결정화를 가능하게 한다.
유리한 결과는 900 ℃ 초과의 어닐링 온도에서 얻어질 수도 있다. 금속성 기재의 산화를 방지하기 위한 적절한 분위기와 조합한 더 높은 온도, 예를 들어 1200 ℃는 각종 금속성 기재, 예컨대 니켈의 사용을 용이하게 한다. 추가로, 기재의 화학이 허용하는 한, 어닐링은 공기 중에서 수행될 수 있으며, 따라서 환원 분위기는 불필요하다. 이러한 기재는 귀금속 호일, 또는 귀금속 전극이 상부에 침착된 세라믹 산화물 조성물이 포함될 수 있다.
낮은 산소 분압은 제어되는 온도 수조를 통해 고순도 질소를 버블링시킴으로써 달성될 수 있다. 다른 가스 조합, 예컨대 소량의 수소 함유 형성 가스를 함유한 소량의 수소를 가스 혼합물에 첨가한 것도 가능하다. 수조는 약 25 ℃의 온도일 수 있다.
커패시터에 대한 상기 어닐링 공정은 일반적으로 Cu2O 또는 CuO로의 구리 호일 또는 전극의 산화를 방지한다. 산화는 어닐링 동안 사용되는 높은 처리 온도에 대해 적절하게 낮은 산소 분압을 선택함으로써 방지된다. 구리의 산화를 신뢰성있게 방지하고, 유전체를 바람직하지 않게 환원시키지 않는 산소 분압의 범위는 1x10- 9 내지 1x10-14 기압이다. 따라서, 어닐링 동안에 구리 호일의 어떠한 산화도 일어나지 않거나 심각한 유전체 열화가 일어나지 않는 상태에서, 고품질의 BaTiO3, BaSrTiO3, 또는 다른 고유전 상수 층을 형성할 수 있다. 다른 금속성 호일 및 어닐링 온도는 상이한 압력을 요구할 수 있다. 이들 압력은 문헌 [F.D. Richardson and J.H.E. Jeffes, J. Iron Steel Inst., 160: 261 (1948)]에 기재된 바와 같이 온도의 함수로서 산화물 형성의 표준 자유 에너지로부터 계산할 수 있다.
재-산소화
커패시터는 임의로 재-산소화 공정 처리하여 유전체의 절연 저항을 개선시킬 수 있다. 재-산소화는 450 ℃ 및 대략 10-4 기압의 산소 분압에서의 30 분 어닐링에 상응할 수 있다. 재-산소화는 예를 들어 어닐링의 냉각 단계로 통합될 수 있거나 또는 냉각 후에 별개 단계로서 수행될 수 있다. 적절한 수용체 도판트가 상술한 바와 같이 사용되는 경우에, 재-산소화 단계를 생략할 수 있다. 이러한 수용체 도판트로는 망간, 마그네슘 등이 포함된다.
하기 실시예는 본 발명에 따라 제조한 유전체, 및 그 유전체를 통합한 커패시터의 유리한 특성을 설명한다.
<실시예>
실시예 1
마그네트론 스퍼터링에 의해 1 ㎛ 두께의 바륨 스트론튬 티타네이트 (Ba0.75Sr0.25TiO3) 유전체 전구체 박막을 2"x1" 깨끗한 0.5 oz 구리 호일상에 침착시켰다. 구리 호일은 오크 미쯔이 코퍼레이션 (Oak Mitsui Corporation)으로부터 얻을 수 있는 산업 표준 PLSP 구리 호일이었다. 상기 유전체 전구체를 구리 호일의 더 매끄러운 면 또는 "드럼" 면상에 침착시켰다. 5 ㎛ x 5 ㎛ 및 20 ㎛ x 20 ㎛의 면적에 걸쳐 구리 호일의 RMS 값을 측정하여, 각각 12 나노미터 및 20 나노미터임을 발견하였다. 5:1의 Ar:O2 비율 및 130 ℃의 기판 온도를 사용하여 10 mTorr의 압력에서 침착을 수행하였다. 스퍼터 표적 직경은 4 인치였고, 호일에서 표적의 거리는 8.5 cm였다. 축에서 25°떨어지게 (25°"off-axis" geometry) 스퍼터 공급원을 배열하였다. rf 스퍼터링 출력은 300 와트였고, 침착 시간은 120분이었다. 침착 후, 유전체 막을 산소 분압이 대략 10-12기압인 질소 기재 분위기 중 900 ℃에서 30분 동안 어닐링하였다. 섀도우 마스크를 통한 마그네트론 스퍼터링에 의해 백금 상부 전극의 배열을 어닐링한 유전체층의 상부에 침착시켰다. 섀도우 마스크는 각각 3 mm, 2 mm, 1 mm, 0.75 mm, 0.5 mm, 0.25 mm 직경 전극의 샘플을 각각 20, 24, 24, 28, 21, 21 개 포함하였다. 백금 전극 두께는 대략 0.15 μm였다.
백금 전극의 침착 후, 휴렛 팩커드 (Hewlett Packard) 4192A LF 임피던스 분석기를 사용하여 0.25, 0.5, 0.75, 1, 2 및 3 mm 직경 커패시터에 대해 커패시터의 정전용량 및 손실 인자를 측정하였다. 커패시터는 0.05 V의 진동 전압을 사용하여 10 KHz 및 1 KHz, 0 및 1 볼트 바이어스에서 시험하였다. 단락되거나 정전용량을 나타내지 않거나 손실 인자가 15%를 초과하는 커패시터는 허용할 수 없는 커패시 터로 간주하였고, 수율 손실 자료에 포함시켰다. 결과는 도 1에 그래프 형태로 나타내었으며, 여기서 PLSP 호일 자료는 "거칠은" 호일 자료로서 표시하였다. 0.25 mm 직경 전극의 커패시터의 수율은 100%였지만, 3 mm 직경 전극의 커패시터의 수율은 0이었다.
실시예 2
구리 호일의 평활도 (smoothness)가 낮은 수율의 주요 인자인지를 확인하기 위해, 유리판 상에 구리를 증발시켜 매우 매끄러운 15 ㎛ 두께의 구리 호일을 제조하였다. 증발 후, 유리판으로부터 호일을 제거하여 2 인치 x 1 인치 구리 호일을 생산하였다. 5 ㎛ x 5 ㎛ 및 20 ㎛ x 20 ㎛의 면적에 걸쳐 측정하여, 각각 1.4 나노미터 및 1.5 나노미터임을 발견하였고, 이는 대략 유리판의 값에 상응하였다.
실시예 1에 기재한 동일한 조건을 사용한 마그네트론 스퍼터링에 의해 1 ㎛ 두께 바륨 스트론튬 티타네이트 (Ba0.75Sr0.25TiO3) 유전체 전구체 박막을 증발된 구리 호일상에 침착시켰다. 3개의 호일을 제조하였다. 침착 후, 유전체 막을 산소 분압이 대략 10-12 기압인 질소 기재 분위기 중 900 ℃에서 30분 동안 어닐링하였다. 섀도우 마스크를 통한 마그네트론 스퍼터링에 의해 백금 상부 전극의 배열을 어닐링한 유전체층의 상부에 침착시켰다. 섀도우 마스크는 각각 3 mm, 2 mm, 1 mm, 0.75 mm, 0.5 mm, 0.25 mm 직경 전극의 샘플을 각각 20, 24, 24, 28, 21, 21개 포함하였다. 백금 전극 두께는 대략 0.15 μm였다.
백금 전극의 침착 후, 실시예 1에서 사용한 동일한 장비를 사용하여 0.25, 0.5, 0.75, 1, 2 및 3 mm 직경 커패시터에 대해 커패시터의 정전용량 및 손실 인자를 측정하였다. 단락되거나 정전용량을 나타내지 않거나 손실 인자가 15%를 초과하는 커패시터는 허용할 수 없는 커패시터로 간주하였고, 수율 손실 자료에 포함시켰다. 결과는 도 1에 그래프 형태로 나타내었으며, 여기서 증발된 호일상에 제조된 커패시터는 "매끄러운" 호일 자료로서 표시하였다. 또, 0.25 mm 직경 전극의 커패시터의 수율은 높았지만, 3 mm 직경 전극의 커패시터의 수율은 매우 낮거나 0이었다.
실시예 3
실시예 1에서 사용한 동일한 조건을 사용한 마그네트론 스퍼터링에 의해 1 ㎛ 두께의 바륨 스트론튬 티타네이트 (Ba0.75Sr0.25TiO3) 유전체 전구체 박막을 2"x1" 깨끗한 0.5 oz PLSP 구리 호일의 드럼 면상에 침착시켰다.
상기 유전체 막을 산소 분압이 약 10-12 기압인 질소 기재 분위기 중 900 ℃에서 30분 동안 어닐링하였다. 섀도우 마스크를 통한 마그네트론 스퍼터링에 의해 직경이 1, 2, 3 및 5 mm인 백금 상부 전극의 배열을 어닐링한 유전체층의 상부에 침착시켰다. 백금 전극 두께는 대략 0.15 ㎛이었다.
결과는 도 2에 그래프 형태로 나타내었으며, 여기서 본 실험으로부터의 자료는 '통상적'이라고 표시하였다. 작동 커패시터의 수율은 1 mm 직경 전극 커패시터의 경우 대략 12%였지만, 2, 3 및 5 mm 직경 전극의 경우 작동 커패시터의 수율은 0이었다.
실시예 4
실시예 1에서 사용한 동일한 조건을 사용한 마그네트론 스퍼터링에 의해 1 ㎛ 두께의 바륨 스트론튬 티타네이트 (Ba0.75Sr0.25TiO3) 유전체 전구체 박막을 2"x1" 깨끗한 0.5 oz PLSP 구리 호일의 드럼 면상에 침착시켰다.
섀도우 마스크를 통한 마그네트론 스퍼터링에 의해 직경이 1, 2, 3 및 5 mm인 백금 상부 전극의 배열을 유전체층의 상부에 제조하였다. 백금 전극 두께는 대략 0.15 ㎛이었다. 백금 상부 전극이 있는 유전체 막을 산소 분압이 약 10-12 기압인 질소 기재 분위기 중 900 ℃에서 30분 동안 어닐링하였다.
결과는 도 2에 그래프 형태로 나타내었으며, 여기서 본 실험으로부터의 자료는 "동시소성"이라고 표시하였고, 작동 커패시터의 수율은 1, 2, 3 및 5 mm 직경 전극 모두에서 100%였다. 무작위로 선택된 일련의 커패시터의 각 전극 직경에 대한 평균 정전용량 및 손실 값은 표 1에 제시된다.
전극 직경 (mm) 평균 정전용량 (nF) 평균 손실
1 3.1 2.0%
2 10.4 2.1%
3 26.5 5.6%
실시예 5
실시예 1에서 사용된 조건을 사용한 마그네트론 스퍼터링에 의해 1 ㎛ 두께의 바륨 스트론튬 티타네이트 (Ba0.75Sr0.25TiO3) 유전체 전구체 박막을 4 인치 x 1 인치 깨끗한 0.5 oz PLSP 구리 호일의 드럼 면에 침착시켰다. 20 mm x 20 mm 상부 전극 접촉 면적을 단순한 리프트-오프 (lift-off) 마스크를 사용하여 규정하였다. 마그네트론 스퍼터링에 의해 백금 상부 전극을 유전체층 및 리프트-오프 마스크의 상부에 침착시켰다. 아세톤 중에 용해시켜 리프트-오프 마스크를 제거하였다. 백금 전극 두께는 대략 0.15 ㎛이었다. 20 mm x 20 mm 백금 상부 전극이 있는 유전체 막을 산소 분압이 약 10-12 기압인 질소 기재 분위기 중 900 ℃에서 30분 동안 어닐링하였다.
도 3은 20 mm x 20 mm 동시소성 백금 전극이 있는 박막 커패시터의 정전용량 및 손실 대 주파수를 나타낸다. 정전용량 밀도는 실시예 4의 더 작은 커패시터에서 나타난 것과 유사하다.
실시예 6
10 mTorr의 압력에서 40 sccm의 아르곤 흐름을 사용한 rf 마그네트론 스퍼터링에 의해 5 nm 두께의 크롬 접착층 필름을 깨끗한 연마된 3" 직경의 단결정 <100> 란탄 알루미네이트 (LaAlO3) 기판상에 침착시켰다. 크롬 접착층의 침착 직후에 진공을 유지하면서, 0.5 ㎛ 두께의 구리 필름을 크롬 접착층의 상부에 침착시켜 커패시터의 하부 전극을 형성하였다.
이어서 20 mTorr의 압력에서 9:1의 Ar:O2 비율을 사용한 이중 마그네트론 스퍼터링에 의해 도핑된 바륨 스트론튬 티타네이트 (Ba0.5Sr0.5TiO3) 유전체 전구체 박막을 Cu 필름의 상부에 침착시켰다. 각 스퍼터 공급원의 스퍼터 표적 직경은 3 인치였고, 각 두 스퍼터 공급원의 호일에서 표적의 거리 (중심에서 중심)는 약 4 인치였다. 표적 표면이 호일 표면에 대해 거의 수직이도록 축에서 떨어지게 스퍼터 공급원을 배열하였다. rf 스퍼터링 출력은 한 공급원의 경우 150 와트였고, 다른 공급원의 경우 10 와트였다. 각 스퍼터 공급원의 도핑된 바륨 스트론튬 티타네이트 표적 조성은 Ba0.5Sr0.5Nb0.004Mg0.0036Mn0.0014Ti0.988O3였다. 침착된 막 두께는 3 nm/분의 보정된 침착 속도를 기준으로 0.5 ㎛인 것으로 추정되었다. 상기 유전체 막을 산소 분압이 약 2x10-12 기압인 질소 기재 분위기 중 900 ℃에서 10분 동안 어닐링하였다.
이어서 섀도우 마스크를 통한 스퍼터링에 의해 45개 2 mm 직경 커패시터 및 40개 1 mm 직경 커패시터의 패턴으로 0.5 ㎛ 두께의 구리 상부 전극을 유전체 막의 표면상에 침착시켰다.
1 및 2 mm 커패시터의 수율은 0%였다.
실시예 7
10 mTorr의 압력에서 40 sccm의 아르곤 흐름을 사용한 rf 마그네트론 스퍼터링에 의해 5 nm 두께의 크롬 접착층 필름을 깨끗한 연마된 3" 직경의 단결정 <100> 란탄 알루미네이트 (LaAlO3) 기판에 침착시켰다. 크롬 접착층의 침착 직후에 진공을 유지하면서, 0.5 ㎛ 두께의 구리 필름을 크롬 접착층의 상부에 침착시켜 커패시터의 하부 전극을 형성하였다.
이어서 실시예 6에서 사용된 동일한 표적 및 유전체 침착 조건을 사용하여 도핑된 바륨 스트론튬 티타네이트 유전체 전구체 박막을 구리 필름의 상부에 침착시켰다. 침착된 막 두께는 0.5 ㎛인 것으로 추정되었다. 이어서 실시예 6에서 사용한 동일한 섀도우 마스크를 통한 스퍼터링에 의해 0.5 ㎛ 두께 구리 상부 전극을 유전체 막의 표면상에 침착시켰다. 구리 상부 전극 접촉부가 있는 유전체 막을 산소 분압이 약 2x10-12 기압인 질소 기재 분위기 중 900 ℃에서 10분 동안 어닐링하였다.
1 mm 커패시터의 수율은 100%였다. 36개의 커패시터에 대한 평균 정전용량 값은 4.47 nF (0.57 μF/cm2)였다. 평균 소산 인자는 3.0%였다.
2 mm 커패시터의 수율은 93%였다. 평균 정전용량 값은 23.1 nF였다. 평균 소산 인자는 1.6%였다.
도 4는 2 mm 커패시터 중 하나의 정전용량 (점선 자료) 및 소산 인자 (마름모꼴 자료점) 대 인가 전압의 플롯이다. 상기 자료는 도핑된 Ba0.5Sr0.5TiO3 유전체 박막에 대한 유전 상수의 예상된 조율 가능성을 예시한다.
실시예 8
10 mTorr의 압력에서 아르곤을 사용한 rf 마그네트론 스퍼터링에 의해 0.5 ㎛ 두께의 Cu 필름을 깨끗한 2"x2" 0.5 oz PLSP 구리 호일의 드럼 면에 침착시켰다. 이어서 실시예 6에서 사용한 동일한 표적 및 유전체 침착 조건을 사용하여 도핑된 바륨 스트론튬 티타네이트 (Ba0.5Sr0.5TiO3) 유전체 전구체 박막을 Cu 필름의 상부에 침착시켰다. 침착된 막 두께는 0.5 ㎛인 것으로 추정되었다.
이어서 섀도우 마스크를 통한 스퍼터링에 의해 0.5 ㎛ 두께 루테늄 상부 전극을 45개 2 mm 직경 커패시터의 패턴으로 유전체 막 표면상에 침착시켰다. 루테늄 상부 전극 접촉부가 있는 유전체 막을 산소 분압이 약 2x10-12 기압인 질소 기재 분위기 중 900 ℃에서 10분 동안 어닐링하였다.
2 mm 커패시터의 수율은 80%였다. 평균 정전용량 값은 43.5 nF (1.4 μF/cm2)였고, 평균 소산 인자는 4.4%였다.
실시예 9
10 mTorr의 압력에서 아르곤을 사용한 rf 마그네트론 스퍼터링에 의해 0.5 ㎛ 두께의 구리 필름을 깨끗한 2"x2" 0.5 oz PLSP 구리 호일의 드럼 면에 침착시켰다.
이어서 실시예 6에서 사용한 동일한 표적 및 유전체 침착 조건을 사용하여 도핑된 바륨 스트론튬 티타네이트 유전체 전구체 박막을 구리 필름의 상부에 침착시켰다. 침착된 막 두께는 0.5 ㎛인 것으로 추정되었다.
이어서 실시예 6에서 사용한 동일한 섀도우 마스크를 통한 스퍼터링에 의해 0.5 ㎛ 두께의 구리 상부 전극을 유전체 막의 표면상에 침착시켰다. 구리 상부 전극 접촉부가 있는 유전체 막을 산소 분압이 약 2x10-12 기압인 질소 기재 분위기 중 900 ℃에서 10분 동안 어닐링하였다.
1 mm 커패시터의 수율은 100%였다. 평균 정전용량 값은 6.09 nF (0.75 μF/cm2)였다. 평균 소산 인자는 1.7%였다.
2 mm 커패시터의 수율은 98%였다. 평균 정전용량 값은 29.2 nF (0.93 μF/cm2)였다. 평균 소산 인자는 1.5%였다.
실시예 10
실시예 6에 사용한 동일한 유전체 침착 조건을 사용한 이중 마그네트론 스퍼터링에 의해 실시예 6의 동일한 조성의 도핑된 바륨 스트론튬 티타네이트 전구체 박막을 2"x2" 깨끗한 0.5 oz. PLSP 구리 호일의 드럼 면상에 침착시켰다.
상기 유전체 막을 산소 분압이 약 2x10-12 기압인 질소 기재 분위기 중 900 ℃에서 10분 동안 어닐링하였다.
이어서 실시예 6에서 사용한 동일한 섀도우 마스크를 통한 스퍼터링에 의해 0.5 ㎛ 두께 구리 상부 전극을 유전체 막의 표면상에 침착시켰다.
1 mm 커패시터의 수율은 11%였다. 평균 정전용량 값은 6.32 nF이었다. 평균 소산 인자는 5.2%였다.
2 mm 커패시터의 수율은 0%였다.
실시예 11
실시예 1에서 사용한 동일한 조건을 사용한 마그네트론 스퍼터링에 의해 1 ㎛ 두께 바륨 스트론튬 티타네이트 (Ba0.75Sr0.25TiO3) 유전체 전구체 박막을 2"x1" 깨끗한 0.5 oz. PLSP 구리 호일의 드럼 면상에 침착시켰다.
섀도우 마스크를 통한 구리의 증발에 의해 2 mm 직경 구리 상부 전극을 유전체층의 상부에 제조하였다. 각각 증발된 구리의 두께가 상이한 3개의 샘플을 제조하였다. 구리의 두께는 0.4 ㎛, 0.6 ㎛ 및 0.8 ㎛이었다. 2 mm 구리 상부 전극이 있는 유전체 막을 산소 분압이 약 10-12 기압인 질소 기재 분위기 중 900 ℃에서 30분 동안 어닐링하였다.
결과는 표 5에 그래프 형태로 나타내었으며, 여기서 고수율은 0.4 ㎛ 두께의 증발된 구리 상부 전극을 사용하여 달성하였다. 도 6은 증발된 구리 전극이 있는 2 mm 직경 커패시터의 정전용량 및 손실 인자 대 바이어스를 나타내었다.
실시예 12
바륨 티타네이트의 용액을 깨끗한 PLSP 구리 호일의 드럼 면에 스핀 코팅하였다. 30 초의 시간 동안 3000 rpm의 회전 속도를 사용하였다. 막을 250 ℃에서 8분 동안 건조시켰다. 스핀 코팅 및 건조를 번갈아 실시하여 5번 더 침착시켰다. 이어서 상기 막을 산소의 분압이 대략 10-17 기압인 질소 기재 환원 분위기 중 650 ℃에서 30분 동안 열처리하였다. 이 온도는 650 ℃를 초과하는 온도에서는 바륨 티타늄 옥시카르보네이트 (Ba2Ti2O5CO3)가 분해되지만, 650 ℃ 미만의 온도에서는 바륨 티타네이트가 실질적으로 결정화되는 것을 나타내는 도 7에 나타낸 X-선 회절 자료로부터 선택하였다.
섀도우 마스크를 통한 마그네트론 스퍼터링에 의해 16개의 3 mm 직경 백금 상부 전극의 배열을 열처리된 유전체층의 상부에 침착시켰다. 백금 전극 두께는 대략 0.1 ㎛이었다. 백금 상부 전극이 있는 연소된 유전체 막을 산소 분압이 약 10-12 기압인 질소 기재 분위기 중 900 ℃에서 30분 동안 어닐링하였다.
커패시터 수율은 93.75%이거나 16개 중 15개 수득되었다. 3 mm 커패시터의 정전용량 및 손실 인자 대 주파수는 도 8에 나타내었다.
실시예 1, 2 및 3에 상술되고 도 1 및 도 2에 나타낸 바와 같이, 유전체를 어닐링한 후 상부 백금 전극을 적용하는 스퍼터링된 박막의 통상적인 처리는, 직경이 1 mm를 초과하는 상부 백금 전극이 있는 커패시터의 경우 허용가능한 수율을 허용하지 않는다. 반대로, 실시예 4 및 5에 상술되고 도 2 및 도 3에 나타낸 바와 같이 유전체가 밑에 있는 상부 백금 전극의 동시소성은 큰 면적의 백금 상부 전극을 사용하여 고수율을 허용한다.
실시예 6 및 10에 상술된 바와 같이, 유전체를 어닐링한 후 상부 구리 전극을 적용하는 스퍼터링된 박막의 통상적인 처리는, 상부 구리 전극이 있는 커패시터의 경우 허용가능한 수율을 허용하지 않는다. 반대로, 실시예 7, 9 및 11에 상술된 바와 같이, 유전체가 밑에 있는 상부 구리 전극의 동시소성은 현저히 개선된 수율을 허용한다. 또한 실시예 8은 동시소성 방법을 사용하였을 때 루테늄 전극이 고수율을 달성할 수 있다는 것을 보여준다. 실시예 11은 또한 증발된 구리 상부 전극이 스퍼터링보다 유용하고, 최적 두께는 대략 0.4 ㎛임을 보여준다.
실시예 12는 동시소성 공정 수율 개선이 화학적 용액 침착된 필름으로 확대될 수 있음을 보여준다.
본 발명의 상기 설명은 본 발명을 예시 및 기술한다. 추가적으로, 본 명세는 본 발명의 선택된 바람직한 실시양태만을 나타내고 기술하지만, 본 발명은 다양한 다른 조합, 변형, 및 환경에서 사용이 가능하고, 본원에 나타낸 본 발명의 개념의 범위 내에서 변화 또는 변형이 가능하고, 상기 교시 및/또는 당업계의 기술 또는 지식 내의 교시와 상응한다.
본원에서 상기 기술한 실시양태는 추가로 본 발명의 실시의 공지된 최선의 방식을 설명하고, 다른 당업자가 이러한, 또는 다른 실시양태에서 본 발명을 이용하는 것을 가능케 하고, 본 발명의 특정 적용 또는 용도에 의해 요구되는 다양한 변형을 위한 것이다. 따라서, 본 설명은 본 발명은 본원에 개시된 본 형태로 제한하기 위함이 아니다. 또한, 첨부된 청구항은 명백히 상세한 설명에서 규정하지 않은 별법의 실시양태를 포함하는 것으로 해석될 수 있다고 생각된다.
일반적 관행에 따라, 하기 논의되는 도면의 각종 특징부를 반드시 비율에 맞게 도시하지는 않았다. 도면의 각종 특징부 및 요소의 크기는 본 발명의 실시양태를 더욱 명확하게 설명하기 위해 확대 또는 축소될 수 있다.
상세한 설명은 하기 도면을 참조하며, 여기서 동일한 숫자는 동일한 요소를 나타낸다:
도 1은 호일상 소성 커패시터 수율 대 스퍼터링된 백금 상부 전극 직경의 플롯이며, 여기서 유전체는 백금 상부 전극의 적용 전에 (통상적 처리) 어닐링하였다. 데이타는 또한 매우 매끄러운 호일 및 산업 표준의 거칠은 호일과 통상적으로 처리한 호일상 소성 커패시터의 수율을 비교한다.
도 2는 동시소성 및 통상적 처리에 대한 호일상 소성 커패시터 수율 대 스퍼터링된 백금 상부 전극 직경의 플롯이다.
도 3은 동시소성된 20 mm x 20 mm의 스퍼터링 백금 상부 전극을 갖는 호일상 소성 커패시터에 대한 정전용량 및 손실 값 대 주파수의 플롯이다.
도 4는 동시소성된 2 mm 직경 스퍼터링 상부 구리 전극을 갖는 호일상 소성 커패시터에 대한 정전용량 (점선 자료) 및 소산 인자 (마름모꼴 자료점) 대 인가된 전압의 플롯이다.
도 5는 2 mm 직경 동시소성 전극에 대한 호일상 소성 커패시터 수율 대 증발된 구리 상부 전극 두께의 플롯이다.
도 6은 2 mm 증발 동시소성 상부 구리 전극을 갖는 스퍼터링된 커패시터에 대한 정전용량 및 손실 인자 대 바이어스의 플롯이다.
도 7은 구리 호일 상의 바륨 티타네이트의 열처리 화학적 용액 침착 필름의 각종 X-선 데이타를 나타내는 플롯이다.
도 8은 번 아웃 화학물질 용액 유래 바륨 티타네이트 필름 상의 3 mm 동시소성 스퍼터링 상부 백금 전극에 대한 정전용량 및 손실 인자 대 주파수의 플롯이다.

Claims (16)

  1. 금속 호일을 제공하고;
    유전체층을 금속 호일상에 형성하고;
    유전체층을 어닐링하기 전에 상부 전극을 유전체층상에 형성하고;
    금속 호일, 유전체층 및 상부 전극을 함께 800℃ 이상의 온도 및 산소 분압이 약 1×10-9 내지 1×10-14 기압인 감소된 산소 분위기에서 어닐링하는 것을 포함하며; 여기서 어닐링시에 금속 호일, 유전체층 및 상부 전극을 동시소성하여 높은 정전용량 밀도 커패시터를 형성하고, 유전체층은 어닐링된 두께가 0.1 내지 2 ㎛이며 바륨 티타네이트, 바륨 스트론튬 티타네이트, 납 지르코네이트 티타네이트, 납 마그네슘 니오베이트, 납 란탄 지르코네이트 티타네이트 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것인, 박막 커패시터의 제조 방법.
  2. 비-전도 기재를 제공하고;
    제1 전극을 비-전도 기재상에 형성하고;
    유전체층을 제1 전극상에 형성하고;
    유전체층을 어닐링하기 전에 상부 전극을 유전체층상에 형성하고;
    기재, 제1 전극, 유전체층 및 상부 전극을 함께 800℃ 이상의 온도 및 산소 분압이 약 1×10-9 내지 1×10-14 기압인 감소된 산소 분위기에서 어닐링하는 것을 포함하며; 여기서 어닐링시에 기재, 제1 전극, 유전체층 및 상부 전극을 동시소성하여 높은 정전용량 밀도 커패시터를 형성하고, 유전체층은 어닐링된 두께가 0.1 내지 2 ㎛이며 바륨 티타네이트, 바륨 스트론튬 티타네이트, 납 지르코네이트 티타네이트, 납 마그네슘 니오베이트, 납 란탄 지르코네이트 티타네이트 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것인, 박막 커패시터의 제조 방법.
  3. 제1항에 있어서, 금속 호일이 구리인 방법.
  4. 제1항 또는 제2항에 있어서, 상부 전극이 백금, 구리 또는 루테늄인 방법.
  5. 삭제
  6. 제1항 또는 제2항에 있어서, 유전체가 도핑된 조성물인 방법.
  7. 삭제
  8. 제1항 또는 제2항에 있어서, 임의로 커패시터를 재-산소화시키는 것을 추가로 포함하는 방법.
  9. 제1항 또는 제2항에 있어서, 유전체를 스퍼터링에 의해 침착시키는 방법.
  10. 제1항 또는 제2항에 있어서, 유전체를 화학적 용액 침착에 의해 침착시키고, 번 아웃(burn out) 열처리 후에 상부 전극을 적용하는 방법.
  11. 제1항 또는 제2항에 있어서, 상부 전극을 스퍼터링 또는 증발에 의해 침착시키는 방법.
  12. 제1항 또는 제2항의 방법으로 제조한 박막 커패시터.
  13. 제1항의 방법에 의해 제조한 커패시터를 포함하는 인쇄 회로 기판, 인터포저 또는 다른 유기 기재.
  14. 제2항의 방법에 의해 제조한 커패시터를 포함하는 세라믹 기재 회로.
  15. 제12항에 있어서, 상부 전극의 직경 또는 면적이 1 mm 내지 20 mm인 박막 커패시터.
  16. 제12항에 있어서, 평균 정전용량 밀도가 3.1 nF 내지 26.5 nF인 박막 커패시터.
KR1020070070379A 2006-07-14 2007-07-13 커패시터용 동시소성 전극을 갖는 박막 유전체 및 그의제조 방법 KR100938073B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/486,837 US20080010798A1 (en) 2006-07-14 2006-07-14 Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
US11/486,837 2006-07-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110631A Division KR20090123844A (ko) 2006-07-14 2009-11-17 커패시터용 동시소성 전극을 갖는 박막 유전체 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080007140A KR20080007140A (ko) 2008-01-17
KR100938073B1 true KR100938073B1 (ko) 2010-01-21

Family

ID=38441748

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020070070379A KR100938073B1 (ko) 2006-07-14 2007-07-13 커패시터용 동시소성 전극을 갖는 박막 유전체 및 그의제조 방법
KR1020090110631A KR20090123844A (ko) 2006-07-14 2009-11-17 커패시터용 동시소성 전극을 갖는 박막 유전체 및 그의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020090110631A KR20090123844A (ko) 2006-07-14 2009-11-17 커패시터용 동시소성 전극을 갖는 박막 유전체 및 그의 제조 방법

Country Status (6)

Country Link
US (1) US20080010798A1 (ko)
EP (1) EP1879202A3 (ko)
JP (1) JP2008109082A (ko)
KR (2) KR100938073B1 (ko)
CN (1) CN101106018A (ko)
TW (1) TW200811891A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5051166B2 (ja) * 2009-03-27 2012-10-17 Tdk株式会社 薄膜デバイス
JP5407775B2 (ja) * 2009-03-31 2014-02-05 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP5434714B2 (ja) * 2009-04-15 2014-03-05 Tdk株式会社 薄膜コンデンサ及び電子回路基板
JP5158061B2 (ja) * 2009-11-30 2013-03-06 Tdk株式会社 薄膜コンデンサ
US8690615B2 (en) 2011-11-02 2014-04-08 Tyco Electronics Corporation Capacitor
US8748258B2 (en) * 2011-12-12 2014-06-10 International Business Machines Corporation Method and structure for forming on-chip high quality capacitors with ETSOI transistors
JP2013258224A (ja) * 2012-06-12 2013-12-26 Taiyo Yuden Co Ltd 可変容量コンデンサ素子
CN106486287A (zh) * 2015-09-02 2017-03-08 北京纳米能源与系统研究所 可降解电容器及其制造方法
DE102016106284A1 (de) 2016-04-06 2017-10-12 Epcos Ag Modul
US10957807B2 (en) * 2017-04-19 2021-03-23 The Board Of Trustees Of The University Of Alabama PLZT thin film capacitors apparatus with enhanced photocurrent and power conversion efficiency and method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056097A (ja) * 2002-05-27 2004-02-19 Nec Corp 薄膜キャパシタ、薄膜キャパシタを含む複合受動部品、それらの製造方法およびそれらを内蔵した配線基板
EP1498944A1 (en) * 2003-07-17 2005-01-19 E.I. du Pont de Nemours and Company Method of making capacitors
KR20060043683A (ko) * 2004-03-16 2006-05-15 이 아이 듀폰 디 네모아 앤드 캄파니 후막 유전성 및 전도성 조성물

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973351A (en) * 1997-01-22 1999-10-26 International Business Machines Corporation Semiconductor device with high dielectric constant insulator material
JP3215345B2 (ja) * 1997-03-19 2001-10-02 富士通株式会社 半導体装置の製造方法
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
US20040099999A1 (en) * 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
US7256980B2 (en) * 2003-12-30 2007-08-14 Du Pont Thin film capacitors on ceramic
JP4071204B2 (ja) * 2004-02-27 2008-04-02 Tdk株式会社 多層セラミック基板の製造方法
US7011726B1 (en) * 2004-09-27 2006-03-14 Intel Corporation Method of fabricating thin dielectric film and thin film capacitor including the dielectric film
US7818855B2 (en) * 2006-11-10 2010-10-26 E. I. Du Pont De Nemours And Company Method of making thin-film capacitors on metal foil using thick top electrodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056097A (ja) * 2002-05-27 2004-02-19 Nec Corp 薄膜キャパシタ、薄膜キャパシタを含む複合受動部品、それらの製造方法およびそれらを内蔵した配線基板
EP1498944A1 (en) * 2003-07-17 2005-01-19 E.I. du Pont de Nemours and Company Method of making capacitors
KR20060043683A (ko) * 2004-03-16 2006-05-15 이 아이 듀폰 디 네모아 앤드 캄파니 후막 유전성 및 전도성 조성물

Also Published As

Publication number Publication date
US20080010798A1 (en) 2008-01-17
EP1879202A2 (en) 2008-01-16
KR20080007140A (ko) 2008-01-17
EP1879202A3 (en) 2008-02-27
TW200811891A (en) 2008-03-01
KR20090123844A (ko) 2009-12-02
CN101106018A (zh) 2008-01-16
JP2008109082A (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
KR100938073B1 (ko) 커패시터용 동시소성 전극을 갖는 박막 유전체 및 그의제조 방법
JP4522774B2 (ja) コンデンサ用薄膜誘電体およびその製造方法
US7601181B2 (en) Methods of making thin film capacitors comprising a manganese doped barium titantate dielectric
US20040175585A1 (en) Barium strontium titanate containing multilayer structures on metal foils
US7883905B2 (en) Process for producing a BST thin-film capacitor having increased capacity density and reduced leakage current density
US7795663B2 (en) Acceptor doped barium titanate based thin film capacitors on metal foils and methods of making thereof
US20070279838A1 (en) Composition for Thin Film Capacitive Device, Insulating Film With High Delectric Constant, Thin Film Capacitive Device, Thin-Film Laminated Capacitor and Process for Producing Thin Film Capacitive Device
US7382013B2 (en) Dielectric thin film, dielectric thin film device, and method of production thereof
US20090238954A1 (en) Large area thin film capacitors on metal foils and methods of manufacturing same
US7981741B2 (en) High-capacitance density thin film dielectrics having columnar grains formed on base-metal foils
US20060269762A1 (en) Reactively formed integrated capacitors on organic substrates and fabrication methods
US8875363B2 (en) Thin film capacitors on metal foils and methods of manufacturing same
WO2005085496A2 (en) Ferroelectric thin film composites with improved top contact adhesion and devices containing the same
JP2009540602A (ja) 化学溶液堆積誘電体薄膜のガラスフラックスを補助とした焼結
US6919283B2 (en) Fabrication of pure and modified Ta2O5 thin film with enhanced properties for microwave communication, dynamic random access memory and integrated electronic applications
KR20090031567A (ko) 화학 용액 증착 박막 유전층을 유리 플럭스 존재하에 소결하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee