CN101106018A - 用于电容器具有共烧制电极的薄膜电介质及其制造方法 - Google Patents

用于电容器具有共烧制电极的薄膜电介质及其制造方法 Download PDF

Info

Publication number
CN101106018A
CN101106018A CNA2007101494225A CN200710149422A CN101106018A CN 101106018 A CN101106018 A CN 101106018A CN A2007101494225 A CNA2007101494225 A CN A2007101494225A CN 200710149422 A CN200710149422 A CN 200710149422A CN 101106018 A CN101106018 A CN 101106018A
Authority
CN
China
Prior art keywords
dielectric
capacitor
electrode
top electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101494225A
Other languages
English (en)
Inventor
W·J·博兰
P·丹尼尔斯
D·W·费斯
J·F·伊勒菲尔德
J·-P·马里亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Carolina State University
EIDP Inc
Original Assignee
North Carolina State University
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Carolina State University, EI Du Pont de Nemours and Co filed Critical North Carolina State University
Publication of CN101106018A publication Critical patent/CN101106018A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763Printed component having superposed conductors, but integrated in one circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一种制造电容器的方法,该方法包含在衬底上使用第一电极或稀有金属箔形成电介质层,在电介质层上沉积顶传导层,对电介质层和顶传导层退火,其中箔或第一电极、电介质和传导层构成了电容器。

Description

用于电容器具有共烧制电极的薄膜电介质及其制造方法
本发明涉及薄膜式电容器,依据美国杜邦公司和北卡罗莱纳州立大学之间的共同研究协议在2002年5月20日得出,该协议从2002年8月1日到2003年7月31日有效,延长到2004年7月31日,并继续延长到2005年7月31日,最后到2006年7月31日。
发明领域
本发明涉及嵌入式电容器。更具体地说,本发明涉及具有薄膜电介质的电容器,该薄膜电介质具有共烧制的电接触物。
发明背景
在印刷线路板(PWB)中嵌入电容器能减少电路尺寸并提高电路性能。电容器通常嵌入堆叠的并由互连电路连接的多层平板中,上述堆叠的多层平板形成印刷线路板。
在Borland等人的美国专利7,029,971中公开了烧制在箔上的高介电常数薄膜电容器的制造过程。烧制在箔上的薄膜电容器是如下形成的:首先在金属箔上沉积薄的电容器电介质前体材料层。所述金属箔基片可以是铜箔,典型的厚度可在12到36微米之间。随后烧制或退火所述沉积的薄膜电容器电介质材料,使电介质结晶并使晶粒生长增加,从而使介电常数增加。可在如900℃的高温下、在氧减少的空气中进行烧制步骤,以避免底层的金属箔氧化。在烧制后,所述电介质层通常为同质的陶瓷层并可具有约0.5-1.0微米的厚度。接着在烧制在箔上的薄膜陶瓷电容器电介质层上沉积金属电极。
对嵌入的电容器有这样的要求,如可接受的击穿电压、低漏电流、在特定温度范围内电容的稳定性,低电介质损耗、由环境可接受的材料制得、高产率、容易制造以及对印刷电路板制造技术的服从性。
在诸如30mm×30mm的大面积上生产高产率的薄膜电容器通常受限于电介质薄膜中的缺陷密度,该缺陷密度是例如由于出现裂隙、孔隙、空隙和针孔而引起的。这些缺陷通常将这种电容器的尺寸限制到小于几毫米。例如,Palanduz的美国专利7,011,726指出了现有的薄膜电容器技术对产率的限制,并需要开发其它方法。
因此,当前电子电路领域中待解决的问题是在保持其它所需性能(例如高电容密度)的同时生产高产率的大面积烧制在箔上的电容器。现有技术的方法(在薄膜电介质退火后沉积顶电极)会造成顶电极金属渗入退火的薄膜的裂隙、缺陷和其它露出的微结构特征中。
因此,一种用于解决制造高产率的大面积电容器问题的方法是在薄膜电介质的高温退火之前沉积电容器的顶电极。使用本发明的方法能够制造高产率的大面积薄膜电容器。
发明内容
根据第一个实例,本发明提供一种制造电容器的方法,它包括在裸金属箔上形成电介质层,在电介质层上沉积顶导电层,使电介质层和顶导电层同时退火,其中所述金属箔、电介质层和导电层形成电容器。
根据另一个实例,本发明提供一种制造电容器的方法,它包括在基材上形成薄金属层,在金属层上形成电介质层,在电介质层上沉积顶导电层,使电介质层和顶部的顶导电层同时退火,其中金属层、电介质层和顶导电层形成电容器。该实例中的基材可以是金属、金属箔、陶瓷、半导体或绝缘体。用上述方法构建的电容器能在大面积上高产率地生产并适于嵌入印刷线路板内层板中,印刷线路板内层板可随后并入印刷线路板。所述电容器具有高电容密度,低损耗因数以及其它所需的电气和物理性能。
根据通常的操作,以下论述的各附图特征不必按比例画出。图中各特征和元件的尺寸可扩大或缩小以更清楚的说明本发明的实例。
附图说明
下面将参照附图进行详细的说明,其中相同标号代表相同元件,其中;
图1是烧制在箔上的电容器产率对溅涂的铂顶电极直径的关系图,其中在施涂铂顶电极之前使电介质退火(常规处理)。该数据还比较了使用常规步骤用非常平滑的金属箔和工业标准的粗糙金属箔制得的烧制在箔上的电容器的产率。
图2是共烧制的常规处理的烧制在箔上的电容器产率对溅涂的铂顶电极直径的关系图。
图3是烧制在箔上的电容器的电容量和损耗值对频率的关系图,该电容器具有共烧制的20mm×20mm溅涂铂顶电极。
图4是烧制在箔上电容器的电容量(实点数据)和损耗因数(钻石点数据)对施加电压的关系图,所述电容器具有共烧制的2mm直径溅涂顶铜电极。
图5是烧制在箔上电容器的产率对蒸发的铜顶电极厚度的关系图,该电容器具有2mm直径共烧制电极。
图6是具有2mm蒸发的共烧制顶铜电极的铜溅涂电容器的电容量和损耗因数对偏压的关系图。
图7示出铜箔上钛酸钡的热处理化学溶液沉积膜的各种X线数据。
图8是3mm共烧制溅涂顶铂电极的电容量和损耗因数对频率的关系图,所述顶铂电极位于烧尽化学溶液形成的钛酸钡膜上。
具体实施方式
这里描述的是通过共烧制电介质和顶电极,在金属箔和涂布金属的基材上制造具有大面积电极的高产率薄膜电容器的方法。
在本文中,术语“功耗因素”等同于损耗因数和tan(δ),术语“高介电常数”等同于高电介质介电常数,指介电常数大于500。同样,术语“烧制”等同于退火,术语“大面积电极或电容器”指电极直径等于或大于2mm,术语“高产率”指产率超过60%。
可用各种沉积技术制备在金属箔或涂布金属的基材上的薄膜电介质,这些技术包括溅涂和化学溶液沉积。当带有大面积电极时,本文所述的共烧制薄膜电容器具有高产率。薄膜电介质的烧制厚度在0.5-1.0微米范围内并具有可接受的电容密度。
电介质的电容密度与其介电常数(或介电常数K)除以电介质的厚度成正比。因此可通过在电容器中使用薄膜、高介电常数(“高K”)电介质来获得高电容密度的电容器。
高K铁电电介质包括通式为ABO3的钙钛矿,如晶状钛酸钡(BT)、钛酸锆酸铅(PZT)、钛酸锆酸镧铅(PLZT)、铌酸镁铅(PMN)和钛酸锶钡(BST)。本发明方法的薄膜、高介电常数电介质层可包含一种或更多种高K铁电电介质。
可添加取代基和掺杂阳离子到高介电常数材料以提高介电性能。薄膜电容器所需性能将决定所加掺杂物的具体组合。
小量的适合掺杂物包括具有氧化物化学计量式较好为R2O3的稀土阳离子,其中R为稀土阳离子(如Y,Ho,Dy,La,Eu)。稀土掺杂物改善了所产生电介质中的绝缘电阻。
也可用如Mn和Fe这样的过渡金属阳离子掺杂物来改善电介质中电阻下降并提高绝缘电阻。其它氧化物化学计量式较好为MO2的过渡金属阳离子(其中M为金属,如Zr,Hf,Sn,Ce等)也可以是合适的掺杂阳离子。这些过渡金属阳离子通过在温度空间(temperature space)中“收缩”,即迁移BaTiO3的三相转换使之彼此更加接近,来消除(smooth)电介质中介电常数对温度的依从关系。
氧化物化学计量式较好为MO的金属阳离子也可用于将电介质温度最大值迁移到更低温度,进一步消除电介质对温度的依从响应,其中M为碱土金属例如Ca、Sr、Mg。
上述掺杂物或它们的混合物可以各种浓度与钙钛矿(如BaTiO3或BaSrTiO3)一起使用。优选的浓度范围占最终制剂的约0到5摩尔%。
高K薄膜电介质材料可由各种沉积方法沉积,包括化学溶液沉积(CSD)、化学气相沉积(CVD)、蒸发和溅涂。为了在这些电介质膜中获得高K,需要用高温、后沉积退火步骤在薄膜电介质中形成结晶和晶体成长。退火步骤可在800℃或更高温度下进行。在一个实例中,采用铜箔,使用900℃退火30分钟。退火可在少氧气氛下进行,以避免(如果使用金属基材时)金属电极的氧化。
由于晶状钛酸钡和钛酸锶钡表现出高介电常数且是无铅的,因此它们对制造高产率的大面积电容器特别有用。因此,本文描述的是制造高产率电容器的方法。在底电极上形成电介质。底电极可以是金属箔或沉积在陶瓷基材上的电极。顶电极沉积在电介质上且整个结构被共烧制以形成最后的电容器。这些电容器具有高产率和大面积电极。
本发明的一个实例提供一种制造电容器的方法,包括:提供金属箔,在金属箔上形成电介质层,在电介质层上形成顶电极,并使金属箔、电介质和顶电极退火,退火后金属箔、电介质和顶电极形成高电容密度的电容器。在另一实例中,上面的电介质层由化学溶液沉积或溅涂形成。在本发明的另一个实例中,上面的顶电极由溅涂或蒸发形成。
如上所述,通过上述和下述方法,使用溅涂和化学溶液沉积(CSD)技术形成电容器的电介质,使用溅涂和蒸发技术形成顶电极。
电介质的溅涂沉积
钛酸锶钡靶的组成限定了形成于第一电极上的电介质的组成。在一个实例中,靶的组成为Ba0.75Sr0.25TiO3,而在另一个掺杂的实例中,使用Ba0.5Sr0.5Nb0.004Mg0.0036Mn0.0014Ti0.988O3
电介质的化学溶液沉积和热处理
化学前体溶液包含所需量的各种高介电常数材料的组分,还包含用于实现其它目标(如消除裂纹)的添加剂。因此,如果所需的高介电常数材料为钛酸钡,则化学前体溶液可包含乙酸钡和异丙醇钛。
纯BaTiO3可由以下化学制品按它们各自的量制得:
乙酸钡      5.12克
异丙醇钛    5.68克
乙酰丙酮    4.12毫升
乙酸        43.52毫升
乙酸是乙酸钡和异丙醇钛的溶解介质,而乙酰丙酮是用于异丙醇钛的稳定剂。为防止电介质膜出现裂纹,可加入占乙酸钡重量8-12%的二乙醇铵(DEA)。因此,例如对于前段的前体溶液,DEA总添加量可为0.58g。
可将前体溶液沉积在铜箔基材上。适当的溶液沉积方法包括浸涂、狭缝涂覆、照相凹版涂覆、喷涂或旋转涂敷。在一个实例中,使用旋转涂敷且所用的旋转时间为30秒,速度为每分3000转。
沉积之后,干燥包含前体溶液的基材以除去溶剂。可进行进一步沉积以使之厚度达到期望值。在一个实例中,用250℃的干燥温度干燥5-10分钟,用六个连续的沉积和干燥步骤来获得最终期望的厚度。
在获得期望的干厚度之后,在更高的温度热处理所述基材,以烧尽并除去留在干的溶液沉积膜上的所有或绝大多数的有机成分。热处理的温度高得足以烧尽并除去有机材料,但不足以使无机电介质明显结晶。热处理时,干的电介质先分解成很细的钡和钛的氧化物、碳酸盐、氧碳酸盐及其混合物的细粒,然后碳酸盐和氧碳酸盐分解且剩余的氧化物混合物起反应形成钛酸钡。在一个实例中,采用在适当的还原气氛中,在650℃的温度下干燥30分钟的条件以保护底层的铜。
电极沉积
在得到的电介质上形成顶电极。金属箔作为由该方法形成的电容器的底电极。顶电极可由例如溅涂、印刷、蒸发或其它适当的沉积方法形成。在一个实例中,使用溅涂的铂顶电极。在另一实例中,使用溅涂的铜顶电极。
退火
沉积顶电极之后,涂敷的衬底被退火。退火使得沉积的电介质密实并结晶。对沉积于金属箔基材上的电介质,退火可在高温低氧分压的环境下进行。退火温度应低于金属箔基材的熔点。合适的总压力环境为约1个大气压。在一个实例中,铜箔用作基材,炉温度为约900℃,氧分压为近似10-12个大气压。可将炉子以每分钟30℃的速度升温到900℃来进行退火。炉子在900℃保持30分钟。
上述900℃的退火温度有助于将铜箔用作基材且使得沉积的电介质结晶。
高于900℃的退火温度也可获得有利的结果。更高的温度(例如1200℃)结合适当的气氛(以避免金属基材的氧化)有助于使用各种金属基材,如镍。此外,如果基材的化学性能允许的话,可在空气中进行退火,因此省却还原性气氛。这样的基材可包括贵金属箔或沉积有贵金属电极的陶瓷氧化物组合物。
可在控温水浴中通过鼓泡高纯度氮来获得低氧分压。也可使用其它气体组合,例如向气体混合物中加入少量含氢形成气体。水浴可以是约25℃。
上述用于电容器的退火步骤通常避免了铜箔或电极氧化成Cu20或CuO。通过在退火过程的高处理温度下选择合适的低氧分压可避免氧化。能可靠地避免铜的氧化且不会有害地降低介电性的氧分压的范围介于1×10-9和1×10-14个大气压之间。结果,在退火过程中形成高质量的BaTiO3、BaSrTiO3或其它高介电常数层,而不会氧化铜箔或导致电介质降解。其它金属箔和退火温度需要不同的气氛。这些气氛可参考F.D.Richardson和J.H.E.Jeffes,J.Iron Steel Inst.,160:261(1948)所述根据与温度有关的氧化物标准自由能算得。
再氧化
电容器可选地接受再氧化处理以提高电介质的绝缘电阻。再氧化对应于在约10-4大气压的氧分压下在450℃退火30分钟。再氧化可例如结合到退火的冷却步骤,或作为冷却后的单独步骤执行。如果如前所述使用适当的受体掺杂物,则可免除再氧化步骤。这样的受体掺杂物包括锰、镁等。
以下例子说明根据本发明制备的电介质和包含电介质的电容器的有利特性。
实施例
实施例1
通过磁控管溅涂将1微米厚的钛酸锶钡(Ba0.75Sr0.25TiO3)电介质前体薄膜沉积在2”×1”清洁的0.5盎司铜箔上。铜箔是从Oak Mitsui Corprration公司获得的工业标准PLSP铜箔。电介质前体被沉积在铜箔的较光滑侧或“鼓形”侧。分别在5微米乘5微米和20微米乘20微米的区域上测量铜箔的RMS值,结果分别为12nm和20nm。在10mTorr的压力下用5∶1的Ar∶O2和130℃的基材温度进行沉积。溅涂靶直径为4英尺且箔到靶的距离为8.5cm。用25°“离轴”几何布置溅涂源。射频溅涂功率为300瓦特且沉积时间为120分钟。在沉积以后,电介质膜在氧分压约为10-12大气压的氮基气氛下以900℃退火30分钟。通过荫罩板的磁控管溅涂在退火的电介质层的顶部沉积铂顶电极阵列。所述荫罩板包含20、24、24、28、21、21样本,每个样本分别对应直径为3mm、2mm、1mm、0.75mm、0.5mm、0.25mm的电极。铂电极厚度为近似0.15μm。
在沉积铂电极后,用惠普4192ALF阻抗分析器对直径为0.25、0.5、0.75、1、2、3mm的电容器测量电容器的电容量和损耗因数。在0和1伏偏压以及10KHz和1KHz下用0.05V的振荡电压测试电容器。短路或显示出无电容量或具有大于15%的损耗因数的电容器被认为是不能接受的电容器并包括在产率损失数据中。结果以图表形式在图1中示出,图中PLSP箔数据以“粗糙”箔表示。电极直径为0.25mm的电容器具有100%的产率而电极直径为3mm的电容器具有零产率。
实施例2
为确定铜箔的平滑度是否为低产率的关键因素,通过将铜蒸发到玻璃板上制成非常平滑的15微米厚的铜箔。蒸发后,从玻璃板上取下铜箔,得到2英寸×1英寸的铜箔。在5微米乘5微米和20微米乘20微米的区域上测量该蒸发铜箔的PMS值,结果分别是1.4毫微米和1.5毫微米,该值近似等于玻璃板的值。
用如实施例1所述的相同条件,通过磁控管溅涂将1微米厚的钛酸锶钡(Ba0.75Sr0.25TiO3)电介质前体薄膜沉积在该蒸发的铜箔上。制成三个箔。沉积之后,电介质膜在氧分压近似10-12大气压的氮基气氛中以900℃退火30分钟。通过荫罩板用磁控管溅涂在退火的电介质层的顶部沉积铂顶电极阵列。荫罩板包含20、24、24、28、21、21样本(sample),每个样本分别对应直径为3mm、2mm、1mm、0.75mm、0.5mm、0.25mm的电极。铂电极厚度为近似0.15微米。
在沉积铂电极后,用如实施例1所用的相同设备,对直径为0.25、0.5、0.75、1、2、3mm的电容器测量电容器的容量和损耗因数。短路或显示出无电容量或具有大于15%的损耗因数的电容器被认为是不能接受的电容器并包括在产率损失数据中。结果以图表形式在图1中示出,其中在蒸发箔上生产的电容器数据以“平滑”箔表示。同样,电极直径为0.25mm的电容器具有高产率而电极直径为3mm的电容器具有低或零产率。
实施例3
用如实施例1所用的相同条件,通过磁控管溅涂将1微米厚的钛酸锶钡(Ba0.75Sr0.25TiO3)电介质前体薄膜沉积在2”×1”清洁的0.5盎司PLSP铜箔的鼓面上。
电介质膜在氧分压近似10-12大气压的氮基气氛中以900℃退火30分钟。通过荫罩板的磁控管溅涂在退火的电介质层的顶部沉积直径为1、2、3、5mm的铂顶电极阵列。铂电极厚度为近似0.15微米。
结果以图表形式在图2中示出,图中此实施例的数据以“常规”表示。对于电极直径为1mm的电容器,工作电容器的产率为约12%,而对于电极直径为2、3、5mm的电容器,工作电容器的产率为零。
实施例4
用如实施例1所用的相同条件,通过磁控管溅涂将1微米厚的钛酸锶钡(Ba0.75Sr0.25TiO3)电介质前体薄膜沉积在2”×1”清洁的0.5盎司PLSP铜箔的鼓面上。
通过荫罩板的磁控管溅涂将直径为1、2、3、5mm的铂顶电极阵列形成在电介质层的顶部。铂电极厚度为近似0.15微米。在氧分压近似10-12大气压的氮基气氛中将具有铂顶电极的电介质膜在900℃退火30分钟。
结果以图表形式在图2中示出,其中此实施例数据以“共烧制”表示,结果对于所有直径为1、2、3、5mm的电极,工作电容器的产率为100%。随机选择一系列电容器测定每个电极直径的平均电容量和损耗因数,结果列于表1。
表1
电极直径(mm) 平均容量(nF)   平均损耗
    1     3.1     2.0%
    2     10.4     2.1%
    3     26.5     5.6%
实施例5
用如实施例1所用的条件,通过磁控管溅涂将1微米厚的钛酸锶钡(Ba0.75Sr0.25TiO3)电介质前体薄膜沉积在4英寸×1英寸清洁的0.5盎司PLSP铜箔的鼓面上。用简单的拆卸(lift-off)掩膜定义20mm×20mm的顶电极触点区域。通过磁控管溅涂铂顶电极被沉积在电介质层和拆卸掩膜的顶部。通过将拆卸掩膜溶解在丙酮中除去拆卸掩膜。铂电极厚度为近似0.15微米。在氧分压为约10-12大气压的氮基气氛中以900℃将具有20mm乘20mm铂顶电极的电介质膜退火30分钟。
图3示出具有20mm乘20mm共烧制铂电极的薄膜电容器的容量和损耗对频率的关系。电容密度类似于实施例4中更小电容器的电容密度。
实施例6
用氩流量为40sccm压力为10mTorr的射频磁电管溅涂,将5nm厚的铬粘合层膜沉积在清洁磨光的直径为3”的单晶<100>铝酸镧(LaAlO3)基材上。在完成铬粘合层的沉积以后且不破坏真空,立即将0.5微米厚的铜膜沉积在铬粘合层的顶部以形成电容器的底电极。
然后在20mTorr的压力下用9∶1的Ar∶O2比例通过双磁控管溅涂将掺杂的钛酸锶钡(Ba0.5Sr0.5TiO3)电介质前体薄膜沉积在铜膜的顶部。每个溅涂源的溅涂靶直径为3英寸,两个溅涂源中每一个的箔到靶距离(中心到中心)均为约4英寸。溅涂源按“离轴”几何布置,靶面接近垂直于箔表面。一个浸透源的射频溅涂功率为150瓦特,另一个为10瓦特。每个溅涂源的掺杂钛酸锶钡靶组成为Ba0.5Sr0.5Nb0.004Mg0.0036Mn0.0014Ti0.988O3。基于3nm/min的校准沉积率,沉积的膜厚度估计为0.5微米。沉积的膜厚度估计为0.5微米。在氧分压近似2×10-12大气压的氮基气氛中以900℃将电介质层退火10分钟。
然后通过具有45 2mm直径电容器和40 1mm直径电容器图案的荫罩板,将0.5微米厚的铜顶电极溅涂沉积到电介质膜的表面。
1和2mm电容器具有0%的产率。
实施例7
用氩流量为40sccm压力为10mTorr的射频磁电管溅涂,将5nm厚的铬粘合层膜沉积在清洁磨光的直径为3”的单晶<100>铝酸镧(LaAlO3)基材上。在完成铬粘合层的沉积以后且不破坏真空,立即将0.5微米厚的铜膜沉积在铬粘合层的顶部以形成电容器的底电极。
然后用实施例6中同样的靶和电介质沉积条件将掺杂的钛酸锶钡电介质前体薄膜沉积在铜膜的顶部。沉积的膜厚度估计为0.5微米。然后通过实施例6中所用的同样荫罩板将0.5微米厚的铜顶电极溅涂沉积到电介质膜的表面上。在氧分压近似2×10-12大气压的氮基气氛中在900℃将具有铜顶电极的电介质膜退火10分钟。
1mm的电容器具有100%的产率。这36个电容器的平均电容值为4.47nF(0.57μF/cm2)。平均耗散因数为3.0%。
2mm的电容器具有93%的产率。平均电容器值为23.1nF。平均耗散因数为1.6%。
图4为一个2mm电容器的电容量(实点数据)和耗散因数(钻石数据点)对施加电压的图。数据说明了掺杂Ba0.5Sr0.5TiO3电介质薄膜的介电常数的所需的可调性。
实施例8
通过使用射频磁电管溅涂和在10mTorr压力氩气氛中,0.5微米厚的铜膜被沉积在清洁的2”×2”0.5盎司PLSP铜箔的鼓面上。然后通过使用在实施例6中已使用过的相同靶和电介质沉积条件,将掺杂的钛酸锶钡(Ba0.5Sr0.5TiO3)电介质前体薄膜沉积在铜膜的顶部。沉积膜的厚度估计为0.5微米。
然后,通过具有45 2mm直径电容器图案的荫罩板,将0.5微米厚的钌顶电极溅涂沉积在电介质膜的表面上。在氧分压近似2×10-12大气压的氮基气氛中在900℃将具有钌顶电极的电介质膜退火10分钟。
2mm电容器的产率为80%。平均电容值为43.5nF(1.4μF/cm2),平均耗散因数为4.4%。
实施例9
通过使用射频磁电管溅涂和在10mTorr压力的氩气氛中,0.5微米厚的铜膜被沉积在清洁的2”×2”0.5盎司PLSP铜箔的鼓面上。
然后通过使用在实施例6中已使用过的相同靶和电介质沉积物条件,将掺杂的钛酸锶钡电介质前体薄膜沉积在铜膜的顶部。沉积膜的厚度估计为0.5微米。
通过在实施例6中使用过的相同的荫罩板,将0.5微米厚的铜顶电极溅涂沉积在电介质膜的表面上。具有铜顶电极的电介质膜在氧分压2×10-12大气压的氮基气氛中900℃退火10分钟。
1mm电容器的产率为100%。平均电容值为6.09nF(0.75μF/cm2),平均耗散因数为1.7%。
2mm电容器的产率为98%。平均电容值为29.2nF(0.93μF/cm2),平均耗散因数为1.5%。
实施例10
通过双磁电管溅涂并使用实施例6中用过的相同电介质沉积条件,将具有实施例6中相同组成的掺杂钛酸锶钡前体薄膜沉积在清洁的2”×2”0.5盎司PLSP铜箔的鼓面上。
在氧分压近似2×10-12大气压的氮基气氛中将电介质膜在900℃退火10分钟。
然后通过在实施例6中使用过的相同的荫罩板,0.5微米厚的铜顶电极被溅涂沉积在电介质膜的表面。
1mm电容器的产率为11%。平均电容值为6.32nF,平均耗散因数为5.2%。
2mm电容器的产率为0%。
实施例11
通过磁电管溅涂并使用在实施例1中使用过的相同的条件,1微米厚的钛酸锶钡(Ba0.75Sr0.25TiO3)电介质前体薄膜被沉积在清洁的2”×1”0.5盎司PLSP铜箔的鼓面上。
通过荫罩板使用铜蒸发的方式,直径为2mm的铜顶电极被制备在电介质层顶部。制备三个试样,每个试样具有不同的蒸发铜的厚度。铜的厚度分别为0.4微米、0.6微米和0.8微米。在氧分压近似10-12大气压的氮基气氛中将具有2mm铜顶电极的电介质膜在900℃退火30分钟。
结果显示在图5中的图表中,其中,通过使用0.4微米厚的蒸发铜顶电极,获得高产率。图6显示具有蒸发铜电极的2mm直径电容器的电容量和损耗因素对偏压的关系。
实施例12
将钛酸钡的化学溶液旋转涂布在清洁的PLSP铜箔的鼓面上。使用3000rpm的旋转速度涂覆30秒。薄膜在250℃干燥8分钟。交替进行旋转涂布和干燥以重复涂覆5次。然后,在氧分压近似10-17大气压的氮基还原气氛中将该薄膜于650℃热处理30分钟。该温度的选择是根据图7显示的X射线衍射数据,数据显示650℃在氧碳酸钛钡(Ba2Ti2O5CO3)的分解温度之上,但在钛酸钡明显结晶的温度之下。
通过荫罩板用磁电管溅涂将16个3mm直径的铂顶电极阵列沉积在经过热处理的电介质层的顶部。铂电极厚度约为0.1微米。将具有铂顶电极的烧尽的电介质薄膜在氧分压约10-12大气压的氮基气氛下,在900℃退火30分钟。
电容器产率为93.75%,即16个之中有15个有效。一个3mm电容器的电容和损耗因素对频率的关系见图8。
如实施例1、实施例2和实施例3中详细介绍和图1、图2所示,常规的溅涂薄膜方法(电介质退火之后施加顶铂电极)其顶铂电极直径大于1mm的电容器的产率不可接受。相反地,如实施例4、5中详细介绍和图2、3中所示,将顶铂电极与下面的电介质共烧制可高产率地制得具有大铂顶电极的电容器。
如实施例6、10中详细介绍,常规的溅涂薄膜的方法(电介质退火后施加顶铜电极)其具有顶铜电极的电容器的产率不可接受。相反地,如实施例7、9和11所述,将下面的电介质与顶铜电极共烧制得到显著改善的产率。所述例8还显示当使用共烧制方法时,钌电极可以获得高产率。所述例11显示也可使用蒸发的铜顶电极而不仅限于溅涂,而且最优厚度是大约0.4微米。
所述例12显示共烧制方法对产率的改进能扩展到化学溶液沉积薄膜。
前面的说明书说明和描述了本发明。此外,说明书仅显示和描述了本发明的优选实施例,但应当理解本发明能够使用各种其它结合、修改、环境,且能够在如这里所述的发明概念范围内改变或修改,与上述教导相应,和/或在相关技术的知识或技能之内改变或修改。
上面描述的实施例还在于解释实行本发明的最好模式,并使本领域中的其它技术人员能够在这些或其它实施例以及由本发明的特别应用或使用所要求的各种修改中使用本发明。相应的,说明书的目的不在于将本发明限于这里公开的形式。同样,附加的权利要求解释成包括可选的实施例,而不明确限定在详细的说明书中。

Claims (14)

1.一种制造电容器的方法,包括:
提供一金属箔;
在金属箔上形成电介质层;
在电解质层上形成顶电极;
对金属箔、电介质层和顶电极进行退火;
退火后,金属箔、电介质和顶电极被共烧制成高电容密度的电容器。
2.一种制造电容器的方法,包括:
提供非导电基材;
在非导电基材上形成第一电极;
在第一电极上形成电介质层;
在电介质层上形成顶电极;
对基材、第一电极、电介质层和顶电极进行退火;
退火后,基材、第一电极、电介质和顶电极被共同烧制制成高电容密度的电容器。
3.如权利要求1所述的方法,其特征在于金属箔是铜。
4.如权利要求1或2所述的方法,其特征在于顶电极是铂、铜或钌。
5.如权利要求1或2所述的方法,其特征在于电介质层选自钛酸钡、钛酸钡锶、钛酸锆酸铅、铌酸铅镁、钛酸锆酸铅镧及其混合物。
6.如权利要求1或2所述的方法,其特征在于电介质是掺杂的组合物。
7.如权利要求1或2所述的方法,其特征在于电介质具有0.1-2微米之间的退火厚度。
8.如权利要求1或2所述的方法,进一步包括任选地再氧化所述电容器。
9.如权利要求1或2所述的方法,其特征在于电介质通过溅涂沉积。
10.如权利要求1或2的方法,其特征在于电介质通过化学溶液沉积的方法进行沉积,在施加顶电极之前进行烧尽热处理。
11.如权利要求1或2所述的方法,其特征在于顶电极通过溅涂或蒸发进行沉积。
12.一种用权利要求1或2的方法制造的电容器。
13.印刷线路板、插入物或有机基材,包含如权利要求1的方法制成的电容器。
14.陶瓷基材电路,包含如权利要求2的方法制成的电容器。
CNA2007101494225A 2006-07-14 2007-07-13 用于电容器具有共烧制电极的薄膜电介质及其制造方法 Pending CN101106018A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/486,837 US20080010798A1 (en) 2006-07-14 2006-07-14 Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
US11/486,837 2006-07-14

Publications (1)

Publication Number Publication Date
CN101106018A true CN101106018A (zh) 2008-01-16

Family

ID=38441748

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101494225A Pending CN101106018A (zh) 2006-07-14 2007-07-13 用于电容器具有共烧制电极的薄膜电介质及其制造方法

Country Status (6)

Country Link
US (1) US20080010798A1 (zh)
EP (1) EP1879202A3 (zh)
JP (1) JP2008109082A (zh)
KR (2) KR100938073B1 (zh)
CN (1) CN101106018A (zh)
TW (1) TW200811891A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103988304A (zh) * 2011-12-12 2014-08-13 国际商业机器公司 用于形成具有etsoi晶体管的芯片上高质量电容器的方法和结构
CN106486287A (zh) * 2015-09-02 2017-03-08 北京纳米能源与系统研究所 可降解电容器及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5051166B2 (ja) * 2009-03-27 2012-10-17 Tdk株式会社 薄膜デバイス
JP5407775B2 (ja) * 2009-03-31 2014-02-05 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP5434714B2 (ja) * 2009-04-15 2014-03-05 Tdk株式会社 薄膜コンデンサ及び電子回路基板
JP5158061B2 (ja) * 2009-11-30 2013-03-06 Tdk株式会社 薄膜コンデンサ
US8690615B2 (en) 2011-11-02 2014-04-08 Tyco Electronics Corporation Capacitor
JP2013258224A (ja) * 2012-06-12 2013-12-26 Taiyo Yuden Co Ltd 可変容量コンデンサ素子
DE102016106284A1 (de) 2016-04-06 2017-10-12 Epcos Ag Modul
US10957807B2 (en) * 2017-04-19 2021-03-23 The Board Of Trustees Of The University Of Alabama PLZT thin film capacitors apparatus with enhanced photocurrent and power conversion efficiency and method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973351A (en) * 1997-01-22 1999-10-26 International Business Machines Corporation Semiconductor device with high dielectric constant insulator material
JP3215345B2 (ja) * 1997-03-19 2001-10-02 富士通株式会社 半導体装置の製造方法
JP3882779B2 (ja) * 2002-05-27 2007-02-21 日本電気株式会社 薄膜キャパシタ、薄膜キャパシタを含む複合受動部品、それらの製造方法およびそれらを内蔵した配線基板
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
US20040099999A1 (en) * 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
US7256980B2 (en) * 2003-12-30 2007-08-14 Du Pont Thin film capacitors on ceramic
JP4071204B2 (ja) * 2004-02-27 2008-04-02 Tdk株式会社 多層セラミック基板の製造方法
EP1578179A3 (en) * 2004-03-16 2006-05-03 E.I. du Pont de Nemours and Company Thick-film dielectric and conductive compositions
US7011726B1 (en) * 2004-09-27 2006-03-14 Intel Corporation Method of fabricating thin dielectric film and thin film capacitor including the dielectric film
US7818855B2 (en) * 2006-11-10 2010-10-26 E. I. Du Pont De Nemours And Company Method of making thin-film capacitors on metal foil using thick top electrodes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103988304A (zh) * 2011-12-12 2014-08-13 国际商业机器公司 用于形成具有etsoi晶体管的芯片上高质量电容器的方法和结构
CN103988304B (zh) * 2011-12-12 2017-09-08 国际商业机器公司 用于形成具有etsoi晶体管的芯片上高质量电容器的方法和结构
CN106486287A (zh) * 2015-09-02 2017-03-08 北京纳米能源与系统研究所 可降解电容器及其制造方法

Also Published As

Publication number Publication date
KR20080007140A (ko) 2008-01-17
TW200811891A (en) 2008-03-01
JP2008109082A (ja) 2008-05-08
KR20090123844A (ko) 2009-12-02
EP1879202A3 (en) 2008-02-27
EP1879202A2 (en) 2008-01-16
US20080010798A1 (en) 2008-01-17
KR100938073B1 (ko) 2010-01-21

Similar Documents

Publication Publication Date Title
CN101106018A (zh) 用于电容器具有共烧制电极的薄膜电介质及其制造方法
CN101233590B (zh) 薄膜电容器的制造方法
US20040175585A1 (en) Barium strontium titanate containing multilayer structures on metal foils
US7580241B2 (en) Thin film capacitor element composition, high permittivity insulation film, thin film capacitor element, thin film multilayer capacitor, and method of production of thin film capacitor element
CN101199033A (zh) 掺锰的钛酸钡薄膜组合物、电容器和它们的制造方法
CN1983463A (zh) 金属箔上受体掺杂的钛酸钡基薄膜电容器及其制造方法
KR20050108368A (ko) 고유전율 절연막, 박막 용량 소자, 박막 적층 콘덴서 및박막 용량 소자의 제조 방법
JP2009534281A (ja) ランタンがドープされたチタン酸バリウムを基材とするセラミックス、その製造方法および使用
CN108441831A (zh) 一种钇掺杂二氧化铪铁电薄膜的制备方法
EP1780305A2 (en) Dielectric film and process for its fabrication
US7382013B2 (en) Dielectric thin film, dielectric thin film device, and method of production thereof
US8875363B2 (en) Thin film capacitors on metal foils and methods of manufacturing same
Wu et al. Fabrication and electrical properties of sol-gel derived (BaSr) TiO3 thin films with metallic LaNiO3 electrode
Jeon et al. Ferroelectric properties of Bi3. 25Ce0. 75Ti3O12 thin films prepared by a liquid source misted chemical deposition
US6919283B2 (en) Fabrication of pure and modified Ta2O5 thin film with enhanced properties for microwave communication, dynamic random access memory and integrated electronic applications
He et al. Bismuth zinc niobate thin film multilayer capacitors with Cu electrodes fabricated at low temperature by RF magnetron sputtering
Simões et al. Effect of the microwave oven on structural, morphological and electrical properties of SrBi4Ti4O15 thin films grown on Pt/Ti/SiO2/Si substrates by a soft chemical method
Simões et al. Growth of SrBi4Ti4O15 thin films in a microwave oven by the polymeric precursor method
JPH08330179A (ja) セラミックコンデンサ
US20100024181A1 (en) Processes for forming barium titanate capacitors on microstructurally stable metal foil substrates
KR101219474B1 (ko) 저온공정용 유전체 박막 및 그 제조방법
Won et al. Phase formation and characteristics of rf-sputtered barium-strontium titanate thin films on various bottom layers
JP2008227115A (ja) 薄膜キャパシタ用の下部電極とその製造方法
JPH09208305A (ja) 誘電体薄膜及びセラミックコンデンサ
JP2001126947A (ja) 高誘電体薄膜コンデンサの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication