JP2008227115A - 薄膜キャパシタ用の下部電極とその製造方法 - Google Patents

Abstract

【課題】Ｓｉ基板上に下部電極、酸化物高誘電体及び上部電極を順次形成してなる薄膜キャパシタの製造過程において、酸化物高誘電体を形成するため８００℃以上の高温でアニールした際に、下部電極を構成するＰｔ層にヒロックが発生することを防止することができる下部電極とその製造方法を提供する。
【解決手段】Ｓｉ基板上に下部電極、酸化物高誘電体及び上部電極を順次形成してなる薄膜キャパシタを構成する、Ｓｉ／ＳｉＯ_２層／密着層／Ｐｔ層からなる積層構造を有する下部電極であって、前記密着層は、表面粗さがＲａで２．５〜５ｎｍに調整された金属酸化物であることを特徴とする。
【選択図】なし

Description

本発明は、薄膜キャパシタ用の下部電極とその製造方法に関し、さらに詳しくは、Ｓｉ基板上に下部電極、酸化物高誘電体及び上部電極を順次形成してなる薄膜キャパシタの製造過程において、酸化物高誘電体を形成するため８００℃以上の高温でアニール処理した際に、下部電極を構成する白金（Ｐｔ）層にヒロックが発生することを防止することができる下部電極とその製造方法に関する。

近年、コンデンサ素子の小型化、また半導体集積回路の高集積化に伴い、薄膜コンデンサ及び半導体集積回路装置の容量絶縁膜、ＤＲＡＭのキャパシタ材料等に使用されるキャパシタ絶縁膜としては、誘電率の高い物質が求められている。このような高誘電率を有する物質としては、ペロブスカイト型の結晶構造を持つ複合酸化物が知られている。例えば、チタン酸バリウム（ＢａＴｉＯ_３）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、チタン酸カルシウム（ＣａＴｉＯ_３）、チタン酸バリウムストロンチウム（（Ｂａ、Ｓｒ）ＴｉＯ_３）等のチタン酸バリウム系誘電物質が注目されている。

このような酸化物高誘電体を用いた薄膜キャパシタは、例えば、Ｓｉ基板上に下部電極、酸化物高誘電体及び上部電極を順次形成して製造される。
ところで、上記酸化物高誘電体の薄膜形成法としては、スパッタリング法、ゾルゲル法、ＭＯＤ法、ＣＶＤ法等による成膜が行なわれている。この酸化物高誘電体は、特定の結晶構造でないと誘電率が高くならないため、成膜後、アニール処理を行うことが一般的である。このアニール処理は、酸化性雰囲気下、例えば大気中、又は酸素雰囲気中で５００〜９００℃の温度で行われる。そのため、基板と酸化物高誘電体の間に形成される下部電極としては、アニール処理で高抵抗とならない材料が必要となる。このような材料として、白金（Ｐｔ）、パラジウム（Ｐｄ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）のような貴金属、或いは酸化ストロンチウムルテニウム（ＳｒＲｕＯ_３）、酸化ルテニウム（ＲｕＯ_２）、酸化イリジウム（ＩｒＯ_２）のような酸化物が使われていた。

通常、Ｓｉ基板上には、絶縁層としてＳｉＯ_２膜が使われるが、貴金属とＳｉＯ_２膜の密着性は低いので、ＳｉＯ_２層上に貴金属電極を直接形成することはできない。そのためＳｉＯ_２層と貴金属電極層の間に密着層を設けることが一般的に行われている（例えば、特許文献１、２参照。）。例えば、Ｓｉ／ＳｉＯ_２層／密着層／貴金属層からなる積層構造を有する下部電極が用いられる。ここで、この密着層としては、チタン（Ｔｉ）、タンタル（Ｔａ）などの酸素親和性が高い金属薄膜、或いはそれらの酸化物が使われる。また、貴金属としては、白金（Ｐｔ）が広く使われている。

ところが、白金を電極として用いた場合、酸化物高誘電体を高温下にアニール処理する際、ヒロックと呼ばれる突起が発生し、白金薄膜の表面が荒れ白濁する現象が起きる。すなわち、高温で熱処理をすると、白金表面に１μｍ程度の半球上の盛り上がりが発生し、酷い場合には、白金薄膜にクラックが発生し、白金薄膜が剥離することがある。これは、高温で白金の粒界が移動した際に、下地層との密着性が悪い場所が剥離することによると思われる。この解決策として、ヒロックの発生を抑制するため、アニール処理の条件又は膜構造の最適化を図る対策がとられている（例えば、特許文献３、４、５参照。）。これらの対策により、アニール温度が８００℃程度まではヒロックの発生を防止することができるが、一方、アニール温度が高いほど誘電率は高くなる傾向があり、アニ―ル処理を８００℃以上の温度で行っても、ヒロックの発生が防止されることが望まれている。

特開平１０−３０３３９７号公報（第１頁、第２頁） 特開２００３−１５２１６６号公報（第１頁、第２頁） 特表２００１−５０５３６７号公報（第１頁、第２頁） 特開平１０−３２６７５５号公報（第１頁、第２頁） 特開２００３−３１８３６９号公報（第１頁、第２頁）

本発明の目的は、上記の従来技術の問題点に鑑み、Ｓｉ基板上に下部電極、酸化物高誘電体及び上部電極を順次形成してなる薄膜キャパシタの製造過程において、酸化物高誘電体を形成するため８００℃以上の高温でアニールした際に、下部電極を構成するＰｔ層にヒロックが発生することを防止することができる下部電極とその製造方法を提供することにある。

本発明者らは、上記目的を達成するために、Ｓｉ基板上に下部電極／酸化物高誘電体／上部電極を形成してなる薄膜キャパシタに用いられる、Ｓｉ／ＳｉＯ_２層／密着層／Ｐｔ層からなる積層構造を有する下部電極において、密着層とＰｔ層の界面について、鋭意研究を重ねた結果、前記密着層を、特定の表面粗さに調整された金属酸化物としたところ、密着層とＰｔ層の密着性を向上させることができ、アニ―ル処理を１０００℃までの高温で行っても、ヒロックの発生が起きない下部電極となること、また、その製造方法としては、特定の工程により、Ｓｉ／ＳｉＯ_２層／密着層／Ｐｔ層からなる積層体を製造したところ、本発明の特定の表面粗さに調整された密着層を有する下部電極が得られることを見出し、本発明を完成した。

すなわち、本発明の第１の発明によれば、Ｓｉ基板上に下部電極、酸化物高誘電体及び上部電極を順次形成してなる薄膜キャパシタを構成する、Ｓｉ／ＳｉＯ_２層／密着層／Ｐｔ層からなる積層構造を有する下部電極であって、
前記密着層は、表面粗さがＲａで２．５〜５ｎｍに調整された金属酸化物であることを特徴とする下部電極が提供される。

また、本発明の第２の発明によれば、第１の発明において、前記金属酸化物は、チタン酸化物又はタンタル酸化物であることを特徴とする下部電極が提供される。

また、本発明の第３の発明によれば、第１の発明において、前記密着層の膜厚は、５０〜２００ｎｍであることを特徴とする下部電極が提供される。

また、本発明の第４の発明によれば、第１〜３いずれかの発明の薄膜キャパシタ用の下部電極の製造方法であって、
下記の工程（１）〜（５）を含むことを特徴とする下部電極の製造方法が提供される。
工程（１）：表面上にＳｉＯ_２層が形成されたＳｉ基板上に、スパッタ法により金属膜を形成する。
工程（２）：酸化性雰囲気下に熱処理に付し、前記金属膜を酸化して金属酸化物膜を生成する。
工程（３）：前記金属酸化物膜の表面をＡｒイオンによるスパッタに付し、表面粗さをＲａで２．５〜５ｎｍに調整した密着層を形成する。
工程（４）：前記密着層の表面上に、スパッタ法によりＰｔ層を形成して、Ｓｉ／ＳｉＯ_２層／密着層／Ｐｔ層からなる積層体を得る。
工程（５）：前記積層体を、酸化性雰囲気下に熱処理に付し、前記密着層を再酸化する。

また、本発明の第５の発明によれば、第４の発明において、上記工程（２）で用いる熱処理温度は、６００〜８００℃であることを特徴とする下部電極の製造方法が提供される。

また、本発明の第６の発明によれば、第４の発明において、上記工程（４）で用いるＰｔ層の膜厚は、５０〜５００ｎｍであることを特徴とする下部電極の製造方法が提供される。

また、本発明の第７の発明によれば、第４の発明において、上記工程（５）で用いる熱処理温度は、７００〜１０００℃であることを特徴とする下部電極の製造方法が提供される

本発明の薄膜キャパシタ用の下部電極とその製造方法は、Ｓｉ基板上に下部電極、酸化物高誘電体及び上部電極を順次形成してなる薄膜キャパシタの製造過程において、酸化物高誘電体を形成するため８００℃以上の高温でアニールした際に、下部電極を構成するＰｔ層にヒロックが発生することを防止することができる下部電極とその製造方法であるので、その工業的価値は極めて大きい。

以下、本発明の薄膜キャパシタ用の下部電極とその製造方法を詳細に説明する。
本発明の薄膜キャパシタ用の下部電極は、Ｓｉ基板上に下部電極、酸化物高誘電体及び上部電極を順次形成してなる薄膜キャパシタを構成する、Ｓｉ／ＳｉＯ_２層／密着層／Ｐｔ層からなる積層構造を有する下部電極であって、前記密着層は、表面粗さがＲａで２．５〜５ｎｍに調整された金属酸化物であることを特徴とする。
なお、表面粗さ（Ｒａ）は、原子間力顕微鏡（ＡＦＭ）を用いて、密着層をつけたＳｉ基板を試料として、表面の３次元形状を測定し、高さ方向のデータを統計処理し求める。

本発明において、密着層が、表面粗さがＲａで２．５〜５ｎｍに調整された金属酸化物からなることが重要である。これによって、密着層とＰｔ層の界面において、アンカー効果による密着性の向上がなされる。すなわち、密着層の表面粗さがＲａで２．５ｎｍ未満では、アンカー効果による密着性の向上が十分でない、一方、密着層の表面粗さがＲａで５ｎｍを超えると、アンカー効果は向上するが、同時にスパッタによって金属酸化物層表面から酸素が抜けるため、Ｐｔ中へＴｉが拡散しやすくなる。

上記金属酸化物としては、特に限定されるものではなく、チタン、タンタルなどの酸素親和性が高い金属の酸化物用いられるが、この中で、チタン酸化物又はタンタル酸化物がコスト的に好ましい。

上記密着層の膜厚としては、特に限定されるものではなく、５０〜２００ｎｍが好ましい。すなわち、膜厚が５０ｎｍ未満では、膜が薄いため、密着層の強度が不十分である。一方、膜厚が２００ｎｍを超えると、一方、膜厚が２００ｎｍを超えると、酸素アニールで酸化させるときに、均一に酸化できないため、表面の酸化が進みすぎてＰｔ層の密着性が劣り、またアニール時間が長くなる等の問題が生じる。

本発明の薄膜キャパシタ用の下部電極の製造方法としては、特に限定されるものではなく、例えば、下記の工程（１）〜（５）を含む製造方法が用いられる。
工程（１）：表面上にＳｉＯ_２層が形成されたＳｉ基板上に、スパッタ法により金属膜を形成する。
工程（２）：酸化性雰囲気下に熱処理に付し、前記金属膜を酸化して金属酸化物膜を生成する。
工程（３）：前記金属酸化物膜の表面をＡｒイオンによるスパッタに付し、表面粗さをＲａで２．５〜５ｎｍに調整した密着層を形成する。
工程（４）：前記密着層の表面上に、スパッタ法によりＰｔ層を形成して、Ｓｉ／ＳｉＯ_２層／密着層／Ｐｔ層からなる積層体を得る。
工程（５）：前記積層体を、酸化性雰囲気下に熱処理に付し、前記密着層を再酸化する。

本発明の製造方法において、上記金属酸化物膜の表面をＡｒイオンによるスパッタに付し、表面粗さをＲａで２．５〜５ｎｍに調整した密着層を形成すること、及びＡｒイオンによるスパッタにより還元された密着層表面を、その上にＰｔ層を形成した後、酸化させることが重要である。これによって、アンカー効果による密着性の向上がなされた密着層を形成し、さらに密着層を酸化させることにより、Ｐｔ層と密着層を強固に接合することができる。

上記工程（１）は、表面上にＳｉＯ_２層が形成されたＳｉ基板上に、スパッタ法により金属膜を形成する工程である。上記表面上にＳｉＯ_２層が形成されたＳｉ基板としては、特に限定されるものではなく、ＳｉＯ_２層の厚みは、絶縁性などの特性から、０．２〜０．８μｍが好ましい。なお、基板の面方位及びＳｉＯ_２の厚みは、Ｐｔ層のヒロックの発生には影響しない。また、密着層を形成する前に、ＳｉＯ_２層表面をＡｒイオンで５〜３０分間、高周波スパッタして付着物を除去することができる。
上記金属膜としては、前述の通り、ＳｉＯ_２層とＰｔ層との密着性から、密着層としては、酸素親和性が高い金属の酸化物、特に、チタンまたはタンタルの酸化物が好ましいので、金属チタン又は金属タンタルをターゲットとして用いて、スパッタ法によりＳｉ／ＳｉＯ_２上に形成される。

上記工程（２）は、酸化性雰囲気下、例えば大気中、又は酸素雰囲気中で熱処理に付し、上記金属膜を酸化して、例えば、チタンの場合にはＴｉＯ_２−Ｘ（但し、０＜ｘ＜１）からなる金属酸化物膜を生成する工程である。上記熱処理としては、特に限定されるものではなく、６００〜８００℃の温度で、３０〜１２０分間加熱処理することが好ましい。すなわち、６００℃未満の温度では、酸化が不十分である。一方、８００℃を超える温度では、好ましい金属酸化物の状態、例えば、チタンの場合にはＴｉＯ_２−Ｘ（但し、０＜ｘ＜１より酸化が進み過ぎる。

上記工程（３）は、上記金属酸化物膜の表面をＡｒイオンによるスパッタに付し、表面粗さをＲａで２．５〜５ｎｍに調整した密着層を形成する工程である。
上記工程（２）で酸化処理後に得られる金属酸化物膜の表面粗さは、Ｒａで２ｎｍ以下である。ここで、密着層の表面粗さが、Ｒａで２．５〜５ｎｍになるまでスパッタを行うと、界面の表面積が大きくなることによるアンカー効果が発生し、Ｐｔ層との密着力が大きくなる。さらに、金属酸化物膜の表面が、還元されることによりＰｔ層との密着性が向上する。なお、表面粗さ（Ｒａ）の調整は、スパッタ装置でアルゴンガス圧、ＲＦパワー、スパッタ時間等の条件を制御して行われる。

上記工程（４）は、上記密着層の表面上に、スパッタ法によりＰｔ層を形成して、Ｓｉ／ＳｉＯ_２層／密着層／Ｐｔ層からなる積層体を得る工程である。上記Ｐｔ層の厚みとしては、特に限定されるものではなく、５０〜５００ｎｍが好ましい。すなわち、Ｐｔ層の厚みが５０ｎｍ未満では、電気抵抗が大きくなるため好ましくない。一方、Ｐｔ層の厚みが５００ｎｍを超えると、導電性の問題はないが、スパッタ時間が長くなって量産性が悪くなる。

上記工程（５）は、上記積層体を、酸化性雰囲気下、例えば酸素雰囲気又は大気中で熱処理に付し、上記密着層を再酸化する工程である。上記熱処理としては、特に限定されるものではなく、７００〜１０００℃の温度で、３０〜２４０分間加熱処理することが好ましい。すなわち、７００℃未満の温度では、金属酸化物からなる密着層、例えばチタンの場合にはＴｉＯ_２−Ｘ層の酸化が不十分である。一方、１０００℃を超える温度では、金属酸化物からなる密着層、例えばチタンの場合には、ＴｉＯ_２−Ｘ層の酸化が進み過ぎて、Ｐｔ層との密着性が悪くなる。なお、非酸素雰囲気下では、ＴｉＯ_２−Ｘ層の再酸化が不十分であり、後工程で酸化物高誘電体をアニー処理する際に、ＴｉがＰｔ層表面に拡散し、さらに酸化物高誘電体層を還元することにより、電気抵抗及び誘電率が変化させるため好ましくない。

以上の工程により、Ｓｉ／ＳｉＯ_２層／密着層／Ｐｔ層からなる積層構造を有し、その密着層の表面粗さが、Ｒａで２．５〜５ｎｍである金属酸化物からなる下部電極が得られる。これを用いれば、Ｓｉ基板上に下部電極、酸化物高誘電体及び上部電極を順次形成してなる薄膜キャパシタ及び強誘電体メモリの製造過程において、酸化物高誘電体を形成するため８００℃以上の高温でアニールした際に、下部電極を構成するＰｔ層にヒロックが発生することを防止することができる。

以下に、本発明の実施例及び比較例によって本発明をさらに詳細に説明するが、本発明は、金属の分析、及び薄膜の形成方法と評価方法は、以下の通りである。
（１）金属の分析：ＩＣＰ発光分析法で行った。

（２）薄膜の形成方法と評価方法：下記の方法で調製した塗布液を用いて、下部電極の表面に、下記の方法で酸化物高誘電体を形成し、さらにその表面に直径０．４ｍｍの白金上部電極を蒸着し、２５℃に保った室内でＡＣ電圧１．０Ｖ、周波数１ＭＨｚ時の比誘電率及び誘電損失を測定した。ここで、各下部電極について、５点を平均した誘電率及び誘電損失を求めた。また、下部電極基板作成後のＰｔ層の白濁の有無と、酸化物高誘電体形成後のクラック発生状況を目視で観察した。

［塗布液の調製方法］
金属バリウムを容量比で２−メチル−１−ブタノール：２−エチルヘキサン酸：酪酸ブチル＝２：１：１で配合した混合溶剤８０ｍＬ中に添加し、窒素気流中１２０℃で２時間攪拌混合して、Ｂａ濃度０．８ｍｏｌ／Ｌのバリウム有機酸塩液（Ａ）を調製した。一方、
チタンイソプロポキシドを酪酸ブチル２０ｍＬに添加し、大気中で２５℃０．４時間攪拌混合して、Ｔｉ濃度０．８ｍｏｌ／Ｌのチタンアルコキシド液（Ｂ）を調製した。
次に、モル比でバリウム：チタン＝１：１となるようにバリウム有機酸塩液（Ａ）中にチタンアルコキシド液（Ｂ）を滴下し、窒素気流中１２０℃で１時間攪拌混合して、金属元素濃度０．８ｍｏｌ／Ｌの複合有機酸塩液（Ｃ）を得た。次いで、複合有機酸塩液（Ｃ）を窒素気流中で１２０℃１時間加熱して有機溶媒の一部を揮発させ、金属元素濃度１．０ｍｏｌ／Ｌの濃縮液を得た。最後に、濃縮液に希釈剤として２−メチル−１−ブタノールを添加し、金属元素濃度を０．４ｍｏｌ／Ｌに調整して塗布液を得た。

［酸化物高誘電体の形成方法］
上記塗布液を用いて、スピンコート法により下部電極上に塗布し、２００℃で乾燥した後、大気中、または酸化性雰囲気中で、６００℃で１０分間仮焼成した。塗布、乾燥、仮焼成を６回繰り返した後、酸素ガス気流中で、９００℃で１時間本焼成して、チタン酸バリウム（ＢａＴｉＯ_３）からなる酸化物高誘電体薄膜を形成した。

（実施例１）
４インチのＳｉＯ_２層付きシリコン基板上に、スパッタ装置（芝浦社製ＣＦＳ−８ＥＰ−５５）を用いて、厚さ１００ｎｍのＴｉ層を形成した。この基板を、アルミナ容器に入れて、大気下、７００℃の温度で１時間熱処理を行った。次いで、熱処理後、スパッタ装置に入れて、Ａｒガス圧０．８Ｐａ、及びＲＦパワー１００Ｗで、Ａｒイオンによるスパッタ（逆スパッタリング）を３０分行った。逆スパッタ終了後、同じスパッタ装置中で、３０分冷却し、続いてＰｔ層を２００ｎｍ形成した。その後、Ｐｔ層を形成した基板をアルミナ容器に入れて９００℃、大気中で２時間熱処理して、下部電極基板を製造した。
なお、上記と同じ方法で作成したＰｔ層の形成前の試料を用いて、チタン酸化物層の表面をＡＦＭで観察し、ＡＦＭ像と表面粗さ（Ｒａ）を求めた。結果を、図１と表１に示す。
さらに、得られた下部電極基板を用いて、上記薄膜の形成方法と評価方法により、Ｐｔ層の白濁の有無を観察し、さらに酸化物高誘電体を形成し、誘電率及び誘電損失を測定し、クラック発生状況を観察した。結果を表１に示す。

（実施例２）
逆スパッタリングの時間を１５分にしたこと以外は実施例１と同様の方法で下部電極基板を作成した。なお、上記と同じ方法で作成したＰｔ層の形成前の試料を用いて、チタン酸化物層の表面をＡＦＭで観察し、表面粗さ（Ｒａ）を求めた。結果を表１に示す。
さらに、得られた下部電極基板を用いて、上記薄膜の形成方法と評価方法により、Ｐｔ層の白濁の有無を観察し、さらに酸化物高誘電体を形成し、誘電率及び誘電損失を測定し、クラック発生状況を観察した。結果を表１に示す。

（実施例３）
密着層として厚さ１００ｎｍのＴａ層を形成したこと以外は実施例１と同様の方法で下部電極基板を作成した。なお、上記と同じ方法で作成したＰｔ層の形成前の試料を用いて、タンタル酸化物層の表面をＡＦＭで観察し、表面粗さ（Ｒａ）を求めた。結果を表１に示す。
さらに、得られた下部電極基板を用いて、上記薄膜の形成方法と評価方法により、Ｐｔ層の白濁の有無を観察し、さらに酸化物高誘電体を形成し、誘電率及び誘電損失を測定し、クラック発生状況を観察した。結果を表１に示す。

（比較例１）
逆スパッタリングの時間を２分にしたこと以外は実施例１と同様の方法で下部電極基板を作成した。なお、上記と同じ方法で作成したＰｔ層の形成前の試料を用いて、チタン酸化物層の表面をＡＦＭで観察し、表面粗さ（Ｒａ）を求めた。結果を表１に示す。
さらに、得られた下部電極基板を用いて、上記薄膜の形成方法と評価方法により、Ｐｔ層の白濁の有無を観察し、さらに酸化物高誘電体を形成し、誘電率及び誘電損失を測定し、クラック発生状況を観察した。結果を表１に示す。

（比較例２）
逆スパッタリングの時間を６０分にしたこと以外は実施例１と同様の方法で下部電極基板を作成した。なお、上記と同じ方法で作成したＰｔ層の形成前の試料を用いて、チタン酸化物層の表面をＡＦＭで観察し、表面粗さ（Ｒａ）を求めた。結果を表１に示す。
さらに、得られた下部電極基板を用いて、上記薄膜の形成方法と評価方法により、Ｐｔ層の白濁の有無を観察し、さらに酸化物高誘電体を形成し、誘電率及び誘電損失を測定し、クラック発生状況を観察した。結果を表１に示す。

（比較例３）
逆スパッタリングの時間を２分にしたこと以外は実施例３と同様の方法で下部電極基板を作成した。なお、上記と同じ方法で作成したＰｔ層の形成前の試料を用いて、タンタル酸化物層の表面をＡＦＭで観察し、表面粗さ（Ｒａ）を求めた。結果を表１に示す。
さらに、得られた下部電極基板を用いて、上記薄膜の形成方法と評価方法により、Ｐｔ層の白濁の有無を観察し、さらに酸化物高誘電体を形成し、誘電率及び誘電損失を測定し、クラック発生状況を観察した。結果を表１に示す。

（比較例４）
逆スパッタリングの時間を６０分にしたこと以外は実施例３と同様の方法で下部電極基板を作成した。なお、上記と同じ方法で作成したＰｔ層の形成前の試料を用いて、タンタル酸化物層の表面をＡＦＭで観察し、表面粗さ（Ｒａ）を求めた。結果を表１に示す。
さらに、得られた下部電極基板を用いて、上記薄膜の形成方法と評価方法により、Ｐｔ層の白濁の有無を観察し、さらに酸化物高誘電体を形成し、誘電率及び誘電損失を測定し、クラック発生状況を観察した。結果を表１に示す。

（比較例５）
逆スパッタを行わなかったこと以外は実施例１と同様の方法で下部電極基板を作成した。なお、上記と同じ方法で作成したＰｔ層の形成前の試料を用いて、チタン酸化物層の表面をＡＦＭで観察し、ＡＦＭ像と表面粗さ（Ｒａ）を求めた。結果を、図２と表１に示す。
さらに、得られた下部電極基板を用いて、上記薄膜の形成方法と評価方法により、Ｐｔ層の白濁の有無を観察し、さらに酸化物高誘電体を形成し、誘電率及び誘電損失を測定し、クラック発生状況を観察した。結果を表１に示す。

（比較例６）
逆スパッタを行わなかったこと以外は実施例３と同様の方法で下部電極基板を作成した。なお、上記と同じ方法で作成したＰｔ層の形成前の試料を用いて、タンタル酸化物層の表面をＡＦＭで観察し、表面粗さ（Ｒａ）を求めた。結果を表１に示す。
さらに、得られた下部電極基板を用いて、上記薄膜の形成方法と評価方法により、Ｐｔ層の白濁の有無を観察し、さらに酸化物高誘電体を形成し、誘電率及び誘電損失を測定し、クラック発生状況を観察した。結果を表１に示す。

（比較例７）
逆スパッタを行わなかったこと、Ｐｔ層を形成した基板の熱処理温度を７００℃としたこと、及び酸化物高誘電体の形成方法において、本焼成温度を７００℃としたこと以外は実施例１と同様の方法で下部電極基板を作成した。なお、上記と同じ方法で作成したＰｔ層の形成前の試料を用いて、チタン酸化物層の表面をＡＦＭで観察し、表面粗さ（Ｒａ）を求めた。結果を表１に示す。
さらに、得られた下部電極基板を用いて、上記薄膜の形成方法と評価方法により、Ｐｔ層の白濁の有無を観察し、さらに酸化物高誘電体を形成し、誘電率及び誘電損失を測定し、クラック発生状況を観察した。結果を表１に示す。

表１より、実施例１〜３では、密着層の表面粗さ（Ｒａ）が２．５〜５ｎｍであり、本発明にしたがって行われたので、酸化物高誘電体の本焼成温度が９００℃である場合でも、誘電率が９５０ｎＦ以上で、誘電損失が０．４％以下と良好な特性の基板が得られることが分かる。また、図１より、比較例５を表す図２に比べて、表面粗さが大きいことが分かる。

一方、比較例１〜６では、密着層の表面粗さ（Ｒａ）が本発明の条件に合わないので、酸化物高誘電体の本焼成温度が９００℃である場合、満足すべき結果が得られない。すなわち、密着層の表面粗さ（Ｒａ）が２．５ｎｍ以下である比較例１、３、５、６では、膜が導電性を示したため、誘電率、誘電損失の測定ができなかった。これは、下部電極基板の作成時にＰｔ層の白濁が発生し、部分的にＰｔ層が抜け、チタン酸化物層、又はタンタル酸化物層がＢａＴｉＯ_３層と接触し、ＢａＴｉＯ_３を還元したためである。また、密着層の表面粗さ（Ｒａ）が、５ｎｍを超える比較例２、４では、誘電率は７００ｎＦ以上であるが、誘電損失が大きい。
また、比較例７では、酸素気流中の本焼成温度が７００℃と低いので、誘電率が７００ｎＦ以下と小さくなる。

以上より明らかなように、本発明の下部電極とその製造方法は、酸化物高誘電体を形成するため８００℃以上の高温でアニールした際に、下部電極を構成するＰｔ層にヒロックが発生することを防止することができる下部電極とその製造方法であるので、Ｓｉ基板上に下部電極、酸化物高誘電体及び上部電極を順次形成してなる薄膜キャパシタの下部電極として好適である。

チタン酸化物層の表面のＡＦＭ像である。（実施例１） チタン酸化物層の表面のＡＦＭ像である。（比較例５）

Claims (7)

1. Ｓｉ基板上に下部電極、酸化物高誘電体及び上部電極を順次形成してなる薄膜キャパシタを構成する、Ｓｉ／ＳｉＯ_２層／密着層／Ｐｔ層からなる積層構造を有する下部電極であって、
   前記密着層は、表面粗さがＲａで２．５〜５ｎｍに調整された金属酸化物であることを特徴とする下部電極。
2. 前記金属酸化物は、チタン酸化物又はタンタル酸化物であることを特徴とする請求項１に記載の下部電極。
3. 前記密着層の膜厚は、５０〜２００ｎｍであることを特徴とする請求項１に記載の下部電極。
4. 請求項１〜３のいずれかに記載の薄膜キャパシタ用の下部電極の製造方法であって、
   下記の工程（１）〜（５）を含むことを特徴とする下部電極の製造方法。
   工程（１）：表面上にＳｉＯ_２層が形成されたＳｉ基板上に、スパッタ法により金属膜を形成する。
   工程（２）：酸化性雰囲気下に熱処理に付し、前記金属膜を酸化して金属酸化物膜を生成する。
   工程（３）：前記金属酸化物膜の表面をＡｒイオンによるスパッタに付し、表面粗さをＲａで２．５〜５ｎｍに調整した密着層を形成する。
   工程（４）：前記密着層の表面上に、スパッタ法によりＰｔ層を形成して、Ｓｉ／ＳｉＯ_２層／密着層／Ｐｔ層からなる積層体を得る。
   工程（５）：前記積層体を、酸化性雰囲気下に熱処理に付し、前記密着層を再酸化する。
5. 上記工程（２）で用いる熱処理温度は、６００〜８００℃であることを特徴とする請求項４に記載の下部電極の製造方法。
6. 上記工程（４）で用いるＰｔ層の膜厚は、５０〜５００ｎｍであることを特徴とする請求項４に記載の下部電極の製造方法。
7. 上記工程（５）で用いる熱処理温度は、７００〜１０００℃であることを特徴とする請求項４に記載の下部電極の製造方法。

Images