JP2006128642A - 薄膜誘電体、薄膜誘電体素子及びその製造方法 - Google Patents

Abstract

【課題】 ＢＴ、ＳＴやＢＳＴを誘電体材料として薄膜化した薄膜誘電体素子において高誘電率と低リーク電流を両立させつつ、安定な特性の薄膜誘電体及び薄膜誘電体素子を得ること、並びにその製造方法を提供することである。
【解決手段】 上記課題を解決するために、本発明の薄膜誘電体素子の製造方法は、ＢＴ、ＳＴやＢＳＴを形成した後に、その薄膜誘電体をアニールするものである。具体的には、本願発明は、導電性電極層上に（Ｂａ_１−ｘＳｒ_ｘ）_ａＴｉＯ_３（０≦ｘ≦１、１．０≦ａ≦１．２）からなる薄膜誘電体を形成する工程と、形成した前記薄膜誘電体を６００℃を超えて１０００℃以下でアニールする工程と、を含む薄膜誘電体素子の製造方法である。さらに、本願発明には、組成式が（Ｂａ_１−ｘＳｒ_ｘ）_ａＴｉＯ_３（０≦ｘ≦１、１．０≦ａ≦１．２）で表される薄膜誘電体も含まれる。
【選択図】 図１

Description

本発明は、薄膜誘電体、薄膜誘電体素子及びその製造方法に関するものである。特に、高誘電率と低リーク電流を実現できる薄膜誘電体、薄膜誘電体素子及びその製造方法に関する。

電子部品に対して小型化、高性能化への要望が高まっている中で、キャパシタに対しても小型化かつ大容量化の要望が大きい。小型でかつ容量の大きいキャパシタの誘電体材料としてチタン酸鉛（ＰｂＴｉＯ_３）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸バリウム（ＢａＴｉＯ_３；以下、「ＢＴ」と略記する。）、チタン酸ストロンチウム（ＳｒＴｉＯ_３；以下、「ＳＴ」と略記する。）、チタン酸バリウムストロンチウム（ＢａＳｒＴｉＯ_３；以下、「ＢＳＴ」と略記する。）等のペロブスカイト型酸化物が挙げられる。中でも、ＢＴ、ＳＴやＢＳＴは誘電率が高く、長寿命の点から優れた特性を持っている。特に、ＢＴとＳＴとの全率固溶体であるＢＳＴは、その比率によりキュリー温度を調整でき、室温で高誘電率の常誘電体とすることが可能である。

このようなキャパシタにおいて、最適なデバイス特性を得るには誘電体材料の単結晶が望ましいが、小型化のためには薄膜素子とする必要がある。ＢＴ、ＳＴやＢＳＴを薄膜化したときに課題となるのは、高誘電率と低リーク電流の両立である。このために、ＢＳＴにエルビウム（Ｅｒ）をドーピングしたＥｒ添加ＢＳＴが提案されている（例えば、特許文献１参照。）。

しかし、５００ｎｍ程度以下に薄膜化したＢＴ、ＳＴやＢＳＴにＥｒを均一に添加することは難しく、ドーピング分布のばらつきによって、安定な特性を得ることが困難であった。さらに、ＢＳＴを２００〜３００ｎｍ以下に薄膜化すると誘電率が小さくなる（例えば、特許文献２参照。）。この原因としては、薄膜化したＢＳＴの誘電率が実際に小さくなるか、薄膜ＢＳＴと電極との界面に低誘電率層が形成されるということが考えられるが、その振る舞いについては十分には解明されていない。

特開平０８−１９８６６９号公報 特開平０７−８６５１４号公報

上記説明したように、従来の製造方法では、ＢＴ、ＳＴやＢＳＴを薄膜化したときに、高誘電率と低リーク電流の両立が困難であった。一方、ＢＴ、ＳＴやＢＳＴを基板上に５００ｎｍ以下の薄膜として形成した場合の特性は十分には解明されていないことから、試行錯誤の中から最適な薄膜誘電体及び薄膜誘電体素子並びにその製造方法を模索する必要があった。

本発明の目的は、ＢＴ、ＳＴやＢＳＴを誘電体材料として薄膜化した薄膜誘電体素子において高誘電率と低リーク電流を両立させつつ、安定な特性の薄膜誘電体及び薄膜誘電体素子を得ること、並びにその製造方法を提供することである。

従来、ＢＴ、ＳＴやＢＳＴを基板上に薄膜として形成した後のアニール温度の最適値は十分に解明されていなかった。そこで、発明者らは、各種製造条件下でＢＴ、ＳＴやＢＳＴを薄膜として形成した後、アニール温度をパラメータとして薄膜誘電体素子の誘電率とリーク電流の関係を実験により確認した結果、アニール温度が誘電率とリーク電流に大きな影響を与えることを見出し、この知見に基づいて薄膜誘電体及び薄膜誘電体素子、並びにその製造方法の発明を完成するに至った。

本発明の薄膜誘電体素子の製造方法は、ＢＴ、ＳＴやＢＳＴを薄膜誘電体に形成した後に、その薄膜誘電体をアニールするものである。具体的には、本願発明は、導電性電極層上に（Ｂａ_１−ｘＳｒ_ｘ）_ａＴｉＯ_３（０≦ｘ≦１、１．０≦ａ≦１．２）からなる薄膜誘電体を形成する工程と、形成した前記薄膜誘電体を６００℃を超えて１０００℃以下、好ましくは８００℃以上１０００℃以下でアニールする工程と、を含む。

ＢＴ、ＳＴやＢＳＴの薄膜をアニールすることによって、薄膜ＢＴ、薄膜ＳＴや薄膜ＢＳＴをペロブスカイト型構造で形成し、高誘電率と低リーク電流を両立することができる。

本願発明には、前記薄膜誘電体を酸化性ガス雰囲気中でアニールすることを含んでもよい。また、前記薄膜誘電体をスパッタリングによって形成することを含んでもよい。

酸化性ガス雰囲気中でアニールすることによって、ＢＴ、ＳＴやＢＳＴの薄膜から酸素が欠損することを防止することができる。また、スパッタリングによって、組成制御性良くかつ面積の広い基板上に早い成長速度で、ＢＴ、ＳＴやＢＳＴの薄膜を成膜することができる。

本願発明は、組成式が（Ｂａ_１−ｘＳｒ_ｘ）_ａＴｉＯ_３で表される薄膜誘電体であって、組成比が０≦ｘ≦１の範囲、好ましくは０．１≦ｘ≦０．６の範囲、より好ましくは０．２≦ｘ≦０．５の範囲で、１．０≦ａ≦１．２の範囲、好ましくは１．０≦ａ≦１．１の範囲を有し、膜厚が５００ｎｍ以下、より好ましくは２００ｎｍ以下、比誘電率が３００以上、印加電圧１００ｋＶ／ｃｍ^２のときのリーク電流密度が１×１０^−５Ａ／ｃｍ^２以下である薄膜誘電体である。

本願発明の薄膜誘電体を、基板上に形成した導電性下部電極と導電性上部電極でサンドイッチ構造とした薄膜誘電体素子も本願発明である。また、基板上に形成した導電性下部電極と導電性上部電極との間に本願発明の薄膜誘電体を複数層設けかつ薄膜誘電体間に内部電極を設けた積層構造を有する薄膜誘電体素子も本願発明である。

本願発明の薄膜誘電体及び薄膜誘電体素子は、高誘電率と低リーク電流を両立させることができる。

なお、本願明細書において、（Ｂａ_１−ｘＳｒ_ｘ）_ａＴｉＯ_３（０≦ｘ≦１、１．０≦ａ≦１．２）は、厳密な化学量論的組成に限定するものではない。

本発明の薄膜誘電体素子の製造方法によれば、結晶性の向上したＢＴ、ＳＴやＢＳＴの薄膜が得られ、高誘電率と低リーク電流を両立させた薄膜誘電体素子を実現することが可能になる。本願発明の薄膜誘電体及び薄膜誘電体素子は、高誘電率と低リーク電流を両立させることができる。

本発明の薄膜誘電体素子の製造方法は、導電性電極上にＢＴ、ＳＴやＢＳＴからなる薄膜誘電体を形成し、形成した前記薄膜誘電体をアニールする薄膜誘電体素子の製造方法である。本発明に従って製造された薄膜誘電体素子は、アニールによって高誘電率と低リーク電流を両立させることができるという特徴を有する。

薄膜誘電体素子の基板として、Ｓｉ基板を用いる。Ｓｉ基板は高温にした上で、酸素ガスや亜酸化窒素ガス又はスチーム等の酸化性ガス雰囲気に晒し、ドライ酸化又はウェット酸化により表面に熱酸化膜（シリコン酸化膜：ＳｉＯ_２）を形成する。熱酸化膜が形成されたＳｉ基板は、熱酸化膜上に形成する導電性電極や誘電体を支持する基板であるため、化学的に安定で応力発生の少ないものであればよい。セラミック、ガラス等であって、後述するアニール温度で変質しないものでもよい。

Ｓｉ基板の熱酸化膜の上部に導電性下部電極を形成する。導電性下部電極の材料は、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属又はこれらを含む合金でもよいし、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、ガリウム燐（ＧａＰ）、インジウム燐（ＩｎＰ）、炭化シリコン（ＳｉＣ）等の導電性半導体でもよいし、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ_２）、酸化インジウム（Ｉｎ_２Ｏ_３）、二酸化イリジウム（ＩｒＯ_２）、二酸化ルテニウム（ＲｕＯ_２）、三酸化レニウム（ＲｅＯ_３）、ＬＳＣＯ（Ｌａ_０．５Ｓｒ_０．５ＣｏＯ_３）等の金属酸化物導電体でもよい。導電性下部電極は低抵抗が確保できる厚さでよく、例えば、５０ｎｍ以上であれば足りる。

基板と導電性下部電極との密着性を確保するために適宜バッファ層を設けてもよい。バッファ層として、ＴｉＯ_ｘ／Ｓｉ、ＴｉＯ_ｘ／ＳｉＯ_２／Ｓｉ、ＴａＮ／Ｓｉ等が適用できる。なお、／Ｓｉは基板側を意味する。バッファ層は、物理気相成長法（ＰＶＤ）、化学気相成長法（ＣＶＤ）を利用して形成することができる。

導電性下部電極上に（Ｂａ_１−ｘＳｒ_ｘ）_ａＴｉＯ_３（０≦ｘ≦１、１．０≦ａ≦１．２）からなる薄膜誘電体を成膜する。ＢＳＴの組成比は０≦ｘ≦１の範囲で任意であるが、好ましくは０．１≦ｘ≦０．６の範囲であり、より好ましくは０．２≦ｘ≦０．５である。また、１．０≦ａ≦１．２の範囲で任意であるが、好ましくは１．０≦ａ≦１．１の範囲である。薄膜誘電体はスパッタリングによって成膜することが望ましい。スパッタリングでは、導電性下部電極を形成した基板を６００℃に加熱し、アルゴンガス（Ａｒ）に１０容積％の酸化性ガスを混合した混合ガスを供給した雰囲気中で、ＢＴ、ＳＴやＢＳＴをターゲットとしてスパッタリングする。

導電性下部電極を形成した基板は、基板と薄膜誘電体との密着性、薄膜誘電体の緻密性、均一性が保たれれば、４００℃以下の温度で加熱して薄膜誘電体を成膜してもよい。基板温度を低下させた場合には、ペロブスカイト型構造からアモルファス構造となることがあるが、後述するアニール工程によって薄膜誘電体を粒子成長させ、ペロブスカイト型構造とすることができる。

ＢＴ、ＳＴやＢＳＴから酸素が欠乏することを防止するために、アルゴンガスには０を超えて５０体積％以下の酸化性ガスを混合した酸化性ガス雰囲気中でスパッタリングを行うことが望ましい。酸化性ガスとしては純粋酸素ガスを始め、亜酸化窒素ガス（Ｎ_２Ｏ）等の酸化性ガスが適用できる。ＢＴ、ＳＴやＢＳＴをスパッタリングする際に、ＢａＴｉＯ_３とＳｒＴｉＯ_３をそれぞれ分離したターゲットとして、これを同時にスパッタリングしてもよいし、予め設定した組成比の（Ｂａ_ｙＳｒ_ｚ）ＴｉＯ_３（０≦ｙ≦１、０≦ｚ≦１）をターゲットとしてスパッタリングしてもよい。成膜後の薄膜ＢＴ、薄膜ＳＴや薄膜ＢＳＴの組成式が、（Ｂａ_１−ｘＳｒ_ｘ）_ａＴｉＯ_３（０≦ｘ≦１、１．０≦ａ≦１．２）で表されるように成膜する。薄膜ＢＴ、薄膜ＳＴや薄膜ＢＳＴの膜厚は５００ｎｍ以下が好ましい。より好ましくは２００ｎｍ以下である。

導電性下部電極上に（Ｂａ_１−ｘＳｒ_ｘ）_ａＴｉＯ_３（０≦ｘ≦１、１．０≦ａ≦１．２）からなる薄膜誘電体を成膜する方法として、スパッタリング以外にも、熱ＣＶＤ、プラズマＣＶＤ、光ＣＶＤ等の化学気相成長法や、分子線エピタキシャル、真空蒸着等の物理気相成長法が適用できる。

ＣＶＤ法で成膜する場合のＣＶＤ原料としては、チタン源として例えばチタンテトライソプロポキシド等の金属アルコキシド、ジピバロイルメタネートチタン等のβ−ジケトン金属有機錯体を使用することができる。バリウム源としてはジピバロイルメタネートバリウム等のβ−ジケトン金属有機錯体を使用することができる。ストロンチウム源としてはジピバロイルメタネートストロンチウム等のβ−ジケトン金属有機錯体を使用することができる。上記は例示であって、上記金属源を含む揮発性有機物であれば使用することができる。このとき成膜条件は基板温度５００〜６００℃、酸化性ガス雰囲気且つ減圧下で成膜することができる。

（Ｂａ_１−ｘＳｒ_ｘ）_ａＴｉＯ_３からなる薄膜誘電体を分子線エピタキシャル成長、真空蒸着等の物理気相成長法により成膜する場合には、スパッタリングと同様のターゲットを用いて成膜することができる。

次に、成膜した薄膜ＢＴ、薄膜ＳＴや薄膜ＢＳＴを粒子成長させるために、ＢＴ、ＳＴやＢＳＴを成膜した基板をアニールする。アニール温度は６００℃を超えて１０００℃以下、好ましくは８００℃以上１０００℃以下とする。ＢＴ、ＳＴやＢＳＴから酸素が欠乏することを防止するために、アニールは酸化性ガス雰囲気中で行うことが望ましい。成膜したＢＴ、ＳＴやＢＳＴを高温でアニールすることにより、基板面内方向に結晶化が進み、誘電率の向上が期待できる。

アニールの後、ＢＴ、ＳＴやＢＳＴ薄膜上に導電性上部電極を形成する。導電性上部電極の電極材料は、導電性下部電極と同様である。導電性上部電極の電極材料として導電性下部電極の電極材料と同じものを使用してもよいし、導電性下部電極材料として前述した材料の中から異なるものを使用してもよい。導電性上部電極は低抵抗が確保できる厚さでよく、例えば、５０ｎｍ以上であれば足りる。

積層構造の薄膜誘電体素子を形成する場合には、基板上に形成した導電性下部電極と導電性上部電極との間に本願発明の薄膜誘電体を複数層設けかつ薄膜誘電体間に内部電極を設けた積層構造とする。導電性下部電極、薄膜誘電体、導電性上部電極の材料や膜厚は前述したと同じものでもよい。内部電極の材料は導電性下部電極の材料と同じものを使用してもよいし、導電性上部電極材料として前述した材料の中から異なるものを使用してもよい。

このように導電性電極上に（Ｂａ_１−ｘＳｒ_ｘ）_ａＴｉＯ_３（０≦ｘ≦１、１．０≦ａ≦１．２）からなる薄膜誘電体を形成し、形成した薄膜誘電体を６００℃を超えて１０００℃以下、好ましくは８００℃以上１０００℃以下の酸化性ガス雰囲気中でアニールすると、薄膜誘電体素子の誘電率を向上させることができる。
このような製造方法で製造された薄膜誘電体は、比誘電率が３００以上で、印加電圧１００ｋＶ／ｃｍ^２のときのリーク電流密度は１×１０^−５Ａ／ｃｍ^２以下を満たすものである。リーク電流密度は小さいほど好ましいが、１×１０^−５Ａ／ｃｍ^２以下であれば実用上問題はない。

次に実施例により本発明をさらに詳細に説明するが、本発明は、これらの例によってなんら限定されるものではない。本実施例では、基板上に下部電極を形成し、その上に薄膜誘電体を成膜し、さらにその上に上部電極を形成した薄膜誘電体素子及びその製造方法を説明する。

本発明の薄膜誘電体素子の製造工程を図１に示す。図１において、１２はＳｉ基板、１４は熱酸化膜、１６は導電性電極または導電性下部電極としての下部電極、１８は薄膜誘電体としての薄膜ＢＳＴ、２０は導電性上部電極としての上部電極である。

Ｓｉ基板１２を高温にした上で、酸素ガスや亜酸化窒素ガス又はスチーム等の酸化性ガス雰囲気に晒し、ドライ酸化又はウェット酸化により表面に熱酸化膜１４（シリコン酸化膜：ＳｉＯ_２）を形成した（図１（１））。

熱酸化膜１４の上部に下部電極１６を形成した（図１（２））。下部電極１６の導電性電極材料には、白金（Ｐｔ）用い、厚さ１００〜１５０ｎｍの下部電極とした。

下部電極１６を形成した基板を６００℃に加熱し、アルゴンガス（Ａｒ）に１０容積％の酸化性ガスを混合した混合ガスを供給した雰囲気中で、入力電力２．４Ｗ／ｃｍ^２の条件下で、ＢＳＴターゲットをスパッタリングすることにより１３０ｎｍ〜１５０ｎｍの厚さで薄膜ＢＳＴ１８を成膜した（図１（３））。成膜時間は約３０分である。ここでは、基板を６００℃に加熱したが、これ以下の温度でスパッタリングを行うことを排除するものではない。
成膜した薄膜ＢＳＴ１８の組成を蛍光Ｘ線分析法により分析したところ、ほぼ化学量論的組成であったことが確認された。

次に、薄膜ＢＳＴを成膜した基板を酸素気流中でアニールして、薄膜ＢＳＴの上部に上部電極２０をスパッタリングにより形成した（図１（４））。上部電極の導電性電極材料には、白金（Ｐｔ）を用い、厚さ１００〜１５０ｎｍに形成した。

ここで、アニール後に、アニール温度をパラメータに誘電体素子の比誘電率と電極間のリーク電流、誘電損失を測定した。ＢＳＴ組成比を（Ｂａ_１−ｘＳｒ_ｘ）_ａＴｉＯ_３としたときのａが、１．０≦ａ≦１．１を満たす組成となるように成膜した。ＢＳＴ組成比がｘ＝０．１９、ａ＝１．００で、薄膜ＢＳＴの膜厚１５０ｎｍの試料の比誘電率、リーク電流密度、誘電損失の測定結果を表１に、ＢＳＴ組成比がｘ＝０．４５、ａ＝１．０３で、薄膜ＢＳＴの膜厚が１３０ｎｍの試料の比誘電率、リーク電流密度、誘電損失の測定結果を表２に示す。なお、リーク電流密度は印加電圧１００ｋＶ／ｃｍ^２のときの値である。

表１、表２に示す試料のアニール温度に対する比誘電率を図２に、アニール温度に対するリーク電流密度を図３に、アニール温度に対する誘電損失を図４に図示する。図２に示すように、組成比がｘ＝０．１９、ａ＝１．００、薄膜ＢＳＴの膜厚１５０ｎｍの試料ではアニール温度が６００℃を超えると比誘電率が向上し始め、組成比がｘ＝０．４５、ａ＝１．０３、薄膜ＢＳＴの膜厚１３０ｎｍの試料でもアニール温度が６００℃を超えると比誘電率が向上している。図２より、アニール温度８００℃以上で比誘電率は３２６以上を実現した。一方、図３に示すように、アニール温度が８００℃以上でリーク電流密度の絶対値は異なるものの両試料とも劣化し始めることが分かる。しかし、いずれもアニール温度１０００℃以下であればリーク電流密度１×１０^−５Ａ／ｃｍ^２以下の良好な特性であった。図４に示すように、誘電損失はアニール温度１０００℃以下では大きく劣化することはなく、許容範囲に含まれているが、アニール温度１０００℃以上では６．０以上に劣化する。

本発明の薄膜誘電体素子の製造方法は、単層型又は積層型キャパシタ単体の製造に適用できる。

本発明の薄膜誘電体素子の製造工程を説明する図である。 薄膜誘電体素子のアニール温度による比誘電率の向上を測定した結果を示す図である。 薄膜誘電体素子のアニール温度によるリーク電流密度の劣化を測定した結果を示す図である。 薄膜誘電体素子のアニール温度による誘電損失の変化を測定した結果を示す図である。

符号の説明

１２ Ｓｉ基板
１４ 熱酸化膜
１６ 導電性電極としての下部電極
１８ 薄膜誘電体としての薄膜ＢＳＴ
２０ 上部電極

Claims (5)

1. 組成式が（Ｂａ_１−ｘＳｒ_ｘ）_ａＴｉＯ_３で表される薄膜誘電体であって、
   組成比が０≦ｘ≦１で１．０≦ａ≦１．２の範囲を有し、
   膜厚が５００ｎｍ以下、
   比誘電率が３００以上、
   印加電圧１００ｋＶ／ｃｍ^２のときのリーク電流密度が１×１０^−５Ａ／ｃｍ^２以下である薄膜誘電体。
2. 基板上に、順に導電性下部電極、請求項１に記載の薄膜誘電体、及び導電性上部電極を形成した構造、又は基板上に形成した導電性下部電極と導電性上部電極との間に請求項１に記載の薄膜誘電体を複数層設けかつ薄膜誘電体間に内部電極を設けた積層構造を有する薄膜誘電体素子。
3. 導電性電極層上に（Ｂａ_１−ｘＳｒ_ｘ）_ａＴｉＯ_３（０≦ｘ≦１、１．０≦ａ≦１．２）からなる薄膜誘電体を形成する工程と、
   形成した前記薄膜誘電体を６００℃を超えて１０００℃以下でアニールする工程と、を含む薄膜誘電体素子の製造方法。
4. 前記薄膜誘電体を酸化性ガス雰囲気中でアニールすることを特徴とする請求項３に記載
   の薄膜誘電体素子の製造方法。
5. 前記薄膜誘電体をスパッタリングによって形成することを特徴とする請求項３又は４に記載の薄膜誘電体素子の製造方法。
   

Images