JP4493235B2 - 薄膜素子 - Google Patents

薄膜素子 Download PDF

Info

Publication number
JP4493235B2
JP4493235B2 JP2001162935A JP2001162935A JP4493235B2 JP 4493235 B2 JP4493235 B2 JP 4493235B2 JP 2001162935 A JP2001162935 A JP 2001162935A JP 2001162935 A JP2001162935 A JP 2001162935A JP 4493235 B2 JP4493235 B2 JP 4493235B2
Authority
JP
Japan
Prior art keywords
thin film
plane
orientation
dielectric
dielectric thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001162935A
Other languages
English (en)
Other versions
JP2002359287A (ja
Inventor
勝正 安川
成生 厚主
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001162935A priority Critical patent/JP4493235B2/ja
Publication of JP2002359287A publication Critical patent/JP2002359287A/ja
Application granted granted Critical
Publication of JP4493235B2 publication Critical patent/JP4493235B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は薄膜素子に関し、特に、支持基板上に電極、誘電体薄膜を順次形成してなる薄膜容量素子等の薄膜素子に関する。
【0002】
【従来技術】
近年においては、電子機器の小型化、高機能化に伴い、電子機器内に設置される電子部品にも小型化、薄型化、高周波対応などの要求が強くなってきている。各種電子回路に必要な回路素子である容量素子もその一つであるが、これらの要求に応えるため、誘電体薄膜を用いた薄膜容量素子が用いられている。
【0003】
従来、集積回路等に用いる薄膜容量素子(薄膜コンデンサ)には、誘電体薄膜材料としてSiO2、Si34などの材料が用いられている。これらの物質は高い絶縁性を持つが、誘電率は10程度と小さい。近年の小型化の流れの一つに単位面積当りの静電容量の向上がある。コンデンサの静電容量は誘電率と電極面積に比例し、膜厚に反比例する。小型化を確保した上で静電容量を向上させるには、誘電率の高い材料を用いるか、膜厚を薄くしなければならない。しかし絶縁性などの問題から膜の薄さには限界があるため、薄膜容量素子の小型化には誘電率の大きな誘電体薄膜材料を開発することが必要である。
【0004】
化学式ABO3で表されるペロブスカイト型複合酸化物は誘電率の大きな誘電体材料として知られている。例えば、BaTiO3、SrTiO3、PbTiO3等を主体とした材料では、単結晶またはセラミックにおいて100〜10000の誘電率を持つことが知られている。これらの材料を用いて上述の薄膜容量素子を作製することは古くから行われており、例えば、特開昭62−58510号公報には、ABO3で表されるペロブスカイト型酸化物焼結体をターゲットとして用い、スパッタリング法により誘電体薄膜を形成する方法が開示されている。
【0005】
しかしながら、上述したように、誘電体薄膜の厚みを小さくしているが故に、絶縁性、つまりリーク電流特性が劣化し、このため、実用化には至っていない。
【0006】
近年、リーク電流特性を向上させるため、いくつかの技術が公開されている。例えば、Jpn.J.Appl.Phys.Vol.36(1997)pp.5870−5873には、MOCVD法を用いて誘電体薄膜の被覆性を向上させ、リーク電流特性を改善する技術が報告されている。
【0007】
また、特開平5−195227号公報では、誘電体薄膜のアルカリ金属不純物の含有量を1ppm以下に制御することによりリーク電流特性を向上させることが開示されている。
【0008】
【発明が解決しようとする課題】
上記MOCVD法を用いた場合には、誘電体薄膜の被覆性を確保するためにある程度の厚みが必要となり、膜厚を小さくすることによる静電容量の増大の方向に反する。また、気相の膜形成方法として被覆性に優れるMOCVD法特有の技術であり、他の方法へ転用しにくいという問題があった。
【0009】
また、特開平5−195227号公報に開示された方法では、不純物含有量を1ppm以下に制御することが実用レベルではなく、生産コストが増大するという問題があった。
【0010】
従って、薄膜容量素子の小型化にはペロブスカイト型複合酸化物のような誘電率の大きな誘電体薄膜を用いることが必要であるが、このような材料を薄膜で用いた場合、リーク電流特性が劣化する。これを解決するための方法として上記したような技術が開示されているが、製法が限定されたり、生産性に劣るなど、未だ問題があった。
【0011】
本発明は、リーク電流特性を容易かつ安価に向上できる薄膜素子を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明者らは、誘電体薄膜のリーク電流特性を向上すべく、鋭意検討を重ねた結果、支持基板上に形成する誘電体薄膜や下地電極の方位を揃え、結晶性の向上を図ることにより、リーク電流特性を向上できることを見出した。具体的には、多結晶薄膜の厚さ方向への配向だけでなく、面内方向の配向を揃えることにより、誘電体薄膜の結晶の完全性や配向性を向上した。
【0013】
ここで、面内方向とは、誘電体薄膜の厚さ方位に垂直な方位のことを言い、一般的にはin−planeと呼ばれている。一般的に、誘電体薄膜の厚さ方向への配向は、集中法や平行ビーム法などの光学系によるX線回折により測定が可能である。in−plane回折を測定するためには、誘電体薄膜に対して低角度での入射X線を用い、膜の面法線まわり、すなわちω軸を中心とした2θ(in-plane)軸上に検出器を走査する方法で測定することができる。また、in−plane回折における特定回折ピークをωスキャンすることによりin−planeでの配向を確認することができる。
【0014】
即ち、本発明の薄膜素子は、支持基板上に、Pt、Pd、Al及びAuのうちの少なくとも一種からなる電極、金属元素として少なくともBa、Sr及びTiを含有するペロブスカイト型複合酸化物の誘電体薄膜を順次形成してなる薄膜素子であって、前記支持基板がセラミック基板、単結晶基板、SiO 被覆シリコン基板及びガラス基板のうちのいずれかであり、一部の前記電極の結晶相の(111)面上に、前記誘電体薄膜の結晶相の(111)面が格子整合し、さらに前記誘電体薄膜の面内方向に(110)面が優先配向していることを特徴とする。
【0015】
本発明の薄膜素子では、誘電体薄膜と電極の厚さ方向への優先配向が少なくとも一致した部分が存在するので、その部分において誘電体結晶粒子は下地電極の結晶性を反映して同一方位に結晶成長することにより、誘電体薄膜と電極との格子の整合を向上できる。整合がとれた方位で結晶成長した結果、誘電体結晶は格子欠陥の少ない、結晶性に優れた柱状結晶粒子が形成されることとなる。すなわち、誘電体結晶の結晶性の向上によりリーク電流特性を向上できる。
【0016】
また、誘電体薄膜は少なくとも厚さ方向への優先配向方位が(111)方向に制御されたペロブスカイト型複合酸化物の柱状結晶粒子を有しており、下地電極の厚さ方向への優先配向の方位を一致させた柱状結晶粒子を形成することにより、該柱状結晶粒子の完全性や配向性を向上できる。
【0017】
さらに、誘電体薄膜が厚さ方向に垂直な方位、すなわち面内方位において(110)面が優先配向していることにより、柱状結晶粒子は厚さ方位と面内方位の2軸方位に優先配向した組織を形成する。その結果、下地電極上に形成される誘電体薄膜を形成する柱状結晶粒子の完全性や配向性が向上するのはもちろんのこと、隣接する柱状結晶粒子との空隙も減少させることが可能となる。すなわち、導電のパスとなる空隙などのマクロな構造欠陥を減少させることにより、さらにリーク電流特性を向上できる。
【0018】
即ち、通常、スパッタリング法やCVD法などによる誘電体薄膜形成においては、薄膜特有の柱状結晶粒子が形成される。面内における配向を制御しない場合は、厚さ方向のみの1軸配向になることが多く、柱状結晶粒子は電極上の面内方位にランダムな方位で成長し、その結果、隣接する柱状結晶粒子との間に空隙が形成されたり、粒子の界面近傍に多くの欠陥を含む結晶が形成されたりすることになる。厚さ方向に(111)軸が立つと、6回軸となり6回対称の結晶が形成される。さらに、厚さ方向および面内方向の2軸で配向を制御することにより、隣接する柱状結晶粒子との界面は6角形の陵からなる面として共有されることより、柱状結晶粒子間の空隙を減少する効果があるので、リーク電流特性がさらに向上する。
【0019】
上述したように、▲1▼誘電体結晶そのものの結晶性の向上、▲2▼二方向への配向による空隙等の導電パスの減少、これらの2つの相乗効果により、リーク電流特性が向上されると考えられる。
【0020】
また、本発明の薄膜素子は、誘電体薄膜が、金属元素として少なくともBa、Sr及びTiを含有するペロブスカイト型複合酸化物である。これにより、薄膜容量素子としての誘電特性および温度特性に優れ、また近年、環境への影響が指摘されているPbを含んでいないので、環境に対する負荷が軽減される。
【0021】
また、本発明では電極がPtからなることが望ましい。誘電体薄膜の下面に形成する電極がPtからなることにより、電極と誘電体薄膜との格子定数のミスフィットが小さくなるので、その電極の結晶性を受け継いで形成される誘電体薄膜も結果的に結晶性に優れており、容易に配向を形成することができる。
【0022】
さらに、支持基板がサファイア単結晶からなることが望ましい。これにより、サファイアの各カット面上で容易に(111)面に配向した金属薄膜、特にPt薄膜を形成することができる。
【0024】
【発明の実施の形態】
本発明の薄膜素子を図1に基づいて詳述する。図1は本発明の薄膜容量素子からなる薄膜素子の断面図であり、この薄膜素子は、支持基板11上に、電極12、誘電体薄膜13、電極14を順次形成して構成されている。
【0025】
支持基板11はアルミナなどのセラミック基板、サファイア、MgO、SrTiO3などの単結晶基板、SiO2被覆シリコン基板、ガラス基板である。薄膜との反応性が小さく、板厚を薄くしても強度が大きい点を考慮すると、アルミナ基板やサファイア基板が望ましく、特に(111)面に優先配向した金属薄膜の形成が容易という点からサファイア基板が望ましい。
【0026】
支持基板11上に形成される電極12材料は、ペロブスカイト型構造を有する強誘電体および高誘電体の格子定数がおよそ3.90オングストロームであるため、格子不整合や残留応力発生、支持基板11との剥離、界面特性の変化などを考慮すると、誘電体薄膜13と電極材料の格子定数の差は小さい方がよいため、格子定数が3.88〜4.07のPt、Pd、Al、Auが望ましい。さらに金属薄膜(電極)形成における優先配向の制御の容易さおよび誘電体薄膜形成時の耐酸化性から、厚さ方向における優先配向が(111)方向のPt、Auまたはそれらの固溶体が望ましい。特に、高温での誘電体薄膜の形成時における安定性、すなわち金属薄膜の凝集や孔の形成が少ないという点から、Ptが望ましい。
【0027】
また、支持基板11と電極12の界面、または電極12と誘電体薄膜13の界面に密着性を高めるため結晶配向を損なわない範囲で、密着層を形成しても構わない。誘電体薄膜13と電極14との間に密着層を形成しても良いことは勿論である。電極12の厚みは特に限定されるものではないが、被覆性を考慮すると、誘電体薄膜13の厚みより薄いことが望ましい。電極12、14の形成方法はスパッタリング法や蒸着法など公知の方法により作製される。
【0028】
誘電体薄膜13は、金属元素として少なくともBa、Sr及びTiを含有するペロブスカイト型複合酸化物からなり、薄膜コンデンサとしての誘電特性および温度特性に優れ、環境への問題を考慮した場合に望ましいものである
【0029】
特に、誘電体薄膜13として、一般式が(BaxSr1-x)TiO3(0.4≦x≦0.6)で表されるものを用いることにより、薄膜容量素子としての誘電特性および温度特性に優れ、また近年、環境への影響が指摘されているPbを含んでいないので、環境に対する負荷が軽減される。ここで、xの範囲が0.4より小さい場合は、誘電率が低下し、0.6より大きい場合は、温度特性が劣化する傾向がある。
【0030】
誘電体薄膜13の厚みは特に限定されるものではないが、薄膜コンデンサの小型化(高容量化)の観点から200nm以下が望ましい。誘電体薄膜13の形成方法は、PVD法、CVD法、ゾルゲル法など公知の方法により作製される。
【0031】
そして、本発明の薄膜容量素子では、誘電体薄膜13が、(111)面と(110)面を配向面とする2種のペロブスカイト型複合酸化物の柱状結晶粒子を有しており、電極12が(111)面を配向面とする金属からなるとともに、一部の電極12の結晶相の(111)面上に、誘電体薄膜13の結晶相の(111)面が格子整合し、さらに誘電体薄膜13の面内方向に(110)面が優先配向している。
【0032】
即ち、図2(a)に示す概念図のように、誘電体薄膜13が、(111)面と(110)面を配向面とする2種のペロブスカイト型複合酸化物の柱状結晶粒子を有しており、電極12の結晶相の(111)面と、誘電体薄膜13の結晶相の(111)面が、厚み方向に配向し、一部の電極12の結晶相の(111)面上に、誘電体薄膜13の結晶相の(111)面が生成している。
【0033】
さらに、図2(b)に示すように、誘電体薄膜13の面内方向に(110)面が優先配向している。
【0034】
以上のような薄膜容量素子では、誘電体薄膜13と電極12の厚さ方向への優先配向が少なくとも一致した部分が存在するので、その部分において誘電体結晶粒子は下地電極の結晶性を反映して同一方位に結晶成長することにより、誘電体薄膜13と電極12との格子の整合が良い。整合がとれた方位で結晶成長した結果、誘電体結晶は格子欠陥の少ない、結晶性に優れ柱状結晶粒子が形成されることとなる。すなわち、誘電体結晶の結晶性の向上よりリーク電流特性を向上できる。
【0035】
また、誘電体薄膜13は少なくとも厚さ方向への優先配向方位が(111)方向に制御されたペロブスカイト型複合酸化物の柱状結晶粒子を有しており、下地電極の厚さ方向への優先配向の方位を一致させた柱状結晶粒子を形成することにより、該柱状結晶粒子の完全性や配向性が向上する。
【0036】
さらに、誘電体薄膜13が面内方向において(110)面が優先配向していることにより、柱状結晶粒子は厚さ方位と面内方位の2軸方位に優先配向した組織を形成する。その結果、下地電極上に形成される誘電体薄膜を形成する柱状結晶粒子の完全性や配向性が向上するのはもちろんのこと、隣接する柱状結晶粒子との空隙も減少させることが可能となり、さらにリーク電流特性を向上できる。
【0037】
尚、上記例では、本発明の薄膜容量素子の基本構成を示したが、支持基板11、電極12、14、誘電体薄膜13の他に、静電容量を取り出すために必要な取り出し電極や、信頼性を確保するための保護膜等が付与されても良いことは勿論である。また、誘電体薄膜1層の例を示したが、それに限定されるものでなく、複数の誘電体薄膜と電極を交互に積層させた積層構造であっても良いことは勿論である。
【0038】
【実施例】
サファイアR基板上にArガスを85SCCM導入し、雰囲気圧力を6.9Pa、基板温度を250℃に維持して、出力200WでPt電極をスパッタ法により形成した。その上にRFマグネトロンスパッタ法により(Ba0.5Sr0.5)TiO3からなる純度4Nのターゲットを用いて、誘電体薄膜(以下BSTということもある)を形成した。形成条件は、Arガスを72SCCM、O2ガスを18SCCM導入し、雰囲気圧力を6.9Pa、基板温度を600℃で1時間保持した後、出力300Wで形成した。さらに、下地電極と同様の条件で、上部にAu電極を形成し、薄膜容量素子を形成した。対向する電極面積は、1.0mm2とした。
【0039】
得られた薄膜容量素子の電気的特性を測定した。印加電圧は4Vで容量32nF及びリーク電流密度1.4×10-8A/cm2を得た。容量及びリーク電流は、LCRメーター(Ajilent社製4284B)及びハイレジスタンスメーター(Ajilent社製4339B)を用いて測定し、算出した。測定後、X線回折により電極層および誘電体薄膜の配向性を調べた。BST誘電体薄膜は厚さ方向への優先配向方位が(111)方向、(110)方向であり(図3)、それに垂直な面内での優先配向方位は(1−10)方向であった(図4)。また、Pt電極も厚さ方向での優先配向方位が(111)方向であり(図3)、それに垂直な面内の優先配向方位は(110)方向であった(図4)。また、破断面をSEMおよびTEMにて観察し、電極および誘電体薄膜の厚みを測定したところ、Pt電極厚みは50nm、BST誘電体厚みは150nmであった。
【0040】
図3〜図6について詳細に説明する。
【0041】
図3は、BSTの厚さ方向のX線回折チャートを示すもので、通常の集中光学系の実験室系X線回折装置(CuKa)を用い、薄膜の表面のX線回折を測定した。このX線回折結果より、厚さ方向にPt(下部電極)が(111)に優先配向しており、BST(誘電体)薄膜は厚さ方向に(110)および(111)が配向していることがわかる。BSTはPtと格子定数が近接しているため、BST(111)はPt(111)と重なり見えにくくなっている。さらに、上部電極として形成したAuについても回折ピークが見えており、Au(111)が確認できる。以上のことより、BSTには、厚さ方向へ異なる2つの方位に配向している組織が存在することがわかる。
【0042】
図4は、BSTの面内方向のX線回折チャートを示すもので、このX線回折チャートは、面内X線回折図形を示している。面内X線回折図形は、X線を低角度から入射し、かつ検出器の走査方向を薄膜表面と同じ面上の軌道を走査することにより得られる。得られる情報は、薄膜の厚さ方向の情報ではなく、厚さ方向に垂直な結晶面間隔の情報となる。
【0043】
この図4から、面内回折においていくつかの回折ピークが確認できる。これらのピークは厚さ方向へ配向している2つの組織にグループ分けできる。厚さ方向にBST(110)が配向している組織に関する面内回折ピークは、BST(001)、BST(1−10)、BST(002)、BST(1−12)である。一方、厚さ方向で(111)に配向している組織に関する面内回折ピークは、BST(1−10)、BST(1−11)、BST(2−20)がある。
【0044】
BST(1−10)は両方の組織から寄与するピークと考えられる。図7の説明でも後述するが、BST(001)のピークのφスキャンより面内配向は確認できないため、図4でみられるBST(1−10)は、厚さ方向に(111)方位に配向している組織からの寄与が大きいと考えられる。
【0045】
図5はPtの面内配向を示すX線回折チャートを示すもので、図5は、下地電極であるPtの面内配向を示すX線回折図である。図4に確認できるPt(2−20)ピークの回折条件を満たしながら、薄膜試料を回転させることにより面内配向を測定した。Pt(2−20)の回折ピークは6回対称を示した。この結果、Ptは面内で(2−20)方位に選択配向していることがわかった。従って、Pt薄膜は、厚さ方向には(111)に、面内では(2−20)の2つの方位に配向していることがわかった。
【0046】
図6はBST(1−10)の面内配向を示すX線回折チャートである。図6は図4の面内X線回折に現れるBST(1−10)のピークの回折条件をみたしながら薄膜試料を回転してスキャンすることにより得られるBST(1−10)の面内配向をしめす回折図である。このことより、BST(1−10)は、Pt電極と同様に、6回対称を示した。また、Ptとは配向方位に若干の角度のずれが存在することもわかった。
【0047】
以上のことより、厚さ方向に(111)に配向しているBSTの組織は、面内において(1−10)にも配向しており、2方位に配向していることがわかった。厚さ方向にPt(111)が優先配向している組織の上部に、厚さ方向にBST(111)、BST(110)が優先配向している2つの組織が存在する。この2つの組織の内、BST(111)は面内でもBST(1−10)に配向しており、面内のPt(2−20)の方位と格子整合をもっていると考えられる。
【0048】
図7はBST(001)の面内配向を示すX線回折チャートであり、図7は、図4の面内X線回折に現れるBST(001)のピークの回折条件を満たしながら薄膜試料を回転してスキャンすることにより得られるBST(001)の面内配向を示す回折図形である。BST(001)のφスキャンではピークを確認することはできなかった。このことより、BST(001)は、面内では無配向であることがわかった。このBST(001)は、厚さ方向に(110)に配向しているBST組織のみに起因するピークであることから、この組織は面内ではランダムな方位であり、Ptとの整合は無いと考えられる。
【0049】
この図より、BSTの異なる2種類の組織において、一方(厚さ方向に(111)配向の組織)は面内でも配向しておりさらに、Ptと格子整合がある。他方(厚さ方向に(110)配向の組織)は面内でランダムであり、Ptと格子整合がない。これらの組織のコンポジットがリーク電流のパスを減少させ、リーク電流特性を向上させているものと考えられる。
【0050】
【発明の効果】
本発明の薄膜素子では、誘電体薄膜の膜面内の配向と下地電極の膜面内の配向が少なくとも部分的に一致しているので、下地電極と誘電体薄膜の格子整合がよく、その結果、格子欠陥の少ない結晶性に優れた誘電体の結晶粒子が形成され、リーク電流特性を大幅に向上できる。
【図面の簡単な説明】
【図1】本発明の薄膜容量素子の断面図である。
【図2】誘電体薄膜と電極の配向を説明するための概念図である。
【図3】誘電体薄膜の厚さ方向のX線回折チャートを示す図である。
【図4】誘電体薄膜の面内方向のX線回折チャートを示す図である。
【図5】Ptの面内方向のX線回折チャートを示す図である。
【図6】BST(1−10)の面内方向のX線回折チャートを示す図である。
【図7】BST(001)の面内方向のX線回折チャートを示す図である。
【符号の説明】
11・・・支持基板
12、14・・・電極
13・・・誘電体薄膜

Claims (4)

  1. 持基板上に、Pt、Pd、Al及びAuのうちの少なくとも一種からなる電極、金属元素として少なくともBa、Sr及びTiを含有するペロブスカイト型複合酸化物の誘電体薄膜を順次形成してなる薄膜素子であって、前記支持基板がセラミック基板、単結晶基板、SiO 被覆シリコン基板及びガラス基板のうちのいずれかであり、一部の前記電極の結晶相の(111)面上に、前記誘電体薄膜の結晶相の(111)面が格子整合し、さらに前記誘電体薄膜の面内方向に(110)面が優先配向していることを特徴とする薄膜素子。
  2. 前記支持基板がサファイア単結晶からなることを特徴とする請求項1記載の薄膜素子。
  3. 前記電極がPtからなることを特徴とする請求項1又は2記載の薄膜素子。
  4. 前記誘電体薄膜が前記ペロブスカイト型複合酸化物の柱状結晶粒子を有することを特徴とする請求項1乃至3のうちいずれかに記載の薄膜素子。
JP2001162935A 2001-05-30 2001-05-30 薄膜素子 Expired - Fee Related JP4493235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001162935A JP4493235B2 (ja) 2001-05-30 2001-05-30 薄膜素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001162935A JP4493235B2 (ja) 2001-05-30 2001-05-30 薄膜素子

Publications (2)

Publication Number Publication Date
JP2002359287A JP2002359287A (ja) 2002-12-13
JP4493235B2 true JP4493235B2 (ja) 2010-06-30

Family

ID=19005987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001162935A Expired - Fee Related JP4493235B2 (ja) 2001-05-30 2001-05-30 薄膜素子

Country Status (1)

Country Link
JP (1) JP4493235B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5093946B2 (ja) * 2001-04-27 2012-12-12 京セラ株式会社 可変容量コンデンサおよび製造方法
JP4539844B2 (ja) * 2004-04-15 2010-09-08 セイコーエプソン株式会社 誘電体キャパシタおよびその製造方法ならびに半導体装置
JP2010157748A (ja) * 2004-04-15 2010-07-15 Seiko Epson Corp 金属膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置
KR101111623B1 (ko) * 2009-04-22 2012-02-14 삼성전기주식회사 유전체 및 유전체의 제조방법

Also Published As

Publication number Publication date
JP2002359287A (ja) 2002-12-13

Similar Documents

Publication Publication Date Title
US6743292B2 (en) Oriented conductive oxide electrodes on SiO2/Si and glass
US7580241B2 (en) Thin film capacitor element composition, high permittivity insulation film, thin film capacitor element, thin film multilayer capacitor, and method of production of thin film capacitor element
KR20060135076A (ko) 박막 용량 소자용 조성물, 고유전율 절연막, 박막 용량소자 및 박막 적층 콘덴서
US11527706B2 (en) Film structure body and method for manufacturing the same
KR100938073B1 (ko) 커패시터용 동시소성 전극을 갖는 박막 유전체 및 그의제조 방법
JP2006310744A (ja) 薄膜キャパシタ及び半導体装置
US7382013B2 (en) Dielectric thin film, dielectric thin film device, and method of production thereof
JP2001085624A (ja) 薄膜積層体、薄膜キャパシタ、およびその製造方法
WO2004036607A1 (ja) 薄膜キャパシタとその製造方法
JP4493235B2 (ja) 薄膜素子
KR20060135077A (ko) 박막 용량 소자용 조성물, 고유전율 절연막, 박막 용량소자 및 박막 적층 콘덴서
KR20070089638A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPH0218320B2 (ja)
JP2007329189A (ja) 薄膜コンデンサ及びその製造方法
US7883906B2 (en) Integration of capacitive elements in the form of perovskite ceramic
JP6881790B2 (ja) 膜構造体及びその製造方法
US20080019075A1 (en) Dielectric capacitor
US6312567B1 (en) Method of forming a (200)-oriented platinum layer
TWI672283B (zh) 氮氧化物薄膜與電容元件
JP3471655B2 (ja) 高誘電体薄膜コンデンサの製造方法
GB2314348A (en) Thin film formation of a dielectric
JP4088477B2 (ja) 薄膜容量素子および薄膜積層コンデンサ
JP2001189422A (ja) 薄膜キャパシタの製造方法
Sakamoto et al. Chemical solution processing and characterization of Ba (Zr, Ti) O 3/LaNiO 3 layered thin films
JP5030349B2 (ja) 誘電体膜の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees