TWI725277B - 具有電磁干擾屏蔽或電磁波散射結構的半導體封裝 - Google Patents

具有電磁干擾屏蔽或電磁波散射結構的半導體封裝 Download PDF

Info

Publication number
TWI725277B
TWI725277B TW107100647A TW107100647A TWI725277B TW I725277 B TWI725277 B TW I725277B TW 107100647 A TW107100647 A TW 107100647A TW 107100647 A TW107100647 A TW 107100647A TW I725277 B TWI725277 B TW I725277B
Authority
TW
Taiwan
Prior art keywords
substrate
ground
external electrode
signal line
bonding
Prior art date
Application number
TW107100647A
Other languages
English (en)
Other versions
TW201832331A (zh
Inventor
鄭源德
林相俊
林星默
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201832331A publication Critical patent/TW201832331A/zh
Application granted granted Critical
Publication of TWI725277B publication Critical patent/TWI725277B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明揭示一種半導體封裝。該半導體封裝可以包括基板和半導體晶片，該半導體晶片按照使得所述半導體晶片的主動表面面對所述基板的表面的方式安裝在所述基板的所述表面上方。所述半導體晶片和所述基板可以被配置用於屏蔽或散射電磁波。

Description

具有電磁干擾屏蔽或電磁波散射結構的半導體封裝
本公開的實施方式的示例可以總體上涉及半導體封裝，並且更具體地，涉及與屏蔽電磁波相關的半導體封裝。
相關申請的交叉引用
本申請主張於2017年2月24日在韓國智慧財產權局提交的韓國專利申請第10-2017-0024540號的優先權，該韓國專利申請的全部內容以引用方式併入本文中。
當上面已經安裝有半導體封裝的電子裝置操作時，該電子裝置不可避免地產生電磁波。所產生的電磁波通過輻射被傳送到外部裝置。這些電磁場所導致的干擾即電磁干擾(下文中簡稱為“EMI”)將導致外部裝置故障。
近來，隨著電子裝置的重量和尺寸減小並且變得越來越薄且越來越短，因為半導體之間的間隔減小並且操作速度增加，所以產生許多與EMI有關的問題。
因此，屏蔽內部所產生的電磁波正成為電子裝置的重要問 題。
在實施方式中，一種半導體封裝可以包括基板，所述基板具有設置在基板的頂表面上的接合指。該半導體封裝可以包括半導體晶片，該半導體晶片按照使得所述半導體晶片的主動表面面對所述基板的所述頂表面的方式安裝在所述基板的所述頂表面上方。所述半導體晶片可以包括接合墊，所述接合墊設置在所述主動表面上方並且與所述接合指電耦合。所述基板可以包括外部信號線，所述外部信號線設置在所述基板的所述頂表面上方並且具有與所述接合指耦合的第一一端。所述基板可以包括第一接地圖案，所述第一接地圖案設置在所述基板的所述頂表面上方並且從所述半導體晶片與所述基板交疊的交疊區域延伸到所述基板的邊緣。所述基板可以包括內部信號線，所述內部信號線形成在所述基板內並且與所述外部信號線電耦合。所述接合指可以被設置成與所述半導體晶片交疊。所述內部信號線可以從所述交疊區域延伸到所述交疊區域的外部。所述第一接地圖案可以被設置成與延伸到所述交疊區域外部的所述內部信號線交疊。
在實施方式中，一種半導體封裝可以包括：基板，該基板具有形成在所述基板的頂表面上方的接合指、外部信號線、接地接合指和第一接地圖案，具有與所述外部信號線電耦合並且設置在所述基板內的內部信號線，並且具有設置在所述基板的底表面上方的第一外部電極、第二外部電極和第三外部電極。所述接合指和所述外部信號線可以耦合在一起並且所述接地接合指和所述第一接地圖案可以耦合在一起。所述半導體封裝可以包括半導體晶片，所述半導體晶片具有按照面對所述基板的所述頂表 面的方式安裝在所述基板的所述頂表面上方的主動表面。所述半導體晶片可以包括設置在所述主動表面上方的與所述接合指電耦合的接合墊、設置在所述主動表面上方的與所述接地接合指電耦合的接地接合墊、以及設置在所述主動表面上方的與所述接地接合墊耦合的接地金屬圖案。所述接合指和所述接地接合指可以被設置成與所述半導體晶片交疊。所述外部信號線可以具有與所述接合指耦合的第一一端，並且可以被設置成使得整個所述外部信號線與所述半導體晶片交疊。所述內部信號線可以設置在所述半導體晶片與所述基板交疊的交疊區域中以及所述交疊區域的外部。所述第一接地圖案可以被設置成與設置在所述交疊區域外部的所述內部信號線交疊。
在實施方式中，一種半導體封裝可以包括基板，所述基板具有設置在基板的頂表面上的接合指和接地接合指。該半導體封裝可以包括半導體晶片，所述半導體晶片按照使得所述半導體晶片的主動表面面對所述基板的所述頂表面的方式安裝在所述基板的所述頂表面上方。所述半導體晶片可以包括接合墊，該接合墊設置在所述主動表面上方並且與所述接合指電耦合。所述半導體晶片可以包括接地接合墊，所述接地接合墊與所述接地接合指電耦合。所述半導體晶片可以包括接地金屬圖案，所述接地金屬圖案與所述接地接合墊耦合。所述基板可以包括外部信號線，所述外部信號線設置在所述基板的所述頂表面上方並且具有與所述接合指耦合的一端。所述基板可以包括接地圖案，所述接地圖案設置在所述基板的所述頂表面上方，從所述半導體晶片與所述基板交疊的交疊區域延伸到所述基板的邊緣，並且與所述接地接合指耦合。所述基板可以包括信號通孔，所 述信號通孔形成在所述基板內並且與所述外部信號線電耦合。所述基板可以包括接地通孔，所述接地通孔形成在所述基板內並且與所述接地圖案電耦合。所述基板可以包括第一外部電極，所述第一外部電極設置在所述基板的底表面上方並且與所述信號通孔電耦合。所述基板可以包括第二外部電極，所述第二外部電極與所述接地通孔電耦合。所述接合指可以被設置成與所述半導體晶片交疊。
100‧‧‧倒裝晶片封裝
110‧‧‧半導體晶片
112‧‧‧接合墊
120‧‧‧基板
120-1‧‧‧絕緣層
120a‧‧‧頂表面
120b‧‧‧底表面
121‧‧‧接合指
122‧‧‧外部信號線
124‧‧‧內部信號線
126‧‧‧外部電極
132‧‧‧第一阻焊劑
134‧‧‧第二阻焊劑
140‧‧‧凸塊
150‧‧‧密封構件
200‧‧‧半導體封裝
210‧‧‧半導體晶片
210a‧‧‧主動表面
210b‧‧‧背面
212‧‧‧接合墊
212a‧‧‧接地接合墊
214‧‧‧接地金屬圖案
220‧‧‧基板
220-1‧‧‧絕緣層
220a‧‧‧頂表面
220b‧‧‧底表面
221‧‧‧接合指
221a‧‧‧接地接合指
222‧‧‧外部信號線
222a‧‧‧第一一端
222b‧‧‧第一另一端
224‧‧‧內部信號線
224a‧‧‧第二一端
224b‧‧‧第二另一端
226a‧‧‧第一外部電極
226b‧‧‧第二外部電極
226c‧‧‧第三外部電極
228‧‧‧第一接地圖案
230‧‧‧第二接地圖案
232‧‧‧第三接地圖案
234a‧‧‧第一阻焊劑
234b‧‧‧第二阻焊劑
240‧‧‧凸塊
250‧‧‧密封構件
260‧‧‧外部耦合構件
400‧‧‧半導體封裝
410‧‧‧半導體晶片
410a‧‧‧主動表面
410b‧‧‧背面
412‧‧‧接合墊
412a‧‧‧接地接合墊
420‧‧‧基板
420a‧‧‧頂表面
420b‧‧‧底表面
422‧‧‧外部信號線
422a‧‧‧一端
422b‧‧‧另一端
426a‧‧‧第一外部電極
426b‧‧‧第二外部電極
428‧‧‧接地圖案
434a‧‧‧第一阻焊劑
434b‧‧‧第二阻焊劑
440‧‧‧凸塊
450‧‧‧密封構件
460‧‧‧外部耦合構件
500‧‧‧電子系統
510‧‧‧控制器
520‧‧‧輸入/輸出單元
530‧‧‧記憶體裝置
540‧‧‧介面
550‧‧‧匯流排
600‧‧‧記憶卡
610‧‧‧記憶體
620‧‧‧記憶體控制器
630‧‧‧主機
圖1A是例示常規倒裝晶片封裝的截面圖。
圖1B是常規倒裝晶片封裝的除了密封構件和第一阻焊劑之外的平面圖。
圖2A和圖2B是根據實施方式的半導體封裝的沿著圖2C、圖3A、圖3B和圖3C的線A-A'和線B-B'截取的截面圖。
圖2C是根據實施方式的半導體封裝的除了密封構件和第一阻焊劑之外的平面圖。
圖3A是根據實施方式的半導體封裝中的基板的除了第一阻焊劑之外的第一層的平面圖。
圖3B是根據實施方式的半導體封裝中的基板的第二層的平面圖。
圖3C是根據實施方式的半導體封裝中的基板的第三層的平面圖。
圖4A和圖4B是例示根據實施方式的半導體封裝的截面圖。
圖5是例示了可應用根據各種實施方式的半導體封裝的電 子系統的示例的表示的方塊圖。
圖6是例示了可包括根據各種實施方式的半導體封裝的記憶卡的示例的表示的方塊圖。
以下將參照附圖來描述各種實施方式。然而，這些實施方式可以按照不同的方式來實施並且不應該被理解為限於本文中闡述的實施方式。相反，提供這些實施方式，使得本公開將是徹底和完整的，並且將把本公開的範圍充分傳達給本領域的技術人員。在整個本公開中，在本發明的各個附圖和實施方式中，相似的附圖標記表示相似的部件。
本公開的實施方式提供了能夠屏蔽在其中產生的電磁波的半導體封裝。
參照圖1A和圖1B，常規的倒裝晶片封裝100具有其中半導體晶片110已經通過凸塊140物理地電接合到基板120的結構。在此倒裝晶片封裝100中，基板120可以具有多層佈線結構，該多層佈線結構具有至少兩層絕緣層120-1以及形成在相應的絕緣層120-1上的佈線122、124和126。基板120具有頂表面120a，並且可以包括形成在頂表面120a上的外部信號線122、形成在其內的內部信號線124以及形成在底表面120b上的外部電極126。
外部信號線122可以從基板120的與半導體晶片110交疊的部分延伸到基板120的不與半導體晶片110交疊的部分。外部信號線122可以包括設置在與半導體晶片110交疊的一端處的接合指121。接合指121通過凸塊140與半導體晶片110的接合墊112電耦合。
在圖1A中，132代表第一阻焊劑，134代表第二阻焊劑，150代表密封構件。圖1A和圖1B還例示了將外部信號線122與外部電極126耦合的貫穿通孔V。
由於常規的倒裝晶片封裝沒有被屏蔽，因此在操作過程中產生的電磁波會影響外部裝置。更具體地，外部信號線的設置在基板120上的與半導體晶片110交疊的區域O/R外的部分因沒有屏蔽手段而被暴露。因此，電磁波可以從該部分輻射，從而影響外部裝置。此外，如上所述產生的電磁波會對外部裝置導致電磁干擾，因此成為故障或失效的成因。
本公開的實施方式提供了能夠屏蔽在其中產生的電磁波的半導體封裝。
參照圖2A至圖2C，根據實施方式的半導體封裝200可以包括半導體晶片210和基板220。半導體封裝200還可以包括凸塊240、密封構件250和外部耦合構件260。
半導體晶片210可以是記憶體晶片。半導體晶片210可以是邏輯晶片。半導體晶片210可以具有主動表面210a和與主動表面210a相對的背面210b。半導體晶片210可以包括佈置在主動表面210a中的接合墊212和接地接合墊212a。雖然未示出，但是接合墊212可以在主動表面210a的中心部分處佈置成例如兩列。
半導體晶片210可以包括形成在接合墊212和接地接合墊212a上的凸塊240。凸塊240可以是銅柱凸塊、焊料凸塊和上面已經堆疊有多種金屬的凸塊中的任一種。半導體晶片210可以設置在基板220的頂表面220a上方，使得主動表面210a面對基板220的頂表面220a。半導體 晶片210的接合墊212和基板220的接合指221可以通過凸塊240電耦合在一起。此外，半導體晶片210的接地接合墊212a和基板220的接地接合指221a還可以通過凸塊240電耦合在一起。
參照圖2B，半導體晶片210可以包括形成在主動表面210a中的接地金屬圖案214。接地金屬圖案214可以與接地接合墊212a耦合。接地金屬圖案214可以通過接地接合墊212a和凸塊240與設置在基板220中的第一接地圖案228電耦合。
基板220可以是印刷電路板。基板220可以具有矩形板形。基板220可以具有包括至少兩層佈線層的多層佈線結構。也就是說，基板220可以具有其中至少兩層絕緣層220-1和包括佈線222和224或接地圖案228、230和232的佈線層堆疊的多層佈線結構。在實施方式中，基板220包括四層佈線層(即，層1-4)。基板220可以具有頂表面220a和與頂表面220a相對的底表面220b。
基板220可以包括設置在頂表面220a上的接合指221和接地接合指221a。基板220可以包括形成在頂表面220a上的外部信號線222和第一接地圖案228。基板220可以包括內部信號線224以及形成在其中的第二接地圖案230和第三接地圖案232。基板220可以包括第一外部電極226a以及形成在底表面220b上的第二外部電極226b和第三外部電極226c。
基板220可以包括第一信號通孔SV1，第一信號通孔SV1形成在基板220中，使得外部信號線222和內部信號線224耦合在一起。基板220可以包括第二信號通孔SV2，第二信號通孔SV2形成在基板220中，使得內部信號線224和第一外部電極226a耦合在一起。基板220可以 包括第一接地通孔GV1，第一接地通孔GV1形成在基板220中，使得第一接地圖案228、第二接地圖案230和第三接地圖案232以及第二外部電極226b耦合在一起。基板220可以包括第二接地通孔GV2，第二接地通孔GV2形成在基板220中，使得第三接地圖案232和第三外部電極226c耦合在一起。
多個接合指221和接地接合指221a可以設置在基板220的頂表面220a上。接合指221中的每一個可以被設置成與半導體晶片210的接合墊212交疊。接地接合指221a中的每一個可以被設置成與半導體晶片210的接地接合墊212a交疊。如圖3A中所示，接合指221可以在基板220的頂表面220a的中心部分處佈置成兩列。接合指221可以通過凸塊240與半導體晶片210的接合墊212電耦合。接地接合指221a可以通過凸塊240與半導體晶片210的接地接合墊212a電耦合。
外部信號線222可以被設置成與半導體晶片210交疊。整個外部信號線222可以設置在其中半導體晶片210與基板220交疊的交疊區域O/R內。外部信號線222可以具有與接合指221接觸的第一一端222a和與第一一端222a相對的第一另一端222b。
參照圖2A和圖2B以及圖3A，多條外部信號線222可以形成在基板220的頂表面中。外部信號線222可以完全設置在交疊區域O/R內，使得外部信號線222與半導體晶片210交疊。外部信號線222可以在與交疊區域O/R內的接合指221接觸的同時朝向基板220的邊緣延伸。
第二接地圖案228可以形成在基板220的頂表面220a上。第一接地圖案228可以與接地接合指221a耦合。第一接地圖案228可以從 交疊區域O/R延伸到基板220的邊緣。第一接地圖案228可以設置在基板的除了外部信號線222和阻焊劑開口區域SOR之外的頂表面220a上。如圖2B中例示的，第一接地圖案228可以通過接地接合指221a、凸塊240和接地接合墊212a與接地金屬圖案214電耦合。接地金屬圖案214可以設置在半導體晶片210的主動表面210a上。第一接地圖案228可以通過第一接地通孔GV1與第二外部電極226b電耦合。第二外部電極226b可以設置在基板220的底表面220b上。
可以在基板220內形成第一接地通孔GV1。第一接地通孔GV1可以將第一接地圖案228、第二接地圖案230和第三接地圖案232與第二外部電極226b電耦合。因此，我們已經對用於這些元件的圖2B的基本線進行了修改。在基板220內可以存在多個第一接地通孔GV1。如圖3A中所示，多個第一接地通孔GV1可以圍繞基板的周邊佈置成環形狀或者在遠離基板的周邊的預定距離處佈置成環形狀。例如，在實施方式中，多個第一接地通孔GV1可以圍繞基板220的外邊界形成，以形成圍繞基板220的周邊的環形狀。在實施方式中，例如，多個第一接地通孔GV1可以被形成為圍繞遠離基板200的周邊的預定距離形成環形狀。第一接地通孔GV1可以被形成為從基板220的頂表面220a延伸到基板220的底表面220b。多個第一接地通孔GV1可以佈置成環形狀並且彼此分隔開，但是仍然基本上形成閉環形狀，如圖3A中例示的。在一些實施方式中，可以存在例如第一接地通孔GV1的一個或更多個環。例如，在實施方式中，可以存在位於基板200的周邊處的第一接地通孔GV1的第一環和位於遠離基板220的周邊的預定距離處的第一接地通孔GV1的第二環。第一接地通孔GV1可以按照 圍繞基板220的周邊或在遠離基板220的周邊的預定距離處形成部分環或多個部分環的方式佈置在基板220中。多個第一接地通孔GV1可以彼此分隔開，但是仍然沿著基板220的周邊或在遠離基板220的周邊的預定距離基本上形成部分環形狀或閉合曲線。用於形成環形狀、閉環形狀、部分環形狀或閉合曲線的多個第一接地通孔GV1可以彼此分隔開一定距離，使得可以仍然防止或最小化電磁波輻射到環形狀、閉合環形狀、部分環形狀或閉合曲線外部或者穿過環形狀、閉合環形狀、部分環形狀或閉合曲線並最終到基板220外部。另外，例如，圍繞基板220的周邊形成的多個環形狀、閉環形狀、部分環形狀或閉合曲線可以防止或最小化電磁波輻射到基板220的邊緣外部。因此，根據實施方式的半導體封裝能夠有效地減小對外部裝置的影響，因為它具有用於屏蔽從佈線層(即，外部信號線222和內部信號線224)產生的電磁波的結構(即，環形狀、閉環形狀、部分環形狀或閉合曲線)。然而，在查閱了你的意見之後，從圖3A的角度來看，我們相信我們現在理解了“閉合曲線”的含義。所以，我們修改了原始的第35段，以限定圖3A中例示的關於位於基板220的周邊處的第一接地通孔GV1的“環形狀”的內容。我們還考慮了當形成部分環形狀或閉合曲線來替代閉環形狀時環結構的變化。我們還考慮了位於周邊處和遠離周邊的多個環形狀和部分環形狀。我們還將環形狀或部分環形狀的第一接地通孔GV1之間的間隔限定為處於可以仍然防止或最小化電磁波輻射到環形狀或部分環形狀外並最終到基板220外部的距離。通過這樣做，我們不必說GV1彼此之間需要有多接近，因為它們的間距需要最小化或防止電磁波輻射到環形狀或部分環形狀外部並最終到基板220外部。結果，添加了新的從屬請求項17和18 以及10和11，以提供多個第一接地通孔及其定位。
內部信號線224可以設置在基板220中的具有外部信號線222的層下方的層中。基板具有多層佈線結構。在實施方式中，基板220包括四層佈線層，並且內部信號線224可以設置在設置有外部信號線的第一層下方的層(例如，第二層)中。內部信號線224可以包括第二一端224a和與第二一端224a相對的第二另一端224b。第二一端224a可以設置在交疊區域O/R內。第二一端224a可以設置成與外部信號線222的第一另一端222b交疊。內部信號線224可以與第一接地圖案228交疊。內部信號線224可以設置在交疊區域O/R中。內部信號線224可以設置在交疊區域O/R與第一接地圖案228交疊的區域中。內部信號線224可以被設置成與交疊區域O/R外的第一接地圖案228交疊。在實施方式中，例如，內部信號線224可以僅位於交疊區域O/R內且與第一接地圖案228交疊的任何區域外、交疊區域O/R外的區域中的與第一接地圖案228交疊的區域內、與第一接地圖案228與交疊區域O/R的交疊處且沒有其它地方交疊的區域內、或者與這些區域的任何組合交疊的區域或範圍內。在實施方式中，例如，內部信號線224可以僅位於交疊區域O/R內，使得內部信號線224中的任何部分都不延伸超出交疊區域O/R，並且內部信號線224中的任何部分都不通過第一接地圖案228交疊。在實施方式中，例如，內部信號線224可以僅位於與交疊區域O/R外的第一接地圖案228交疊的區域中。在實施方式中，例如，內部信號線224可以僅位於與交疊區域O/R和第一接地圖案228二者彼此交疊處且沒有其它地方交疊的區域內。在實施方式中，例如，內部信號線224可以僅位於交疊區域O/R內且位於交疊區域O/R內的與第一接 地圖案228交疊的任何區域外、交疊區域O/R外的與第一接地圖案228交疊的區域內、以及與交疊區域O/R和第一接地圖案228二者彼此交疊的地方交疊的區域內。在實施方式中，例如，內部信號線224可以僅位於與交疊區域O/R和第一接地圖案228二者彼此交疊的地方交疊的區域內、以及交疊區域O/R內的與第一接地圖案228交疊的任何區域外的交疊區域O/R內的區域內。在實施方式中，例如，內部信號線224可以僅位於與交疊區域O/R和第一接地圖案228二者彼此交疊的地方交疊的區域內、以及位於交疊區域O/R外的與第一接地圖案228交疊的區域內。
第一信號通孔SV1可以設置在外部信號線222的第一另一端222b和內部信號線224的第二一端224a之間。第一信號通孔SV1可以具有與外部信號線222的第一另一端222b接觸的頂表面，並且可以具有與內部信號線224的第二一端224a接觸的底表面。因此，外部信號線222和內部信號線224可以通過第一信號通孔SV1電耦合在一起。
多條內部信號線224可以被形成為使得它們分別對應於多條外部信號線222。內部信號線224可以被設置成從交疊區域O/R延伸到交疊區域O/R的外部。另選地，內部信號線224可以僅設置在交疊區域O/R內。
第二接地圖案230可以設置在基板220中。第二接地圖案230可以與內部信號線224設置在同一層中。在實施方式中，基板220包括四層佈線層。第二接地圖案230可以設置在與設置有內部信號線224的層相同的層(例如，第二層)中。
參照圖2A和圖2B以及圖3B，第二接地圖案230可以設置 在除了設置有內部信號線224的部分之外的剩餘部分中。
第三接地圖案232可以設置在基板220中。第三接地圖案232可以設置在具有內部信號線224的層下方的層中。第三接地圖案232可以設置在具有內部信號線224的層與具有第一外部電極226a、第二外部電極226b和第三外部電極226c的層之間的層中。在實施方式中，基板220包括四層佈線層。第三接地圖案232可以設置在第三層中。第二層可以包括內部信號線224，並且第四層可以包括第一外部電極226a、第二外部電極226b和第三外部電極226c。第三接地圖案232可以被設置成與內部信號線224交疊。
參照圖2A和圖2B以及圖3C，接地圖案232可以設置在除了設置有第一接地通孔GV1和第二信號通孔SV2的部分之外的剩餘部分中。
在圖3C中，SVH2代表其中形成第二信號通孔的孔。
第一外部電極226a、第二外部電極226b和第三外部電極226c可以設置在基板220的底表面220b上。第一外部電極226a可以與第二信號通孔SV2電耦合。第二外部電極226b可以與第一接地通孔GV1電耦合。因此，設置在基板220的頂表面220a上的第一接地圖案228和設置在基板220的底表面220b上的第二外部電極226b可以通過第一接地通孔GV1電耦合在一起。第三外部電極226c可以與第二接地通孔GV2電耦合。
第二信號通孔SV2可以被形成為耦合基板220內的第一外部電極226a和內部信號線224的第二另一端224b。第二信號通孔SV2可以與內部信號線224的第二另一端224b交疊。第二信號通孔SV2可以設置 在沒有與半導體晶片210交疊的位置處，即，交疊區域O/R外部。第二信號通孔SV2可以具有與內部信號線224的第二另一端224b耦合的頂表面和與第一外部電極226a耦合的底表面。因此，內部信號線224和第一外部電極226a可以通過第二信號通孔SV2電耦合在一起。
第二接地通孔GV2可以被形成為耦合基板220內的第三接地圖案232和第三外部電極226c。第二接地通孔GV2可以具有與第三接地圖案232耦合的頂表面和與第三外部電極226c耦合的底表面。因此，第三接地圖案232可以通過第二接地通孔GV2與第三外部電極226c電耦合。
基板220還可以包括第一阻焊劑234a，第一阻焊劑234a被形成為使基板220的頂表面220a上的接合指221暴露。基板220還可以包括第二阻焊劑234b，第二阻焊劑234b被形成為使基板220的底表面220b上的第一外部電極226a、第二外部電極226b和第三外部電極226c暴露。
密封構件250可以被形成為保護半導體晶片210免受外部的影響。密封構件250可以被形成為覆蓋基板220的包括第一阻焊劑234a的頂表面220a上方的半導體晶片210。密封構件250可以被形成為填充半導體晶片210和基板220之間的間隔。密封構件250可以由環氧樹脂模製化合物製成。
在其它實施方式中，可以用底部填充材料來填充半導體晶片210和基板220之間的間隔。
外部耦合構件260可以是用於將根據實施方式的半導體封裝200安裝在外部電路上的裝置。外部耦合構件260可以形成在從基板220的底表面220b中的第二阻焊劑234暴露的第一外部電極226a、第二外部電 極226b和第三外部電極226c中的每一個上。外部耦合構件260可以包括焊料球。外部耦合構件260可以包括導電引腳或導電膏。
根據實施方式的半導體封裝具有其中設置在基板的頂表面上的所有外部信號線與半導體晶片交疊的結構。根據實施方式的半導體封裝具有其中內部信號線被半導體晶片和第一接地圖案至第三接地圖案包圍的結構。根據實施方式的半導體封裝具有其中基板的第一接地圖案與半導體晶片的接地金屬圖案電耦合的結構。
因此，當根據實施方式的半導體封裝操作時，從外部信號線輻射到基板的上側的電磁波不會輻射到封裝的外部，因為它們通過被半導體的接地金屬圖案反射和繞射而發生散射。此外，從內部信號線輻射到基板的上側和下側的電磁波不會輻射到封裝的外部，因為它們被半導體晶片和第一接地圖案至第三接地圖案屏蔽。
因此，根據實施方式的半導體封裝能夠有效地減小對外部裝置的影響，因為它具有用於屏蔽從佈線層(即，外部信號線和內部信號線)輻射的電磁波的結構。
參照圖4A和圖4B，根據實施方式的半導體封裝400可以包括半導體晶片410、基板420、凸塊440、密封構件450和外部耦合構件460。
半導體晶片410可以是記憶體晶片或邏輯晶片。半導體晶片410可以包括主動表面410a和背面410b。半導體晶片410可以包括佈置在主動表面410a中的接合墊412。半導體晶片410可以包括形成在接合墊412上的凸塊440。凸塊440可以是銅柱凸塊、焊料凸塊和上面已經堆疊有多種 金屬的凸塊中的任一種。半導體晶片410可以設置在基板420的頂表面420a上方，使得半導體晶片410的主動表面410a面對基板420的頂表面420a。半導體晶片410的接合墊412和基板420的接合指421可以通過凸塊440電耦合在一起。
半導體晶片410可以包括佈置在主動表面410a上的接地接合墊412a。半導體晶片410可以包括形成在主動表面410a中並且與接地接合墊412a耦合的接地金屬圖案414。接地接合墊412a可以通過凸塊440與基板420的接地接合指421a電耦合。
基板420可以是印刷電路板。基板420可以基本上具有矩形板形狀。基板420可以包括頂表面420a和與頂表面420a相對的底表面420b。
基板420可以具有設置在頂表面420a上的接合指421，使得接合指421與半導體晶片410的接合墊412交疊。基板420可以包括接地接合指421a，接地接合指421a被設置成與半導體晶片410的接地接合墊412a交疊。基板420可以包括設置在頂表面420a上的外部信號線422和接地圖案428。基板420可以包括設置在底表面420b上的第一外部電極426a和第二外部電極426b。基板420可以包括信號通孔SV，信號通孔SV形成在基板420中，使得外部信號線422和第一外部電極426a耦合在一起。基板420可以包括接地通孔GV，接地通孔GV形成在基板420中，使得接地圖案428和第二外部電極426b耦合在一起。
多個接合指421和接地接合指421a可以設置在基板420的頂表面420a上。接合指421中的每一個可以與半導體晶片410的接合墊412交疊。接地接合指421a中的每一個可以與半導體晶片410的接地接合墊 412a交疊。接合指421和接地接合指421a可以設置在其中半導體晶片410與基板420交疊的交疊區域O/R內。接合指421可以通過凸塊440與半導體晶片410的接合墊412電耦合。接地接合指421a可以通過凸塊440與半導體晶片410的接地接合墊412a電耦合。
多個外部信號線422可以設置在基板420的頂表面420a上。外部信號線422可以被設置成與半導體晶片410交疊。整個外部信號線422可以設置在交疊區域O/R內。外部信號線422可以包括與接合指421接觸的一端422a和與所述一端422a相對的另一端422b。外部信號線422可以在與交疊區域O/R中的接合指421接觸的同時朝向基板420的邊緣延伸。
接地圖案428可以形成在基板420的頂表面420a上。接地圖案428可以被設置成從交疊區域O/R延伸到基板420的邊緣。接地圖案428可以設置在基板420的除了外部信號線422和阻焊劑開口區域SOR之外的頂表面420a上。接地圖案428可以與接地接合指421a耦合。接地圖案428可以通過接地接合指421a、凸塊440和接地接合墊412a與半導體晶片410的接地金屬圖案414電耦合。接地圖案428可以通過接地通孔GV與第二外部電極426b電耦合。第二外部電極426b可以設置在基板420的底表面420b上。
第一外部電極426a和第二外部電極426b可以設置在基板420的底表面420b上。第一外部電極426a可以通過信號通孔SV與外部信號線422電耦合。第二外部電極426b可以通過接地通孔GV與接地圖案428電耦合。
信號通孔SV可以被設置成與外部信號線422的另一端422b交疊。信號通孔SV可以具有與外部信號線422的另一端422b耦合的頂表面和與第一外部電極426a耦合的底表面。因此，外部信號線422和第一外部電極426a可以通過信號通孔SV電耦合在一起。信號通孔SV可以設置在交疊區域O/R內。
可以在基板420內形成接地通孔GV。接地通孔GV可以將設置在基板420的頂表面420a上的接地圖案428和設置在基板420的底表面420b上的第二外部電極426b電耦合。可以在基板420內存在多個接地通孔GV。多個接地通孔GV可以圍繞基板的周邊佈置成環形狀或者在遠離基板的周邊的預定距離處佈置成環形狀。例如，在實施方式中，多個接地通孔GV可以圍繞基板420的外邊界形成，以形成圍繞基板420的周邊的環形狀。在實施方式中，例如，多個接地通孔GV可以被形成為圍繞遠離基板400的周邊的預定距離形成環形狀。接地通孔GV可以具有與設置在基板420的頂表面420a上的接地圖案428耦合的頂表面和與設置在基板420的底表面420b上的第二外部電極426b耦合的底表面。因此，接地圖案428和第二外部電極426b可以通過接地通孔GV電耦合在一起。
基板420還可以包括第一阻焊劑434a，第一阻焊劑434a被形成為使頂表面420a上的接合指421和接地接合指421a暴露。基板420還可以包括第二阻焊劑434b，第二阻焊劑434b被形成為使底表面420b上的第一外部電極426a和第二外部電極426b暴露。
密封構件450可以被形成為保護半導體晶片410免受外部的影響。密封構件450可以被形成為覆蓋基板420的包括第一阻焊劑434a的 頂表面420a上方的半導體晶片410。密封構件450可以被形成為填充半導體晶片410和基板420之間的間隔。密封構件450可以由環氧樹脂模製化合物製成。
外部耦合構件460可以形成在從基板420的底表面420b上的第二阻焊劑434b暴露的第一外部電極426a和第二外部電極426b中的每一個上。外部耦合構件460可以包括焊料球。外部耦合構件460可以包括導電引腳或導電膏。
根據實施方式的半導體封裝可以具有其中外部信號線與半導體晶片交疊並且接地圖案形成在基板的頂表面上的結構。根據實施方式的半導體封裝可以具有其中基板的接地圖案與半導體晶片的接地金屬圖案電耦合的結構。因此，當根據實施方式的半導體封裝操作時，從外部信號線產生的至基板的上側的電磁波不會輻射到封裝的外部，因為它們通過被半導體晶片的接地金屬圖案繞射而發生散射。此外，外部信號線所產生的電磁波不會被輻射到封裝外部，因為它們被基板的接地圖案屏蔽。因此，半導體封裝內產生的電磁波由於它們被屏蔽而不會妨礙外部裝置的功能。
根據上述各種實施方式的半導體封裝可應用於各種類型的電子系統和記憶卡。
參照圖5，電子系統500可包括根據上述各種實施方式的半導體封裝。電子系統500可包括控制器510、輸入和輸出(輸入/輸出)單元520和記憶體裝置530。控制器510、輸入/輸出單元520和記憶體裝置530可通過提供資料移動路徑的匯流排550彼此耦合。
例如，控制器510可以包括微處理器、數位訊號處理器、微 控制器和能夠執行與這些元件類似的功能的邏輯器件中的至少任一個。控制器510和記憶體裝置530可以包括根據上述各種實施方式的半導體封裝。輸入/輸出單元520可以包括從小鍵盤、鍵盤、顯示裝置等當中選擇的任一個。
記憶體裝置530可存儲將由控制器510執行的資料和/或命令。記憶體裝置530可包括諸如DRAM這樣的揮發性記憶體裝置和/或諸如快閃記憶體這樣的非揮發性記憶體裝置。例如，可將快閃記憶體安裝於諸如移動終端和桌上型電腦這樣的資訊處理系統。此快閃記憶體可由SSD(固態硬碟)配置。在這種情況下，電子系統500可將大量資料穩定地存儲在快閃記憶體系統中。
此電子系統500還可包括用於將資料發送到通信網路或者從通信網路接收資料的介面540。介面540可以是有線或無線類型。例如，介面540可包括天線或有線/無線收發器。
儘管未示出，然而電子系統500還可包括應用晶片組、相機影像處理器(CIP)等。
電子系統500可被實現為移動系統、個人電腦、用於工業用途的電腦或者執行各種功能的邏輯系統。例如，移動系統可以是個人數位助理(PDA)、可攜式電腦、網路平板、行動電話、智慧型手機、無線電話、膝上型電腦、記憶卡、數位音樂系統和資訊發送/接收系統當中的任一個。
在電子系統500是能夠執行無線通訊的設備的情況下，電子系統500可以用於諸如CDMA(分碼多重存取)、GSM(全球移動通信系統)、NADC(北美數位行動電話)、E-TDMA(強化分時多重存取)、WCDMA (寬頻分碼多重存取)、CDMA2000、LTE(長期演進技術)和Wibro(無線寬頻網際網路)這樣的通信系統。
參照圖6，記憶卡可以包括根據上述各種實施方式的半導體封裝。例如，記憶卡600可包括諸如非揮發性記憶體裝置這樣的記憶體610和620。記憶體610和記憶體控制器620可存儲資料或讀取所存儲的資料。記記憶體控制器憶體610可以包括應用根據上述各種實施方式的半導體封裝的非揮發性記憶體件當中的至少任一個。回應於來自主機630的讀和寫(讀/寫)請求，記憶體控制器620可以控制記憶體610讀取所存儲的資料或存儲資料。
雖然已經出於例示性目的描述了各種實施方式，但是對於本領域的技術人員將顯而易見的是，可以在不脫離所附的請求項限定的本公開的精神和範圍的情況下進行各種改變和修改。
200‧‧‧半導體封裝
210‧‧‧半導體晶片
210a‧‧‧主動表面
210b‧‧‧背面
212‧‧‧接合墊
220‧‧‧基板
220-1‧‧‧絕緣層
220a‧‧‧頂表面
220b‧‧‧底表面
221‧‧‧接合指
222‧‧‧外部信號線
222a‧‧‧第一一端
222b‧‧‧第一另一端
224‧‧‧內部信號線
224a‧‧‧第二一端
224b‧‧‧第二另一端
226a‧‧‧第一外部電極
226b‧‧‧第二外部電極
226c‧‧‧第三外部電極
228‧‧‧第一接地圖案
230‧‧‧第二接地圖案
232‧‧‧第三接地圖案
234a‧‧‧第一阻焊劑
234b‧‧‧第二阻焊劑
240‧‧‧凸塊
250‧‧‧密封構件
260‧‧‧外部耦合構件

Claims (24)

  1. 一種半導體封裝，所述半導體封裝包括：基板，該基板具有設置在所述基板的頂表面上方的接合指；以及半導體晶片，所述半導體晶片按照使得所述半導體晶片的主動表面面對所述基板的所述頂表面的方式安裝在所述基板的所述頂表面上方，其中，所述半導體晶片包括設置在所述主動表面上方並且與所述接合指電耦合的接合墊，所述基板包括：外部信號線，所述外部信號線設置在所述基板的所述頂表面上方並且具有與所述接合指耦合的第一一端；第一接地圖案，所述第一接地圖案設置在所述基板的所述頂表面上方並且從所述半導體晶片與所述基板交疊的交疊區域延伸到所述基板的邊緣；以及內部信號線，所述內部信號線形成在所述基板內並且與所述外部信號線電耦合，所述接合指被設置成與所述半導體晶片交疊，所述內部信號線從所述交疊區域延伸到所述交疊區域的外部，並且所述第一接地圖案被設置成與延伸到所述交疊區域外部的所述內部信號線交疊。
  2. 根據請求項1的半導體封裝，其中，所述基板包括與所述第一接地圖案電耦合的接地接合指，並且所述半導體晶片包括： 接地接合墊，所述接地接合墊設置在所述主動表面上；接地金屬圖案，所述接地金屬圖案設置在所述主動表面上並且與所述接地接合墊耦合；以及凸塊，所述凸塊按照將所述接合墊和所述接合指電耦合並且將所述接地接合墊和所述接地接合指電耦合的方式設置在所述接合墊和所述接地接合墊上方。
  3. 根據請求項1的半導體封裝，其中，所述基板包括具有至少兩層佈線層的多層佈線結構。
  4. 根據請求項1的半導體封裝，其中，所述基板還包括：第一阻焊劑，所述第一阻焊劑按照使所述接合指和接地接合指暴露的方式形成在所述基板的所述頂表面上方；第一外部電極、第二外部電極和第三外部電極，所述第一外部電極、所述第二外部電極和所述第三外部電極設置在所述基板的底表面上方；以及第二阻焊劑，所述第二阻焊劑按照使所述第一外部電極、所述第二外部電極和所述第三外部電極暴露的方式形成在所述基板的所述底表面上方。
  5. 根據請求項4的半導體封裝，其中，所述外部信號線包括第一一端和與所述第一一端相對的第一另一端，所述內部信號線包括第二一端和與所述第二一端相對的第二另一端，並且所述基板包括： 第一信號通孔，所述第一信號通孔按照與所述半導體晶片交疊並且將所述第一另一端和所述第二一端耦合的方式形成在所述基板內，以及第二信號通孔，所述第二信號通孔按照將所述第二另一端和所述第一外部電極耦合的方式形成在所述基板內。
  6. 根據請求項5的半導體封裝，其中，所述第二信號通孔設置在所述交疊區域的外部。
  7. 根據請求項1的半導體封裝，其中，整個所述外部信號線與所述半導體晶片交疊。
  8. 根據請求項1的半導體封裝，其中，所述內部信號線的位於所述交疊區域外的部分僅設置在與第一接地圖案交疊的區域中。
  9. 根據請求項5的半導體封裝，其中，所述基板包括：第二接地圖案，所述第二接地圖案設置在所述基板內的與所述內部信號線的層相同的層中；第三接地圖案，所述第三接地圖案設置在所述基板內的設置有所述內部信號線的層與設置有所述第一外部電極至所述第三外部電極的層之間的層中，所述第三接地圖案與所述內部信號線交疊；第一接地通孔，所述第一接地通孔按照將所述第一接地圖案、所述第二接地圖案、所述第三接地圖案和所述第二外部電極耦合的方式形成在所述基板內；以及第二接地通孔，所述第二接地通孔按照將所述第三接地圖案和所述第三外部電極耦合的方式形成在所述基板內。
  10. 根據請求項9的半導體封裝，其中，存在多個所述第一接地通孔， 所述多個第一接地通孔被配置為使從所述外部信號線和所述內部信號線產生的電磁波輻射到所述基板外部的量最小化。
  11. 根據請求項10的半導體封裝，其中，所述多個第一接地通孔位於所述基板的周邊處。
  12. 根據請求項4的半導體封裝，所述半導體封裝還包括：密封構件，所述密封構件按照覆蓋所述半導體晶片的方式形成在包括所述第一阻焊劑的所述基板的所述頂表面上方；以及外部耦合構件，所述外部耦合構件形成在所述第一外部電極、所述第二外部電極和所述第三外部電極上方。
  13. 一種半導體封裝，所述半導體封裝包括：基板，所述基板具有形成在所述基板的頂表面上方的接合指、外部信號線、接地接合指和第一接地圖案，具有與所述外部信號線電耦合並且設置在所述基板內的內部信號線，並且具有設置在所述基板的底表面上方的第一外部電極、第二外部電極和第三外部電極，所述接合指和所述外部信號線耦合在一起並且所述接地接合指和所述第一接地圖案耦合在一起；以及半導體晶片，所述半導體晶片具有按照面對所述基板的所述頂表面的方式安裝在所述基板的所述頂表面上方的主動表面、設置在所述主動表面上方的與所述接合指電耦合的接合墊、設置在所述主動表面上方的與所述接地接合指電耦合的接地接合墊、以及設置在所述主動表面上方的與所述接地接合墊耦合的接地金屬圖案，其中，所述接合指和所述接地接合指被設置成與所述半導體晶片交疊， 所述外部信號線具有與所述接合指耦合的第一一端，並且被設置成使得整個所述外部信號線與所述半導體晶片交疊，所述內部信號線設置在所述半導體晶片與所述基板交疊的交疊區域中以及所述交疊區域的外部，並且所述第一接地圖案被設置成與設置在所述交疊區域外部的所述內部信號線交疊。
  14. 根據請求項13的半導體封裝，其中，所述半導體晶片包括凸塊，所述凸塊按照將所述接合墊和所述接合指電耦合並且將所述接地接合墊和所述接地接合指電耦合的方式設置在所述接合墊和所述接地接合墊上方。
  15. 根據請求項13的半導體封裝，其中，所述內部信號線僅被設置在所述交疊區域中，或者被設置成從所述交疊區域延伸到所述交疊區域的外部，並且所述第一接地圖案從所述交疊區域延伸到所述基板的邊緣。
  16. 根據請求項13的半導體封裝，其中，所述外部信號線包括第一一端和與所述第一一端相對的第一另一端，所述內部信號線包括第二一端和與所述第二一端相對的第二另一端，並且所述基板還包括：第二接地圖案，所述第二接地圖案設置在所述基板內的與所述內部信號線的層相同的層中；第三接地圖案，所述第三接地圖案設置在所述基板內的設置有所述內部信號線的層與設置有所述第一外部電極、所述第二外部電極和所述第三 外部電極的層之間的層中，所述第三接地圖案與所述內部信號線交疊；第一信號通孔，所述第一信號通孔被形成為在所述基板內與所述半導體晶片交疊並且將所述第一另一端和所述第二一端耦合；第二信號通孔，所述第二信號通孔按照將所述第二另一端和所述第一外部電極耦合的方式形成在所述基板內；第一接地通孔，所述第一接地通孔按照將所述第一接地圖案至所述第三接地圖案和所述第二外部電極耦合的方式形成在所述基板內；以及第二接地通孔，所述第二接地通孔按照將所述第三接地圖案和所述第三外部電極耦合的方式形成在所述基板內。
  17. 根據請求項16的半導體封裝，其中，存在多個所述第一接地通孔，所述多個第一接地通孔被配置為使從所述外部信號線和所述內部信號線產生的電磁波輻射到所述基板外部的量最小化。
  18. 根據請求項17的半導體封裝，其中，所述多個第一接地通孔位於所述基板的周邊處。
  19. 根據請求項16的半導體封裝，其中，所述第二信號通孔設置在所述交疊區域的外部。
  20. 根據請求項16的半導體封裝，所述半導體封裝還包括：第一阻焊劑，所述第一阻焊劑按照使所述接合指和所述接地接合指暴露的方式形成在所述基板的所述頂表面上方；第二阻焊劑，所述第二阻焊劑按照使所述第一外部電極、所述第二外部電極和所述第三外部電極暴露的方式形成在所述基板的所述底表面上方； 密封構件，所述密封構件按照覆蓋所述半導體晶片的方式形成在包括所述第一阻焊劑的所述基板的所述頂表面上方；以及外部耦合構件，所述外部耦合構件形成在所述第一外部電極、所述第二外部電極和所述第三外部電極上方。
  21. 一種半導體封裝，所述半導體封裝包括：基板，所述基板具有設置在所述基板的頂表面上方的接合指和接地接合指；以及半導體晶片，所述半導體晶片按照使得所述半導體晶片的主動表面面對所述基板的所述頂表面的方式安裝在所述基板的所述頂表面上方，其中，所述半導體晶片包括：接合墊，所述接合墊設置在所述主動表面上方並且與所述接合指電耦合，接地接合墊，所述接地接合墊與所述接地接合指電耦合，以及接地金屬圖案，所述接地金屬圖案與所述接地接合墊耦合，所述基板包括：外部信號線，所述外部信號線設置在所述基板的所述頂表面上方並且具有與所述接合指耦合的一端；接地圖案，所述接地圖案設置在所述基板的所述頂表面上方，從所述半導體晶片與所述基板交疊的交疊區域延伸到所述基板的邊緣，並且與所述接地接合指耦合；信號通孔，所述信號通孔形成在所述基板內並且與所述外部信號線電耦合；以及 接地通孔，所述接地通孔形成在所述基板內並且與所述接地圖案電耦合；以及第一外部電極，所述第一外部電極設置在所述基板的底表面上方並且與所述信號通孔電耦合；以及第二外部電極，所述第二外部電極設置在所述基板的底表面上方並且與所述接地通孔電耦合，以及所述接合指被設置成與所述半導體晶片交疊。
  22. 根據請求項21的半導體封裝，其中，所述半導體晶片包括凸塊，所述凸塊按照將所述接合墊和所述接合指耦合並且將所述接地接合墊和所述接地接合指耦合的方式形成在所述接合墊和所述接地接合墊上方。
  23. 根據請求項22的半導體封裝，其中，整個所述外部信號線與所述半導體晶片交疊。
  24. 根據請求項22的半導體封裝，所述半導體封裝還包括：第一阻焊劑，所述第一阻焊劑按照使所述接合指和所述接地接合指暴露的方式形成在所述基板的所述頂表面上方；第二阻焊劑，所述第二阻焊劑按照使所述第一外部電極和所述第二外部電極暴露的方式形成在所述基板的所述底表面上方；密封構件，所述密封構件按照覆蓋所述半導體晶片的方式形成在包括所述第一阻焊劑的所述基板的所述頂表面上方；以及外部耦合構件，所述外部耦合構件形成在所述第一外部電極和所述第二外部電極上方。
TW107100647A 2017-02-24 2018-01-08 具有電磁干擾屏蔽或電磁波散射結構的半導體封裝 TWI725277B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170024540A KR102639101B1 (ko) 2017-02-24 2017-02-24 전자기간섭 차폐 구조를 갖는 반도체 패키지
KR10-2017-0024540 2017-02-24
??10-2017-0024540 2017-02-24

Publications (2)

Publication Number Publication Date
TW201832331A TW201832331A (zh) 2018-09-01
TWI725277B true TWI725277B (zh) 2021-04-21

Family

ID=63247004

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100647A TWI725277B (zh) 2017-02-24 2018-01-08 具有電磁干擾屏蔽或電磁波散射結構的半導體封裝

Country Status (4)

Country Link
US (2) US10157858B2 (zh)
KR (1) KR102639101B1 (zh)
CN (1) CN108511421B (zh)
TW (1) TWI725277B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102647423B1 (ko) * 2019-03-04 2024-03-14 에스케이하이닉스 주식회사 와이어 본딩 연결 구조를 가지는 반도체 패키지 및 이를 포함하는 반도체 패키지 구조물
US10777525B1 (en) * 2019-03-27 2020-09-15 Himax Technologies Limited Filp chip package
CN113113366A (zh) * 2021-04-14 2021-07-13 苏州震坤科技有限公司 半导体覆晶封装结构及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004006331A1 (ja) * 2002-07-03 2004-01-15 Sony Corporation 多層配線回路モジュール及びその製造方法
WO2010133767A1 (en) * 2009-05-19 2010-11-25 Imbera Electronics Oy Manufacturing method and electronic module with new routing possibilites
TW201530734A (zh) * 2014-01-22 2015-08-01 Mediatek Inc 半導體封裝
TW201539590A (zh) * 2014-03-13 2015-10-16 Stats Chippac Ltd 半導體裝置及形成微機電系統封裝的方法
US20160233190A1 (en) * 2011-10-03 2016-08-11 International Business Machines Corporation Silicon Interposer Sndwich Structure for ESD, EMI, and EMC Shielding and Protection

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0134648B1 (ko) * 1994-06-09 1998-04-20 김광호 노이즈가 적은 적층 멀티칩 패키지
US6323065B1 (en) * 1997-05-07 2001-11-27 Signetics Methods for manufacturing ball grid array assembly semiconductor packages
JP3063846B2 (ja) * 1998-04-28 2000-07-12 日本電気株式会社 半導体装置
JP4211210B2 (ja) * 2000-09-08 2009-01-21 日本電気株式会社 コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
US6948943B2 (en) * 2002-03-06 2005-09-27 Intel Corporation Shunting arrangements to reduce high currents in grid array connectors
WO2005093828A1 (ja) * 2004-03-26 2005-10-06 Mitsubishi Denki Kabushiki Kaisha 高周波パッケージ、送受信モジュールおよび無線装置
US7504710B2 (en) * 2004-06-28 2009-03-17 Mitsubishi Electric Corporation Multilayer dielectric substrate and semiconductor package
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP4906047B2 (ja) * 2005-11-28 2012-03-28 ルネサスエレクトロニクス株式会社 半導体装置
KR100782483B1 (ko) * 2006-01-19 2007-12-05 삼성전자주식회사 내부단자 배선을 갖는 패키지 보드 및 이를 채택하는반도체 패키지
KR100691632B1 (ko) * 2006-05-16 2007-03-12 삼성전기주식회사 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
JP2007311499A (ja) * 2006-05-17 2007-11-29 Nec Electronics Corp 半導体装置
EP2333828B1 (en) * 2008-09-05 2019-11-20 Mitsubishi Electric Corporation High-frequency circuit package, and sensor module
JP2010093109A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
CN102104033A (zh) * 2009-12-18 2011-06-22 中国科学院微电子研究所 三维混合信号芯片堆叠封装体及其制备方法
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8835226B2 (en) * 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US8653646B2 (en) * 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
CN103094256B (zh) * 2011-11-08 2015-12-02 华进半导体封装先导技术研发中心有限公司 一种封装系统
JP5944149B2 (ja) * 2011-12-05 2016-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20130105151A (ko) * 2012-03-16 2013-09-25 (주) 나온텍 전자파 차폐 기능을 가지는 ＳｉＰ 모듈
US20130319731A1 (en) 2012-05-30 2013-12-05 Sts Semiconductor & Telecommunications Co., Ltd. Printed circuit board of semiconductor package for decreasing noise by electromagnetic interference
TW201351599A (zh) * 2012-06-04 2013-12-16 矽品精密工業股份有限公司 半導體封裝件及其製法
US9419667B2 (en) * 2013-04-16 2016-08-16 Skyworks Solutions, Inc. Apparatus and methods related to conformal coating implemented with surface mount devices
US9807890B2 (en) * 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
CN103400825B (zh) * 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
US9826630B2 (en) * 2014-09-04 2017-11-21 Nxp Usa, Inc. Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
KR20170019023A (ko) * 2015-08-10 2017-02-21 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조 방법
KR102522322B1 (ko) * 2016-03-24 2023-04-19 삼성전자주식회사 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004006331A1 (ja) * 2002-07-03 2004-01-15 Sony Corporation 多層配線回路モジュール及びその製造方法
WO2010133767A1 (en) * 2009-05-19 2010-11-25 Imbera Electronics Oy Manufacturing method and electronic module with new routing possibilites
US20160233190A1 (en) * 2011-10-03 2016-08-11 International Business Machines Corporation Silicon Interposer Sndwich Structure for ESD, EMI, and EMC Shielding and Protection
TW201530734A (zh) * 2014-01-22 2015-08-01 Mediatek Inc 半導體封裝
TW201539590A (zh) * 2014-03-13 2015-10-16 Stats Chippac Ltd 半導體裝置及形成微機電系統封裝的方法

Also Published As

Publication number Publication date
US20180247897A1 (en) 2018-08-30
CN108511421B (zh) 2021-04-13
US20190081009A1 (en) 2019-03-14
US10615129B2 (en) 2020-04-07
KR102639101B1 (ko) 2024-02-22
CN108511421A (zh) 2018-09-07
TW201832331A (zh) 2018-09-01
US10157858B2 (en) 2018-12-18
KR20180097852A (ko) 2018-09-03

Similar Documents

Publication Publication Date Title
US9583430B2 (en) Package-on-package device
US9985002B2 (en) Thin stack packages
US20160329285A1 (en) Semiconductor packages having semiconductor chips disposed in opening in shielding core plate
US8921993B2 (en) Semiconductor package having EMI shielding function and heat dissipation function
US20160056127A1 (en) Semiconductor package
TWI725277B (zh) 具有電磁干擾屏蔽或電磁波散射結構的半導體封裝
US9275968B2 (en) Flip chip packages having chip fixing structures, electronic systems including the same, and memory cards including the same
US9536861B2 (en) Semiconductor package including a plurality of stacked chips
TW202111913A (zh) 包括電磁干擾屏蔽層的半導體封裝件
US20040130023A1 (en) Semiconductor integrated circuit device
US9659909B2 (en) Semiconductor packages including flexible wing interconnection substrate
CN110931469B (zh) 包括层叠的半导体晶片的层叠封装
US20220328412A1 (en) Semiconductor packages
TWI833847B (zh) 包含堆疊半導體晶片的半導體封裝件
TWI670806B (zh) 包含平面堆疊半導體晶片的半導體封裝
US20150155216A1 (en) Semiconductor chip and method of forming the same
TWI842777B (zh) 包含支撐基板的堆疊封裝件
KR20140130921A (ko) 반도체 패키지 및 그 제조 방법
TWI628751B (zh) 具有懸伸部分的半導體封裝
TW202101710A (zh) 包含支撐基板的堆疊封裝件
KR20200113581A (ko) 반도체 패키지