JP5029727B2 - 半導体装置及びマイクロフォン - Google Patents

半導体装置及びマイクロフォン Download PDF

Info

Publication number
JP5029727B2
JP5029727B2 JP2010125527A JP2010125527A JP5029727B2 JP 5029727 B2 JP5029727 B2 JP 5029727B2 JP 2010125527 A JP2010125527 A JP 2010125527A JP 2010125527 A JP2010125527 A JP 2010125527A JP 5029727 B2 JP5029727 B2 JP 5029727B2
Authority
JP
Japan
Prior art keywords
microphone
substrate
semiconductor device
cover
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010125527A
Other languages
English (en)
Other versions
JP2011254192A (ja
Inventor
直人 鞍谷
智史 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP2010125527A priority Critical patent/JP5029727B2/ja
Priority to KR1020110036057A priority patent/KR101206590B1/ko
Priority to EP11166777.0A priority patent/EP2393307B1/en
Priority to US13/115,582 priority patent/US20110293128A1/en
Priority to CN2011101366416A priority patent/CN102275861A/zh
Publication of JP2011254192A publication Critical patent/JP2011254192A/ja
Application granted granted Critical
Publication of JP5029727B2 publication Critical patent/JP5029727B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Acoustics & Sound (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Details Of Audible-Bandwidth Transducers (AREA)
  • Pressure Sensors (AREA)

Description

本発明は半導体装置及びマイクロフォンに関し、具体的には、半導体素子をパッケージ内に納めた半導体装置に関するものである。また、マイクチップ（音響センサ）をパッケージ内に納めたマイクロフォンに関するものである。
電子機器、特に携帯用機器では機器の小型化が求められており、そのためには小さな回路基板に部品を高密度実装する必要がある。そして、部品の高密度実装を可能にするためには、部品の実装時占有面積（以下、実装面積という。）を小さくすることが要求される。しかし、ＭＥＭＳマイクロフォンの場合、マイクチップと回路素子がパッケージ内に実装されているが、従来のマイクロフォンではマイクチップと回路素子はパッケージの基板あるいはカバーの同一面上に並べて設置されている。そのため、マイクロフォンの実装面積を小さくするのに制限があり、実装面積を小さくすることが困難であった。
そこで、本発明の発明者らは、パッケージ内でマイクチップと回路素子を上下に配置することによってパッケージの底面積を小さくし、マイクロフォンの実装面積を小さくすることを着想した。
従来の文献を調査したところ、マイクチップと回路素子を上下に配置したものとして、特許文献１に開示されたマイクロフォンが存在した。特許文献１のマイクロフォンでは、パッケージを構成する基板とカバーのうち、基板の上面に回路素子を実装し、カバーの天面にマイクチップを実装している。
しかし、特許文献１に開示されたマイクロフォンでは、基板の上面に回路素子とシールド用メタルを並べて配置し、シールド用メタルの直上に位置するようにしてカバーの天面にマイクチップを配置している。そのため、マイクロフォンを垂直上方から見たとき、マイクチップと回路素子は重なり合っていない。このように特許文献１のマイクロフォンでは、回路素子とマイクチップを上下に配置しているものの、実装面積を小さくすることを目的としておらず、また実装面積を小さくするような構造にはなっていない。
また、回路素子とマイクチップをパッケージの内部で接続する必要があるが、回路素子を基板に実装し、マイクチップをカバーに実装した場合には、その接続方法が問題となる。たとえば、基板に実装された回路素子とカバーに実装されたマイクチップとをボンディングワイヤでつないだ後、基板にカバーを重ね合わせたのでは、ボンディングワイヤによって回路が短絡するおそれがある。しかし、特許文献１には、回路素子とマイクチップを接続するための配線方法については開示されていない。
同様な配線方法の問題は、回路素子とマイクチップをいずれもカバーに設けた場合にも生じる。回路素子を基板に設け、マイクチップをカバーに設けた場合には、回路素子とマイクチップとの接続方法が問題となるが、回路素子とマイクチップをカバーに設けた場合には、回路素子と基板との接続方法が問題となる。
カバーに設けられた回路素子と基板の接続方法に関しては、特許文献２−４に開示されている。特許文献２では、カバーの天面に回路素子とマイクチップを並べて実装し、パッケージ内のはんだボールを介して回路素子と基板を接続している。しかし、このような方法では、はんだボールでの配線が複雑となり、またはんだボールの位置ずれなどによって接続不良が発生するおそれがあり、マイクロフォンの歩留まりが低下する問題がある。
また、特許文献３のマイクロフォンでは、カバーの天面に回路素子とマイクチップを並べて実装し、カバー内面の側壁に配線パターンを設けている。そして、カバーの天面に位置する配線パターンの端部と回路素子とをボンディングワイヤでつなぎ、カバーを基板に重ね合わせることによって配線パターンの他端を基板に接続している。しかし、特許文献３のような構造では、カバーの天面から側壁の全高にかけて配線パターンを形成しなければならないので、製造コストが高価につく。また、カバーの隅部で配線パターンの端部にワイヤボンディングを行わなければならないので、ワイヤボンド用の治具（キャピラリ）が入るスペースが必要となり、マイクロフォンの実装面積がさらに大きくなる。
また、特許文献４のマイクロフォンでは、カバーの内面に回路素子とマイクチップを実装して回路素子とマイクチップをボンディングワイヤによってカバー内面の電極パッドに接続し、回路素子カバーの側壁部（サイド基板）の内部に設けたスルーホールとコイルスプリングを介してカバーの電極パッドを基板に接続している。しかし、特許文献４のような構造では、カバーの側壁部にスルーホールやコイルスプリングといった構造を作製しなければならず、パッケージ構造が複雑化してマイクロフォンの製造コストが高くつく。また、側壁部の壁厚を小さくできないので、パッケージの実装面積が大きくなるという問題がある。
米国特許第７１６６９１０号明細書（図９、図１０） 米国特許出願公開第２００８／０１７５４２５号明細書 米国特許出願公開第２００８／０２８３９８８号明細書 米国特許出願公開第２００７／００５８８２６号明細書
本発明は、上記のような技術的課題に鑑みてなされたものであって、本発明の第１の目的は、実装面積の小さな半導体装置（特に、マイクロフォン）を提供することにある。また、本発明の第２の目的は、パッケージを構成する別部材にそれぞれセンサチップと回路素子を実装された半導体素子において、センサチップと回路素子とを簡単な構造で接続可能にすることにある。
本発明に係る半導体装置は、少なくとも一方に凹部を形成された第１の部材及び第２の部材からなるパッケージと、前記第１の部材の内面に実装されたセンサと、前記第２の部材の内面に実装された回路素子とを備え、前記パッケージの底面に垂直な方向から見たとき、前記センサと前記回路素子が互いに、前記パッケージの底面に垂直な上方向又は下方向に位置するように、重なり合った半導体装置において、前記第１の部材の表面に第１のボンディング用パッドを設け、前記センサと前記第１のボンディング用パッドとを第１のワイヤ配線によって接続し、前記第２の部材の表面に第２のボンディング用パッドを設け、前記回路素子と前記第２のボンディング用パッドとを第２のワイヤ配線によって接続し、前記第１の部材と前記第２の部材を接合させてパッケージを形成する際に、前記第１のボンディング用パッドと前記第２のボンディング用パッドとを導電性材料で接合させたことを特徴としている。
本発明の半導体装置にあっては、パッケージの底面に垂直な方向から見て、センサと回路素子が互いに、パッケージの底面に垂直な上方向又は下方向に位置するように、重なり合っているので、パッケージの底面積をほぼ最小にし、半導体装置の実装面積をほぼ最小にすることができる。したがって、センサと回路素子を同じ面に並べて実装する場合と比較して、パッケージの底面積をかなり小さくできる。
さらに、本発明に係る半導体装置は、前記第１の部材の表面に第１のボンディング用パッドを設け、前記センサと前記第１のボンディング用パッドとを第１のワイヤ配線によって接続し、前記第２の部材の表面に第２のボンディング用パッドを設け、前記回路素子と前記第２のボンディング用パッドとを第２のワイヤ配線によって接続し、前記第１の部材と前記第２の部材を接合させてパッケージを形成する際に、前記第１のボンディング用パッドと前記第２のボンディング用パッドとを導電性材料で接合させているので、第１及び第２のワイヤ配線、第１及び第２のボンディング用パッド及び導電性材料を介して簡単な構造でセンサと回路素子を接続することができる。また、第１及び第２のボンディング用パッドをそれぞれ第１の部材と第２の部材の表面に設けているので、第１の部材と第２の部材を重ねてパッケージを形成する際に第１のボンディング用パッドと第２のボンディング用パッドを導電性材料で接合させることができ、センサや回路素子を短絡させることなく容易に接続させることができる。また、第１及び第２のボンディング用パッドをそれぞれ第１の部材と第２の部材の表面に設けているので、第１のワイヤ配線や第２のワイヤ配線の配線作業も容易に行える。
なお、前記導電性材料としては、ハンダ、導電性樹脂、導電性テープ又はろう材のうちの少なくとも１つを用いることができる。
本発明に係る半導体装置のある実施態様は、前記第１のボンディング用パッドと対向する領域において前記第２の部材の表面を部分的に除去して前記第１のワイヤ配線を逃がすための空間を形成したことを特徴としている。かかる実施態様によれば、第１のワイヤ配線が第２の部材に当たって曲がったり、短絡したりするのを防ぐことができる。
本発明に係る半導体装置の別な実施態様は、前記第２のボンディング用パッドと対向する領域において前記第１の部材の表面を部分的に除去して前記第２のワイヤ配線を逃がすための空間を形成したことを特徴としている。かかる実施態様によれば、第２のワイヤ配線が第１の部材に当たって曲がったり、短絡したりするのを防ぐことができる。
本発明に係る半導体装置のさらに別な実施態様は、前記センサが前記第１の部材に設けた前記凹部内に実装され、前記第１のワイヤ配線の通過領域において、前記第１の部材の前記凹部を囲む周壁部の角部を窪ませたことを特徴としている。かかる実施態様によれば、第１のワイヤ配線が第１の部材の導電層に触れてセンサに短絡が発生するのを防ぐことができる。
本発明に係る半導体装置のさらに別な実施態様は、前記回路素子が前記第２の部材に設けた前記凹部内に実装され、前記第２のワイヤ配線の通過領域において、前記第２の部材の前記凹部を囲む周壁部の角部を窪ませたことを特徴としている。かかる実施態様によれば、第２のワイヤ配線が第２の部材の導電層に触れて回路素子に短絡が発生するのを防ぐことができる。
本発明に係る半導体装置のさらに別な実施態様においては、前記第１の部材がパッケージのカバーで、前記第２の部材がパッケージの基板となっている。
本発明に係る半導体装置のさらに別な実施態様においては、前記第１の部材がパッケージの基板で、前記第２の部材がパッケージのカバーとなっている。
本発明に係る半導体装置のさらに別な実施態様は、前記カバー及び前記基板が、それぞれ前記凹部を有していることを特徴としている。かかる実施態様によれば、センサが凹部内に納まるので、第１のボンディング用パッドとセンサの表面との高低差が小さくなり、第１のワイヤ配線の接続作業が容易になる。また、回路素子も凹部内に納まるので、第２のボンディング用パッドと回路素子の表面との高低差が小さくなり、第２のワイヤ配線の接続作業が容易になる。
本発明に係る半導体装置のさらに別な実施態様は、前記カバーが前記凹部を有し、前記基板が平板状に形成されていることを特徴としている。かかる実施態様によれば、センサが凹部内に納まるので、第１のボンディング用パッドとセンサの表面との高低差が小さくなり、第１のワイヤ配線の接続作業が容易になる。一方、基板は平板状となっているので、基板の構造が簡単になり、コストを安価にすることができる。
本発明に係る半導体装置においては、前記第１の部材の材料としては、銅貼り積層板、ガラスエポキシ、セラミック、プラスチック、金属、カーボンナノチューブのうちの少なくとも１つの材料又はこれらの複合材料を用いることができる。また、前記第２の部材としても、銅貼り積層板、ガラスエポキシ、セラミック、プラスチック、金属、カーボンナノチューブのうちの少なくとも１つの材料又はこれらの複合材料を用いることができる。また、前記第１の部材及び前記第２の部材は、外部の電磁ノイズを遮断するための電磁シールド機能を備えていることが好ましい。
本発明に係る第１のマイクロフォンは、本発明に係る半導体装置において前記センサとしてマイクチップを用いたマイクロフォンであって、前記第１の部材に音響孔が開口され、前記マイクチップが前記音響孔を覆うようにして前記第１の部材に実装されていることを特徴としている。かかる第１のマイクロフォンによれば、実装面積の小さなマイクロフォンを製作することができ、またパッケージ内の空間がマイクチップのバックチャンバとなるので、マイクチップの感度が向上する。
本発明に係る第２のマイクロフォンは、本発明に係る半導体装置において前記センサとしてマイクチップを用いたマイクロフォンであって、前記マイクチップと重なり合わないようにして前記第１の部材に音響孔が開口されていることを特徴としている。また、本発明に係る第３のマイクロフォンは、本発明に係る半導体装置において前記センサとしてマイクチップを用いたマイクロフォンであって、前記回路素子と重なり合わないようにして前記第２の部材に音響孔が開口されていることを特徴としている。かかる第２及び第３のマイクロフォンによれば、実装面積の小さなマイクロフォンを製作することができる。また、これらのマイクロフォンによれば、パッケージ内の空間がマイクチップのフロントチャンバとなる。
なお、本発明における前記課題を解決するための手段は、以上説明した構成要素を適宜組み合せた特徴を有するものであり、本発明はかかる構成要素の組合せによる多くのバリエーションを可能とするものである。
図１（Ａ）は、本発明の実施形態１におけるマイクチップを実装したカバーの下面図である。図１（Ｂ）は、実施形態１における回路素子を実装した基板の平面図である。 図２（Ａ）は、ソルダーレジストを除去した実施形態１のカバーの下面図である。図２（Ｂ）は、ソルダーレジストを除去した実施形態１の基板の平面図である。 図３は、実施形態１のマイクロフォンの断面図であって、図１のＸ１−Ｘ１線に相当する箇所における断面を表している。 図４は、実施形態１のマイクロフォンの断面図であって、図１のＹ１−Ｙ１線に相当する箇所における断面を表している。 図５は、実施形態１のマイクロフォンの断面図であって、図１のＺ１−Ｚ１線に相当する箇所における断面を表している。 図６（Ａ）は、ボンディング用パッドの異なる形態を説明する図である。図６（Ｂ）は、ソルダーレジストを除去して示す図６（Ａ）のボンディング用パッドである。 図７（Ａ）は、ボンディング用パッドのさらに異なる形態を説明する図である。図７（Ｂ）は、ソルダーレジストを除去して示す図７（Ａ）のボンディング用パッドである。 図８（Ａ）は、異なる形態のカバーを示す下面図である。図８（Ｂ）は、異なる形態の基板を示す平面図である。 図９（Ａ）は、本発明の実施形態２におけるマイクチップを実装したカバーの下面図である。図９（Ｂ）は、実施形態２における回路素子を実装した基板の平面図である。 図１０は、実施形態２のマイクロフォンの断面図であって、図９のＸ２−Ｘ２線に相当する箇所における断面を表している。 図１１は、実施形態２のマイクロフォンの断面図であって、図９のＹ２−Ｙ２線に相当する箇所における断面を表している。 図１２（Ａ）は、本発明の実施形態３におけるマイクチップを実装したカバーの下面図である。図１２（Ｂ）は、実施形態３における回路素子を実装した基板の平面図である。 図１３（Ａ）は、本発明の実施形態４におけるマイクチップを実装したカバーの下面図である。図１３（Ｂ）は、実施形態４における回路素子を実装した基板の平面図である。 図１４（Ａ）は、ソルダーレジストを除去した実施形態４のカバーの下面図である。図１４（Ｂ）は、ソルダーレジストを除去した実施形態４の基板の平面図である。 図１５は、実施形態４のマイクロフォンの断面図であって、図１３のＸ４−Ｘ４線に相当する箇所における断面を表している。 図１６は、実施形態４のマイクロフォンの断面図であって、図１３のＹ４−Ｙ４線に相当する箇所における断面を表している。 図１７（Ａ）は、本発明の実施形態５におけるマイクチップを実装したカバーの下面図である。図１７（Ｂ）は、実施形態５における回路素子を実装した基板の平面図である。 図１８は、実施形態５のマイクロフォンの断面図であって、図１７のＸ５−Ｘ５線に相当する箇所における断面を表している。 図１９は、実施形態５のマイクロフォンの断面図であって、図１７のＹ５−Ｙ５線に相当する箇所における断面を表している。 図２０（Ａ）は、本発明の実施形態６におけるマイクチップを実装したカバーの下面図である。図２０（Ｂ）は、実施形態６における回路素子を実装した基板の平面図である。 図２１（Ａ）は、本発明の実施形態７における回路素子を実装したカバーの下面図である。図２１（Ｂ）は、実施形態７におけるマイクチップを実装した基板の平面図である。 図２２は、実施形態７のマイクロフォンの断面図であって、図２１のＸ７−Ｘ７線に相当する箇所における断面を表している。 図２３は、実施形態７のマイクロフォンの断面図であって、図２１のＹ７−Ｙ７線に相当する箇所における断面を表している。 図２４（Ａ）は、本発明の実施形態８におけるマイクチップを実装した基板の平面図である。図２４（Ｂ）は、実施形態８のマイクロフォンの断面図であって、図２４（Ａ）のＸ８−Ｘ８に相当する箇所における断面を表している。 図２５（Ａ）は、本発明の実施形態９における回路素子を実装したカバーの下面図である。図２５（Ｂ）は、実施形態９のマイクロフォンの断面図であって、図２５（Ａ）のＸ９−Ｘ９に相当する箇所における断面を表している。 図２６（Ａ）は、本発明の実施形態１０における回路素子を実装したカバーの下面図である。図２６（Ｂ）は、実施形態１０におけるマイクチップを実装した基板の平面図である。 図２７（Ａ）は、実施形態１０のマイクロフォンの断面図であって、図２６のＸ１０−Ｘ１０線に相当する箇所における断面を表している。図２７（Ｂ）は、実施形態１０のマイクロフォンの断面図であって、図２６のＹ１０−Ｙ１０線に相当する箇所における断面を表している。 図２８（Ａ）は、本発明の実施形態１１におけるマイクチップを実装した基板の平面図である。図２８（Ｂ）は、実施形態１１のマイクロフォンの断面図であって、図２８（Ａ）のＸ１１−Ｘ１１に相当する箇所における断面を表している。 図２９（Ａ）は、本発明の実施形態１２における回路素子を実装したカバーの下面図である。図２９（Ｂ）は、実施形態１２のマイクロフォンの断面図であって、図２９（Ａ）のＸ１２−Ｘ１２に相当する箇所における断面を表している。 図３０（Ａ）は、本発明の実施形態１３におけるマイクチップを実装したカバーの下面図である。図３０（Ｂ）は、実施形態１３における回路素子を実装した基板の平面図である。 図３１（Ａ）は、実施形態１３のマイクロフォンの断面図であって、図３０のＸ１３−Ｘ１３線に相当する箇所における断面を表している。図３１（Ｂ）は、実施形態１３のマイクロフォンの断面図であって、図３０のＹ１３−Ｙ１３線に相当する箇所における断面を表している。 図３２は、本発明の実施形態１４にかかるマイクロフォンの断面図である。 図３３は、本発明の実施形態１５にかかるマイクロフォンの断面図である。
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。但し、本発明は以下の実施形態に限定されるものでなく、本発明の要旨を逸脱しない範囲において種々設計変更することができる。
（第１の実施形態）
図１−図４を参照して本発明の実施形態１によるトップポート型のマイクロフォン４１を説明する。マイクロフォン４１は、ＭＥＭＳ技術を用いて製造されるＭＥＭＳマイクロフォンであって、カバー４４（第１の部材）と基板４５（第２の部材）からなるパッケージ内にマイクチップ４２（センサ）と回路素子４３を納めたものである。また、実施形態１のマイクロフォン４１は、カバー４４に音響孔５３を開口されていてトップポート型となっている。図１（Ａ）はマイクチップ４２を実装したカバー４４の下面図であり、図１（Ｂ）は回路素子４３を実装した基板４５の平面図である。図２（Ａ）はソルダーレジストを除去したカバー４４の下面図であり、図２（Ｂ）はソルダーレジストを除去した基板４５の平面図である。また、図３は、図１のＸ１−Ｘ１線に相当する箇所におけるマイクロフォン４１の断面図である。図４は、図１のＹ１−Ｙ１線に相当する箇所におけるマイクロフォン４１の断面図である。図５は、図１のＺ１−Ｚ１線に相当する箇所におけるマイクロフォン４１の断面図である。
図３−図５に示すように、カバー４４は銅貼り積層板やガラスエポキシ、セラミック、プラスチック、金属、カーボンナノチューブのうちの少なくとも１つの材料又はこれらの複合材料からなる２枚の絶縁性基板を積層することによって構成されている。絶縁性材料によって形成されたカバー４４は、マイクチップ４２を納めるための箱状をした凹部４６を備えている。凹部４６の天面、側壁面及び凹部４６を囲む側壁部下面には、そのほぼ全体に電磁シールド用の導電層４７が形成されている。また、カバー４４の天面に形成された導電層４７は、絶縁性材料の内部に延びている。
図１（Ａ）に示すように、凹部４６の外部すなわちカバー４４の下面はソルダーレジスト５２によって覆われており、カバー４４の下面にはソルダーレジスト５２から露出するようにして複数のボンディング用パッド４８（第１のボンディング用パッド）とカバー側接合部４９（第１の接合部）が設けられている。また、導電層４７の外周部はソルダーレジスト５２から露出していてグランド接合部５１となっている。
導電層４７、ボンディング用パッド４８及びカバー側接合部４９は金属膜であるが、図２（Ａ）に示すように、ボンディング用パッド４８及びカバー側接合部４９の周囲は導電層４７から分離されており、各ボンディング用パッド４８及びカバー側接合部４９は導電層４７と電気的に絶縁されている。一方、図２（Ａ）に示すように、ボンディング用パッド４８とカバー側接合部４９は、ソルダーレジスト５２の下で互いにつながっていて電気的に導通している。なお、図２（Ａ）においてハッチングを施した箇所は、金属膜が除去されていてカバー４４の絶縁性材料が露出している部分である。
マイクチップ４２はＭＥＭＳ素子（音響センサ）であり、例えばＳｉ基板の開口部に音響振動感知用の薄膜のダイアフラムを設け、ダイアフラムに対向させて天蓋状をしたバックプレートをＳｉ基板に固定したものである。そして、バックプレートに設けた固定電極膜とダイアフラム（いずれもポリシリコンからなる。）によって検知信号出力用のキャパシタが構成され、バックプレートには固定電極膜とダイアフラムの間のエアギャップに音響振動を導くための多数のアコースティックホールが開口されている。図３−図５に示すように、マイクチップ４２は、凹部４６内に納められ、接着剤によってその裏面を凹部４６の天面（導電層４７）に固定されている。また、マイクチップ４２は、カバー４４にあけられた音響孔５３に合わせて設置され、音響孔５３を覆っている。よって、マイクチップ４２は、Ｓｉ基板の開口部と音響孔５３がフロントチャンバとなり、パッケージ内の空間がバックチャンバとなるので、広いバックチャンバ容積を持つことができ、マイクチップ４２を高感度化させることができる。図１（Ａ）及び図４に示すように、マイクチップ４２の表面に設けた端子５４は、ボンディングワイヤ５０（第１のワイヤ配線）によってボンディング用パッド４８に接続されている。
図３−図５に示すように、基板４５は多層配線基板、銅貼り積層板、ガラスエポキシ基板、セラミック基板、プラスチック基板、金属基板、カーボンナノチューブの基板、あるいはこれらの複合基板からなる。基板４５は、回路素子４３を納めるための箱状をした凹部６６を備えている。凹部６６の底面、側壁面及び凹部６６を囲む側壁部上面には、そのほぼ全体に電磁シールド用の導電層６７が形成されている。
図１（Ｂ）に示すように、凹部６６の外部すなわち基板４５の上面はソルダーレジスト７２によって覆われており、基板４５の下面にはソルダーレジスト５２から露出するようにして複数のボンディング用パッド６８（第２のボンディング用パッド）、ボンディング用パッド７３、７４と基板側接合部６９（第２の接合部）が設けられている。また、導電層６７の外周部はソルダーレジスト７２から露出していてグランド接合部７１となっている。ここで、ボンディング用パッド６８は、回路素子４３をマイクチップ４２に接続するためのパッドであり、ボンディング用パッド７３は回路素子４３を下面の信号入出力端子７７に接続するためのパッドであり、ボンディング用パッド７４はグランド接続用のパッドである。
導電層６７、ボンディング用パッド６８、７３、７４及び基板側接合部６９は金属膜であるが、図２（Ｂ）に示すように、ボンディング用パッド６８及び基板側接合部６９、ボンディング用パッド７３の周囲はそれぞれ導電層６７から分離されており、各ボンディング用パッド６８及び基板側接合部６９、ボンディング用パッド７３はそれぞれ導電層６７と電気的に絶縁されている。一方、図２（Ｂ）に示すように、ボンディング用パッド６８と基板側接合部６９は、ソルダーレジスト７２の下で互いにつながっていて電気的に導通している。また、ボンディング用パッド７４は導電層６７の一部であって、グランド接合部７１に導通している。なお、図２（Ｂ）においてハッチングを施した箇所は、金属膜が除去されていて基板４５の絶縁性材料が露出している部分である。
基板４５の下面にはグランド端子７５が設けられており、グランド端子７５はバイアホール７６を通じて導電層６７につながっている。したがって、回路素子４３のグランド端子８３は、バイアホール７６等を通じてグランド端子７５に導通している。また、基板４５の下面には信号入出力用の信号入出力端子７７が設けられており、信号入出力端子７７はバイアホール７８を通じてボンディング用パッド７３につながっている。したがって、回路素子４３の端子８１は、バイアホール７８等を通じて信号入出力端子７７に導通している。
回路素子４３は、ＡＳＩＣやＩＣチップ等の素子である。図３−図５に示すように、回路素子４３は、凹部６６内に納められ、接着剤によってその裏面を凹部６６の底面に固定されている。
図１（Ｂ）に示すように、回路素子４３の表面に設けたマイクチップ接続用の端子７９は、ボンディングワイヤ８０（第２のワイヤ配線）によってボンディング用パッド６８に接続されている。回路素子４３の表面に設けた信号入出力用の端子８１はボンディングワイヤ８２によってボンディング用パッド７３に接続されている。また、回路素子４３の表面に設けたグランド端子８３はボンディングワイヤ８４によってボンディング用パッド７４に接続されている。
カバー４４は、図３−図５に示すように、凹部４６を下方に向けた状態で基板４５の上面に重ねられ、導電性材料８６によって対向するカバー側接合部４９と基板側接合部６９が接合される。導電性材料８６としては、導電性接着剤やハンダ、導電性両面粘着テープ、溶接用のろう材のいずれか一つを用いてもよく、あるいはこれらのうちの複数の材料を併用してもよい。また、カバー４４の下面外周部に設けたグランド接合部５１と、基板４５の上面外周部に設けたグランド接合部７１とは、導電性材料８７によって全周にわたって接合される。導電性材料８７としては、導電性接着剤やハンダ、導電性両面粘着テープ、溶接用のろう材のいずれか一つを用いてもよく、あるいはこれらのうちの複数の材料を併用してもよい。カバー４４と基板４５を貼り合わせるために、さらに非導電性樹脂や非導電テープを併用してもよい。
この結果、マイクチップ４２及び回路素子４３は、カバー４４及び基板４５からなるパッケージ内に納められる。また、カバー４４の導電層４７は、グランド接合部５１とグランド接合部７１を導電性材料８７で接合させることによって基板４５の導電層６７と電気的に導通するので、グランド端子７５を回路基板などのアースラインに接続することによって導電層４７及び６７がグランド電位に保持され、マイクロフォン４１が外部の電磁ノイズから遮蔽される。また、導電性材料８６を介してカバー側接合部４９と基板側接合部６９が接合されているので、マイクチップ４２は、ボンディングワイヤ５０→ボンディング用パッド４８→カバー側接合部４９→導電性材料８６→基板側接合部６９→ボンディング用パッド６８→ボンディングワイヤ８０という経路を経て、回路素子４３の端子７９に接続される。
このような構造のマイクロフォン４１では、カバー４４にマイクチップ４２を実装し、基板４５に回路素子４３を実装して回路素子４３の直上に重ね合わせるようにしてマイクチップ４２を配置しているので、パッケージも底面積の小さなものを用いることが可能になる。その結果、実装面積のきわめて小さなマイクロフォン４１を作製することができる。
このマイクロフォン４１では、カバー４４の下面に設けたボンディング用パッド４８にマイクチップ４２からのボンディングワイヤ５０を接続しておき、基板４５の上面に設けたボンディング用パッド６８を回路素子４３からのボンディングワイヤ８０を接続しておき、カバー４４を基板４５に接合させる際にカバー側接合部４９と基板側接合部６９を導電性材料８６で接合させることにより、マイクチップ４２と回路素子４３を電気的に導通させている。また、このマイクロフォン４１によれば、ボンディング用パッド４８が上になるようにカバー４４をひっくり返せば、ボンディング用パッド４８がカバー４４の表面に位置するので、ワイヤーボンダーを用いて容易にボンディング用パッド４８やマイクチップ４２の端子５４にボンディングワイヤ５０を接続することができる。同様に、ボンディング用パッド６８が基板４５の上面に位置するので、ワイヤーボンダーを用いて容易にボンディング用パッド６８や回路素子４３の端子７９にボンディングワイヤ８０を接続することができる。
したがって、マイクロフォン４１にあっては、簡単な配線構造と簡単な組立方法によってカバー４４上のマイクチップ４２と基板４５上の回路素子４３を電気的に接続させることができる。また、凹部４６、６６の内部でボンディングワイヤの接続作業を行う必要がないので、ボンディングワイヤ５０、８０の結線作業が容易になるとともに、特許文献３に開示されたマイクロフォンのように凹部４６、６６内にワイヤボンド用の治具を入れるスペースが必要ないためにパッケージの底面積が大きくなることがなく、マイクロフォン４１の実装面積を小さくできる。さらに、電磁シールド用の金属膜を利用してボンディング用パッド４８、６８、カバー側接合部４９及び基板側接合部６９を形成しているので、マイクロフォン４１のコストダウンを図ることができる。さらにまた、特許文献４に開示されたマイクロフォンのようにカバー４４や基板４５の側壁部の厚みが厚くなることがなく、側壁部のためにマイクロフォン４１の実装面積が大きくなることがない。
（変形例）
実施形態１のマイクロフォン４１では、ボンディング用パッド６８、７３、７４は凹部６６の縁に接するように設けていたが、図６（Ａ）又は図７（Ａ）に示すように、ボンディング用パッド６８、７３、７４を凹部６６の縁から離間させて設けてもよい。このとき、ボンディング用パッド６８、７３、７４を構成する電極膜は、図６（Ｂ）のように凹部６６から離間していてもよく、あるいは図７（Ｂ）のようにソルダーレジスト７２の下で凹部６６の縁まで延びていてもよい。同様に、カバー４４のボンディング用パッド４８も凹部４６の縁から離間するように設けてもよい。
また、グランド接合部５１やグランド接合部７１は、カバー４４や基板４５の全周に設けられている必要はなく、図８（Ａ）及び図８（Ｂ）に示すように、部分的に分断されていてもよい。このとき、グランド接合部５１やグランド接合部７１を分断しているソルダーレジスト５２、７２の下に導電層４７、６７が存在していてもよく、存在していなくてもよい。
なお、これらの変形例は、実施形態１のみならず、実施形態２以降の実施形態にも適用できる。
（第２の実施形態）
つぎに、図９−図１１により実施形態２のトップポート型のマイクロフォン９１を説明する。図９（Ａ）はマイクチップ４２を実装したカバー４４の下面図であり、図９（Ｂ）は回路素子４３を実装した基板４５の平面図である。また、図１０は、図９のＸ２−Ｘ２線に相当する箇所におけるマイクロフォン９１の断面図である。図１１は、図９のＹ２−Ｙ２線に相当する箇所におけるマイクロフォン９１の断面図である。なお、本実施形態は、実施形態１とほぼ同じ構造を有しているので、同じ構造の部分には図面に実施形態１と同じ符号を付すことによって説明を省略する（実施形態３以降についても同様）。
マイクロフォン９１では、カバー４４の凹部４６内において、マイクチップ４２と重なり合わない位置に音響孔５３を開口している。したがって、マイクロフォン９１では、パッケージの内部空間がフロントチャンバとなり、Ｓｉ基板の開口部がバックチャンバとなっており、マイクチップ４２は実施形態１の場合とは反対側から到達した音響振動でダイアフラムが振動させられる。
（第３の実施形態）
図１２（Ａ）及び図１２（Ｂ）は本発明の実施形態３によるボトムポート型のマイクロフォンを説明する図であって、図１２（Ａ）はマイクチップ４２を実装したカバー４４の下面図、図１２（Ｂ）は回路素子４３を実装した基板４５の平面図である。なお、図１２のＸ３−Ｘ３線に相当する箇所における実施形態３のマイクロフォンの断面は図１０と同じであり、図１２のＹ３−Ｙ３線に相当する箇所における実施形態３のマイクロフォンの断面は図１１と同じである。
実施形態３のマイクロフォンでは、基板４５の凹部６６内において、回路素子４３と重なり合わない位置に音響孔５３を開口されていて、ボトムポート型となっている。したがって、このマイクロフォンでも、パッケージの内部空間がフロントチャンバとなり、Ｓｉ基板の開口部がバックチャンバとなっており、マイクチップ４２は実施形態１の場合とは反対側から到達した音響振動でダイアフラムが振動させられる。
（第４の実施形態）
つぎに、本発明の実施形態４によるトップポート型のマイクロフォン９２を説明する。図１３（Ａ）はマイクチップ４２を実装したカバー４４の下面図であり、図１３（Ｂ）は回路素子４３を実装した基板４５の平面図である。図１４（Ａ）はソルダーレジストを除去したカバー４４の下面図であり、図１４（Ｂ）はソルダーレジストを除去した基板４５の平面図である。また、図１５は、図１３のＸ４−Ｘ４線に相当する箇所におけるマイクロフォン９２の断面図である。図１６は、図１３のＹ４−Ｙ４線に相当する箇所におけるマイクロフォン９２の断面図である。
実施形態４のマイクロフォン９２は、凹部６６のない平板状の基板４５を用いている。マイクチップ４２を実装したカバー４４については、実施形態１の場合と同じ構造を有している。図１４（Ｂ）に示すように、基板４５の上面には平板状の金属膜が設けられており、この金属膜を部分的に除去することによって導電層６７、ボンディング用パッド６８及び基板側接合部６９を形成するための領域、及びボンディング用パッド７３、７４を形成されている。そして、基板４５の上面をソルダーレジスト７２で額縁状に覆うことにより、図１３（Ｂ）に示すように、外周部にグランド接合部７１を形成するとともに内側に回路素子４３を実装するための領域を形成している。また、ソルダーレジスト７２から露出させることによってボンディング用パッド６８、基板側接合部６９及びボンディング用パッド７３、７４を形成している。
カバー４４と基板４５を重ね合わせたマイクロフォン９２では、図１５及び図１６に示すように、基板４５の上面で導電性材料８７によってグランド接合部５１とグランド接合部７１が接合される。また、基板４５の上面で導電性材料８６によってカバー側接合部４９と基板側接合部６９が接合され、マイクチップ４２と回路素子４３が接続される。このマイクロフォン９２では、パッケージ内の空間がマイクチップ４２のバックチャンバとなる。
（第５の実施形態）
図１７−図１９は、本発明の実施形態５によるトップポート型のマイクロフォン９３を説明する。図１７（Ａ）はマイクチップ４２を実装したカバー４４の下面図であり、図１７（Ｂ）は回路素子４３を実装した基板４５の平面図である。図１８は、図１７のＸ５−Ｘ５線に相当する箇所におけるマイクロフォン９３の断面図である。図１９は、図１７のＹ５−Ｙ５線に相当する箇所におけるマイクロフォン９３の断面図である。
このマイクロフォン９３は、平板状の基板４５と凹部４６を有するカバー４４からなるパッケージ内に回路素子４３とマイクチップ４２を納め、回路素子４３の直上にマイクチップ４２を配置したものである。音響孔５３は、マイクチップ４２と重なり合わない位置においてカバー４４の凹部４６内に設けている。よって、パッケージ内の空間は、マイクチップ４２のフロントチャンバとなる。
（第６の実施形態）
図２０は本発明の実施形態６によるボトムポート型のマイクロフォンを説明する図であって、図２０（Ａ）はマイクチップ４２を実装したカバー４４の下面図であり、図２０（Ｂ）は回路素子４３を実装した基板４５の平面図である。なお、図２０のＸ６−Ｘ６線に相当する箇所における実施形態６のマイクロフォンの断面は図１８と同じであり、図２０のＹ６−Ｙ６線に相当する箇所における実施形態６のマイクロフォンの断面は図１９と同じである。
このマイクロフォンは、平板状の基板４５と凹部４６を有するカバー４４からなるパッケージ内に回路素子４３とマイクチップ４２を納め、回路素子４３の直上にマイクチップ４２を配置したものである。音響孔５３は、回路素子４３と重なり合わない位置において基板４５に設けている。よって、パッケージ内の空間は、マイクチップ４２のフロントチャンバとなる。
（第７の実施形態）
図２１−図２３を参照して本発明の実施形態７によるボトムポート型のマイクロフォン９４を説明する。図２１（Ａ）は回路素子４３を実装したカバー４４（回路素子４３がカバー４４に実装されている場合には、カバー４４が第２の部材に相当する。）の下面図であり、図２１（Ｂ）はマイクチップ４２を実装した基板４５（マイクチップ４２が基板４５に実装されている場合には、基板４５が第１の部材に相当する。）の平面図である。図２２は、図２１のＸ７−Ｘ７線に相当する箇所におけるマイクロフォン９４の断面図である。図２３は、図２１のＹ７−Ｙ７線に相当する箇所におけるマイクロフォン９４の断面図である。
このマイクロフォン９４では、カバー４４に回路素子４３を実装し、基板４５にマイクチップ４２を実装してあり、マイクチップ４２の直上に回路素子４３が配置されている。
図２１（Ａ）に示すように、カバー４４の側壁部下面には、回路素子４３と接続するためのボンディング用パッド６８、７３、７４及び基板側接合部６９が設けられている。回路素子４３の端子７９はボンディングワイヤ８０によってボンディング用パッド６８と接続されており、端子８１はボンディングワイヤ８２によってボンディング用パッド７３と接続されており、グランド端子８３はボンディングワイヤ８４によってボンディング用パッド７４と接続されている。また、図２１（Ｂ）に示すように、基板４５の側壁部上面にはマイクチップ４２と接続するためのボンディング用パッド４８及びカバー側接合部４９が設けられている。マイクチップ４２の端子５４はボンディングワイヤ５０によってボンディング用パッド４８に接続されている。
カバー４４と基板４５は、図２２及び図２３に示すように、上下に重ね合わせて導電性材料８７によりグランド接合部５１とグランド接合部７１を接合されている。また、カバー４４の基板側接合部６９と基板４５のカバー側接合部４９を導電性材料８６で接合することにより、回路素子４３とマイクチップ４２が接続されている。音響孔５３は、マイクチップ４２の開口部と一致させて基板４５に開口されていてボトムポート型となっており、パッケージ内の空間はマイクチップ４２のバックチャンバとなっている。
（第８の実施形態）
本発明の実施形態８によるマイクロフォン９５は、ボトムポート型のマイクロフォンにおいて、音響孔５３をマイクチップ４２の近傍に設けたものである。図２４（Ａ）は、マイクロフォン９５におけるマイクチップ４２を実装した基板４５の平面図であり、図２４（Ｂ）は図２４（Ａ）のＸ８−Ｘ８線に相当する箇所におけるマイクロフォン９５の断面図である。
マイクロフォン９５では、基板４５の凹部６６内にマイクチップ４２が実装されており、凹部６６内のマイクチップ４２と重なり合わない位置に音響孔５３を開口している。したがって、このマイクロフォン９５はボトムポート型となっており、しかも、パッケージ内の空間がマイクチップ４２のフロントチャンバとなっている。
（第９の実施形態）
本発明の実施形態９によるマイクロフォン９６は、トップポート型のマイクロフォンにおいて、音響孔５３を回路素子４３の近傍に設けたものである。図２５（Ａ）は、マイクロフォン９６における回路素子４３を実装したカバー４４の下面図であり、図２５（Ｂ）は図２５（Ａ）のＸ９−Ｘ９線に相当する箇所におけるマイクロフォン９６の断面図である。
マイクロフォン９６では、カバー４４の凹部４６内に回路素子４３が実装されており、凹部４６内の回路素子４３と重なり合わない位置に音響孔５３を開口している。また、マイクチップ４２は基板４５の上面に実装されている。したがって、このマイクロフォン９６はトップポート型となっており、しかも、パッケージ内の空間がマイクチップ４２のフロントチャンバとなっている。
（第１０の実施形態）
つぎに、本発明の実施形態１０によるマイクロフォン９７を説明する。図２６（Ａ）は回路素子４３を実装したカバー４４の下面図であり、図２６（Ｂ）はマイクチップ４２を実装した基板４５の平面図である。図２７（Ａ）は、図２６のＸ１０−Ｘ１０線に相当する箇所におけるマイクロフォン９７の断面図である。図２７（Ｂ）は、図２６のＹ１０−Ｙ１０線に相当する箇所におけるマイクロフォン９７の断面図である。
マイクロフォン９７にあっては、カバー４４の凹部４６内に回路素子４３を実装してあり、平板状をした基板４５の上面にマイクチップ４２を実装し、マイクチップ４２と重なる位置において基板４５に音響孔５３を開口している。また、ボンディングワイヤ８０を介して回路素子４３とボンディング用パッド６８を接続し、ボンディングワイヤ５０を介してマイクチップ４２とボンディング用パッド４８を接続し、導電性材料８６によって基板側接合部６９とカバー側接合部４９を接合してあり、これによって回路素子４３とマイクチップ４２が接続されている。また、このマイクロフォン９７は、マイクチップ４２の下面に音響孔５３が開口しているので、ボトムポート型となっており、パッケージ内の空間がバックチャンバとなっている。
（第１１の実施形態）
図２８は本発明の実施形態１１によるマイクロフォン９８を説明する図である。図２８（Ａ）はマイクチップ４２を実装した基板４５の平面図であり、図２８（Ｂ）は図２８（Ａ）のＸ１１−Ｘ１１線に相当する箇所におけるマイクロフォン９８の断面図である。
このマイクロフォン９８では、平板状をした基板４５の上面にマイクチップ４２を実装してあり、マイクチップ４２に隣接する位置において基板４５に音響孔５３を開口している。したがって、マイクロフォン９８はボトムポート型となっており、パッケージ内の空間はフロントチャンバとなっている。
（第１２の実施形態）
図２９は本発明の実施形態１２によるマイクロフォン９９を説明する図である。図２９（Ａ）は回路素子４３を実装したカバー４４の下面図であり、図２９（Ｂ）は図２９（Ａ）のＸ１２−Ｘ１２線に相当する箇所におけるマイクロフォン９９の断面図である。
このマイクロフォン９９では、平板状をした基板４５の上面にマイクチップ４２を実装している。また、カバー４４の凹部４６内に回路素子４３を実装し、回路素子４３に隣接する位置において凹部４６内に音響孔５３を開口している。したがって、マイクロフォン９９はトップポート型となっており、パッケージ内の空間はフロントチャンバとなっている。
（第１３の実施形態）
つぎに、本発明の実施形態１３によるマイクロフォン１００を説明する。図３０（Ａ）はマイクチップ４２を実装したカバー４４の下面図であり、図３０（Ｂ）は回路素子４３を実装した基板４５の平面図である。図３１（Ａ）は、図３０のＸ１３−Ｘ１３線に相当する箇所におけるマイクロフォン１００の断面図である。図３１（Ｂ）は、図３０のＹ１３−Ｙ１３線に相当する箇所におけるマイクロフォン１００の断面図である。
マイクロフォン１００では、カバー４４に実装されたマイクチップ４２の端子５４にボンディングワイヤ５０の一端を接続し、ボンディングワイヤ５０の他端をカバー４４のボンディング用パッド４８に接続している。また、基板４５に実装された回路素子４３の端子７９にボンディングワイヤ８０の一端を接続し、ボンディングワイヤ８０の他端を基板４５のボンディング用パッド６８に接続している。そして、図３１（Ａ）及び図３１（Ｂ）に示すように、カバー４４のボンディング用パッド４８と基板４５のボンディング用パッド６８を導電性材料８６によって直接接合し、それによってマイクチップ４２と回路素子４３を接続している。よって、実施形態１３では、カバー側接合部４９や基板側接合部６９は設けられていない。
（第１４の実施形態）
図３２は本発明の実施形態１４によるマイクロフォン１０１を示す断面図である。この実施形態では、ボンディングワイヤ５０を接続するボンディング用パッド４８と対向する領域及びその近傍で、基板４５の表面を除去して凹所８８を設けている。したがって、ボンディングワイヤ５０が基板４５に接触しにくくなる。同様に、ボンディングワイヤ８０を接続するボンディング用パッド６８と対向する領域及びその近傍で、カバー４４の表面を除去して凹所（図示せず）を設けている。したがって、ボンディングワイヤ８０がカバー４４に接触しにくくなっている。
たとえばボンディングワイヤ５０が基板４５に接触したとしても、基板４５の表面がソルダーレジスト７２で覆われていれば短絡の恐れはない。しかし、基板４５に当たることによってボンディングワイヤ５０が曲がったり、変形したりすると、ボンディングワイヤ５０が導電層４７などに接触する恐れがある。そのため、この実施形態では、基板４５に凹所８８を設けることによってボンディングワイヤ５０が基板４５に接触するのを防止している。ボンディングワイヤ８０についても同様である。
なお、図３２ではカバー４４にマイクチップ４２を実装したマイクロフォンを示しているが、実施形態１４はカバー４４に回路素子４３を実装したものにも適用することができる。
（第１５の実施形態）
図３３は本発明の実施形態１５によるマイクロフォン１０２を示す断面図である。この実施形態では、ボンディングワイヤ５０の通過領域においてカバー４４の側壁部の角を削除して切欠部８９を設けている。よって、ボンディングワイヤ５０がカバー４４の導電層４７などに接触して短絡を起こしにくくなる。
また、同様に、ボンディングワイヤ８０の通過領域において基板４５の側壁部の角を削除して切欠部を設けてもよい。
なお、図３３ではカバー４４にマイクチップ４２を実装したマイクロフォンを示しているが、実施形態１５はカバー４４に回路素子４３を実装したものにも適用することができる。
４１、９１−１０２ マイクロフォン
４２ マイクチップ
４３ 回路素子
４４ カバー
４５ 基板
４６、６６ 凹部
４７、６７ 導電層
４８、６８、７３、７４ ボンディング用パッド
４９ カバー側接合部
５０、８０、８２、８４ ボンディングワイヤ
５１、７１ グランド接合部
５２、７２ ソルダーレジスト
５３ 音響孔
６９ 基板側接合部
８６、８７ 導電性材料

Claims (16)

  1. 少なくとも一方に凹部を形成された第１の部材及び第２の部材からなるパッケージと、
    前記第１の部材の内面に実装されたセンサと、
    前記第２の部材の内面に実装された回路素子とを備え、
    前記パッケージの底面に垂直な方向から見たとき、前記センサと前記回路素子が互いに、前記パッケージの底面に垂直な上方向又は下方向に位置するように、重なり合った半導体装置において、
    前記第１の部材の表面に第１のボンディング用パッドを設け、前記センサと前記第１のボンディング用パッドとを第１のワイヤ配線によって接続し、
    前記第２の部材の表面に第２のボンディング用パッドを設け、前記回路素子と前記第２のボンディング用パッドとを第２のワイヤ配線によって接続し、
    前記第１の部材と前記第２の部材を接合させてパッケージを形成する際に、前記第１のボンディング用パッドと前記第２のボンディング用パッドとを導電性材料で接合させたことを特徴とする半導体装置。
  2. 前記導電性材料は、ハンダ、導電性樹脂、導電性テープ又はろう材のうちの少なくとも１つであることを特徴とする、請求項１に記載の半導体装置。
  3. 前記第１のボンディング用パッドと対向する領域において前記第２の部材の表面を部分的に除去して前記第１のワイヤ配線を逃がすための空間を形成したことを特徴とする、請求項１に記載の半導体装置。
  4. 前記第２のボンディング用パッドと対向する領域において前記第１の部材の表面を部分的に除去して前記第２のワイヤ配線を逃がすための空間を形成したことを特徴とする、請求項１に記載の半導体装置。
  5. 前記センサが前記第１の部材に設けた前記凹部内に実装され、前記第１のワイヤ配線の通過領域において、前記第１の部材の前記凹部を囲む周壁部の角部を窪ませたことを特徴とする、請求項１に記載の半導体装置。
  6. 前記回路素子が前記第２の部材に設けた前記凹部内に実装され、前記第２のワイヤ配線の通過領域において、前記第２の部材の前記凹部を囲む周壁部の角部を窪ませたことを特徴とする、請求項１に記載の半導体装置。
  7. 前記第１の部材がパッケージのカバーで、前記第２の部材がパッケージの基板であることを特徴とする、請求項１に記載の半導体装置。
  8. 前記第１の部材がパッケージの基板で、前記第２の部材がパッケージのカバーであることを特徴とする、請求項１に記載の半導体装置。
  9. 前記カバー及び前記基板が、それぞれ前記凹部を有していることを特徴とする、請求項７又は８に記載の半導体装置。
  10. 前記カバーが前記凹部を有し、前記基板が平板状に形成されていることを特徴とする、請求項７又は８に記載の半導体装置。
  11. 前記第１の部材は、銅貼り積層板、ガラスエポキシ、セラミック、プラスチック、金属、カーボンナノチューブのうちの少なくとも１つの材料又はこれらの複合材料によって形成されていることを特徴とする、請求項１に記載の半導体装置。
  12. 前記第２の部材は、銅貼り積層板、ガラスエポキシ、セラミック、プラスチック、金属、カーボンナノチューブのうちの少なくとも１つの材料又はこれらの複合材料によって形成されていることを特徴とする、請求項１に記載の半導体装置。
  13. 前記第１の部材及び前記第２の部材は、外部の電磁ノイズを遮断するための電磁シールド機能を備えていることを特徴とする、請求項１に記載の半導体装置。
  14. 請求項１の半導体装置において前記センサとしてマイクチップを用いたマイクロフォンであって、
    前記第１の部材に音響孔が開口され、前記マイクチップが前記音響孔を覆うようにして前記第１の部材に実装されていることを特徴とするマイクロフォン。
  15. 請求項１の半導体装置において前記センサとしてマイクチップを用いたマイクロフォンであって、
    前記マイクチップと重なり合わないようにして前記第１の部材に音響孔が開口されていることを特徴とするマイクロフォン。
  16. 請求項１の半導体装置において前記センサとしてマイクチップを用いたマイクロフォンであって、
    前記回路素子と重なり合わないようにして前記第２の部材に音響孔が開口されていることを特徴とするマイクロフォン。
JP2010125527A 2010-06-01 2010-06-01 半導体装置及びマイクロフォン Active JP5029727B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010125527A JP5029727B2 (ja) 2010-06-01 2010-06-01 半導体装置及びマイクロフォン
KR1020110036057A KR101206590B1 (ko) 2010-06-01 2011-04-19 반도체 장치 및 마이크로폰
EP11166777.0A EP2393307B1 (en) 2010-06-01 2011-05-19 Semiconductor device and microphone
US13/115,582 US20110293128A1 (en) 2010-06-01 2011-05-25 Semiconductor device and microphone
CN2011101366416A CN102275861A (zh) 2010-06-01 2011-05-25 半导体装置及传声器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010125527A JP5029727B2 (ja) 2010-06-01 2010-06-01 半導体装置及びマイクロフォン

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012059494A Division JP5354045B2 (ja) 2012-03-15 2012-03-15 マイクロフォン

Publications (2)

Publication Number Publication Date
JP2011254192A JP2011254192A (ja) 2011-12-15
JP5029727B2 true JP5029727B2 (ja) 2012-09-19

Family

ID=44475084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010125527A Active JP5029727B2 (ja) 2010-06-01 2010-06-01 半導体装置及びマイクロフォン

Country Status (5)

Country Link
US (1) US20110293128A1 (ja)
EP (1) EP2393307B1 (ja)
JP (1) JP5029727B2 (ja)
KR (1) KR101206590B1 (ja)
CN (1) CN102275861A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9380392B2 (en) 2014-03-14 2016-06-28 Omron Corporation Microphone

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5327299B2 (ja) 2011-09-09 2013-10-30 オムロン株式会社 半導体装置及びマイクロフォン
JP5633493B2 (ja) * 2011-09-16 2014-12-03 オムロン株式会社 半導体装置及びマイクロフォン
ITTO20110980A1 (it) * 2011-10-27 2013-04-28 St Microelectronics Srl Struttura incapsulante schermata e relativo metodo di fabbricazione
WO2013094684A1 (ja) * 2011-12-20 2013-06-27 京セラ株式会社 電子部品収納用パッケージおよび電子装置
ITTO20120515A1 (it) * 2012-06-14 2013-12-15 St Microelectronics Nv Assemblaggio di un dispositivo integrato a semiconduttori e relativo procedimento di fabbricazione
US20140037120A1 (en) * 2012-08-01 2014-02-06 Knowles Electronics, Llc Microphone Assembly
US9491539B2 (en) * 2012-08-01 2016-11-08 Knowles Electronics, Llc MEMS apparatus disposed on assembly lid
KR101470946B1 (ko) * 2013-01-22 2014-12-09 아이쓰리시스템 주식회사 반도체칩의 밀폐형 패키지 및 공정 방법
US9082883B2 (en) 2013-03-04 2015-07-14 Unisem (M) Berhad Top port MEMS cavity package and method of manufacture thereof
US8999757B2 (en) 2013-03-04 2015-04-07 Unisem (M) Berhad Top port MEMS cavity package and method of manufacture thereof
ITTO20130350A1 (it) * 2013-04-30 2014-10-31 St Microelectronics Srl Assemblaggio a livello di fetta di un dispositivo sensore mems e relativo dispositivo sensore mems
CN104517944A (zh) * 2013-09-30 2015-04-15 日月光半导体制造股份有限公司 封装结构及其制造方法
US9307328B2 (en) 2014-01-09 2016-04-05 Knowles Electronics, Llc Interposer for MEMS-on-lid microphone
KR101642560B1 (ko) 2014-05-07 2016-07-25 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
CN104394496B (zh) * 2014-11-18 2018-03-13 上海微联传感科技有限公司 一种小尺寸高灵敏度高信噪比的mems硅麦克风
US9738516B2 (en) * 2015-04-29 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Structure to reduce backside silicon damage
DE102015107560A1 (de) * 2015-05-13 2016-11-17 USound GmbH Schallwandleranordnung mit MEMS-Schallwandler
US20170283247A1 (en) * 2016-04-04 2017-10-05 Infineon Technologies Ag Semiconductor device including a mems die
WO2017188125A1 (ja) * 2016-04-27 2017-11-02 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器
JP6224774B1 (ja) * 2016-06-09 2017-11-01 リオン株式会社 計測用マイクロホンモジュール
GB2555659B (en) * 2016-11-07 2020-01-15 Cirrus Logic Int Semiconductor Ltd Package for MEMS device and process
CN106449599A (zh) * 2016-11-30 2017-02-22 南通沃特光电科技有限公司 一种天线装置的制造方法
CN106410407A (zh) * 2016-11-30 2017-02-15 南通沃特光电科技有限公司 一种具有电磁屏蔽的天线装置
EP3339243B1 (en) * 2016-12-23 2023-07-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Interconnected layer stack with vertically aligned mems and assigned chip
US10501312B2 (en) * 2017-07-18 2019-12-10 Infineon Technologies Ag Over-under sensor packaging with sensor spaced apart from control chip
US10645797B2 (en) * 2017-07-26 2020-05-05 Intel Corporation Electromagnetic interference (EMI) shield for a printed circuit board (PCB)
US11181627B2 (en) 2018-02-05 2021-11-23 Denso Corporation Ultrasonic sensor
DE102018203098B3 (de) * 2018-03-01 2019-06-19 Infineon Technologies Ag MEMS-Sensor
DE102018208230B4 (de) * 2018-05-24 2021-01-28 Infineon Technologies Ag Mems-baustein und verfahren zum herstellen eines mems-bausteins
JP7211220B2 (ja) 2019-04-05 2023-01-24 株式会社デンソー 超音波センサ
CN110078015A (zh) * 2019-04-29 2019-08-02 深迪半导体(上海)有限公司 一种芯片封装结构及方法
JP7226154B2 (ja) 2019-07-10 2023-02-21 株式会社デンソー 超音波センサ
JP7435306B2 (ja) * 2020-06-25 2024-02-21 Tdk株式会社 キャビティを有する回路基板及びその製造方法
US11945714B2 (en) * 2020-07-30 2024-04-02 Stmicroelectronics S.R.L. Electronic device and corresponding method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6241734B1 (en) 1998-08-14 2001-06-05 Kyphon, Inc. Systems and methods for placing materials into bone
US7166910B2 (en) 2000-11-28 2007-01-23 Knowles Electronics Llc Miniature silicon condenser microphone
WO2005086532A2 (en) * 2004-03-01 2005-09-15 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
JP2005340961A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Works Ltd 音波受信装置
JP2007081614A (ja) 2005-09-13 2007-03-29 Star Micronics Co Ltd コンデンサマイクロホン
EP1945561B1 (en) * 2005-10-14 2018-10-24 STMicroelectronics Srl Substrate-level assembly for an integrated device, manufacturing process thereof and related integrated device
JP2007150507A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Works Ltd マイクロホンパッケージ
EP1795496A2 (en) * 2005-12-08 2007-06-13 Yamaha Corporation Semiconductor device for detecting pressure variations
JP2008002953A (ja) * 2006-06-22 2008-01-10 Yamaha Corp 半導体装置及びその製造方法
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
TW200847827A (en) * 2006-11-30 2008-12-01 Analog Devices Inc Microphone system with silicon microphone secured to package lid
JP2008166381A (ja) * 2006-12-27 2008-07-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI327357B (en) * 2007-01-10 2010-07-11 Advanced Semiconductor Eng Mems microphone package and method thereof
TWI370101B (en) 2007-05-15 2012-08-11 Ind Tech Res Inst Package and packaging assembly of microelectromechanical sysyem microphone
EP2207484B1 (en) * 2007-09-17 2016-11-09 Koninklijke Philips N.V. Production of pre-collapsed capacitive micro-machined ultrasonic transducers and applications thereof
JP4950006B2 (ja) * 2007-11-14 2012-06-13 パナソニック株式会社 微小コンデンサマイクロホンの製造方法
JP2009289924A (ja) * 2008-05-28 2009-12-10 Yamaha Corp 半導体装置用パッケージ本体及びその製造方法、パッケージ、半導体装置、並びにマイクロフォンパッケージ
US8467548B2 (en) * 2009-04-07 2013-06-18 The United States Of America As Represented By The Secretary Of The Navy Miniature micro-electromechanical system (MEMS) based directional sound sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9380392B2 (en) 2014-03-14 2016-06-28 Omron Corporation Microphone

Also Published As

Publication number Publication date
KR101206590B1 (ko) 2012-11-29
EP2393307B1 (en) 2019-01-09
CN102275861A (zh) 2011-12-14
EP2393307A2 (en) 2011-12-07
EP2393307A3 (en) 2014-05-21
KR20110132219A (ko) 2011-12-07
JP2011254192A (ja) 2011-12-15
US20110293128A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
JP5029727B2 (ja) 半導体装置及びマイクロフォン
JP4947191B2 (ja) マイクロフォン
KR101229142B1 (ko) 반도체 장치 및 마이크로폰
JP5327299B2 (ja) 半導体装置及びマイクロフォン
JP5633493B2 (ja) 半導体装置及びマイクロフォン
JP6311376B2 (ja) マイクロフォン
KR101253401B1 (ko) 본딩용 패드의 제조 방법
JP2008160352A (ja) 静電容量センサ
JP4947238B2 (ja) マイクロフォン
JP5354045B2 (ja) マイクロフォン
JP5832313B2 (ja) 圧電発振器用基板および圧電発振器
JP5995388B2 (ja) 圧電発振器
JP2005167792A (ja) 圧電発振器
JP2008109181A (ja) 圧電デバイスおよび電子機器

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20111017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120426

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Ref document number: 5029727

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350