JP2008002953A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】圧力変動に応じて振動するダイヤフラムを有する半導体チップを備える半導体装置において、その小型化を容易に図ることができるようにする。
【解決手段】半導体チップ５と、これに電気接続される回路チップ３と、これらを収納するシールドケース７とを備え、半導体チップ５がダイヤフラム２９を回路チップ３に対向させた状態で回路チップ３の表面３ａに積層して配置され、シールドケース７が導電性部材に絶縁被膜を形成して構成されると共に、回路チップ３を固定する略板状のステージ部４１、半導体チップ５の上面５ａに対向配置された天板部４３、及びステージ部４１の周縁から天板部４３の周縁まで延びて半導体チップ５及び回路チップ３を囲む側壁部４５を備え、回路チップ３の裏面３ｂに外部接続端子９を形成し、ステージ部４１に外部接続端子９を外方に露出させる露出用貫通孔４１ｃを形成した半導体装置１とその製造方法を提供する。
【選択図】図１

Description

この発明は、音圧センサチップや圧力センサチップ等の半導体チップを備える半導体装置及びその製造方法に関する。

従来、シリコンマイクや圧力センサ等の半導体装置では、音圧センサチップや圧力センサチップ等のように、音響等の圧力変動を振動により検出するダイヤフラムを有する半導体チップを回路基板の表面に実装している（例えば、特許文献１参照）。この種の半導体チップを回路基板の表面に配した状態においては、ダイヤフラムと回路基板の表面との間に空洞部が形成されることになる。また、この種の半導体装置では、回路基板の表面に、半導体チップを制御する回路チップを上記半導体チップに並べて実装している。
さらに、この半導体装置では、半導体チップや回路チップを載置する回路基板の表面に導電性材料からなる層を形成すると共に、これら半導体チップ及び回路チップを覆う蓋部材（カバー）に導電性材料からなる導電層を形成し、これら層及び導電層を電気接続している。したがって、これら層及び導電層によって、マイクチップ及び回路チップを取り囲んで電磁妨害を遮断する電磁シールドが構成されている。
特表２００４−５３７１８２号公報

しかしながら、上記従来の半導体装置においては、半導体チップ及び回路チップを回路基板の表面に並べて配置しているため、回路基板のサイズが大きくなって半導体装置の小型化が困難になるという問題がある。
また、回路基板を形成する際には導電性材料からなる層を形成する必要があるため、この層が各チップ用の回路配線と干渉しないように層の設計を工夫する必要があり、層の形成が面倒であるという問題もある。
この発明は、上述した事情に鑑みてなされたものであって、小型化を容易に図ることができると共に半導体チップ及び回路チップを取り囲む電磁シールドを容易に形成することができる半導体装置及びその製造方法を提供することを目的としている。

上記課題を解決するために、この発明は以下の手段を提案している。
請求項１に係る発明は、圧力変動に応じて振動するダイヤフラムを備える半導体チップと、これに電気接続されて前記半導体チップを制御する回路チップと、これら半導体チップ及び回路チップを収納するシールドケースとを備え、前記半導体チップが、前記ダイヤフラムを前記回路チップの表面に対向させた状態で前記回路チップの表面に積層して配置され、前記シールドケースが、導電性部材の表面に絶縁被膜を形成して構成されると共に、前記回路チップを配置して固定する略板状のステージ部と、前記半導体チップの上面に対向配置されて前記ダイヤフラムを外方に露出させる開口部を形成した天板部と、前記ステージ部の周縁から前記天板部の周縁まで延びて前記半導体チップ及び前記回路チップを囲む側壁部とを備え、前記回路チップの裏面に外部接続端子を形成し、前記ステージ部に、前記外部接続端子を外方に露出させる露出用貫通孔を形成することを特徴とする半導体装置を提案している。

この発明に係る半導体装置においては、音響等の圧力変動がシールドケースの開口部を介してダイヤフラムに到達した際に、この圧力変動に基づいて半導体チップのダイヤフラムが振動することで、上記圧力変動を検出することができるようになっている。
この半導体装置を回路基板の搭載面に配置する際には、ステージ部を搭載面に対向させると共に、ステージ部の露出用貫通孔を介して外方に露出する外部接続端子を回路基板と電気接続させることで、半導体チップや回路チップを回路基板に電気接続させることができる。このため、従来のように半導体チップ及び回路チップを個別に回路基板に搭載する必要が無くなる。したがって、半導体装置の小型化を容易に図ることができると共に、回路基板の搭載面に対する半導体装置の搭載面積を小さくすることが可能となる。

また、シールドケースを構成する導電性部材を回路基板のグランドパターンに電気接続することで、外方からシールドケースの内側に侵入しようとする電磁気的なノイズを遮断する電磁シールドを形成することができるため、ノイズが半導体チップや回路チップに到達することを確実に防止できる。
なお、積層された半導体チップ及び回路チップはシールドケースによって覆い隠されるため、これら半導体チップ及び回路チップの機械的な保護も容易に図ることができる。そして、このシールドケースの内側の寸法は、半導体チップや回路チップの大きさと略等しくできるため、半導体装置の大型化を防ぐこともできる。
そして、シールドケースは、導電性部材の表面に絶縁被膜を形成した構成となっているため、シールドケースの内側の寸法を小さくしても、半導体チップや回路チップの電気回路がシールドケースによって短絡することを容易に防止できる。

請求項２に係る発明は、請求項１に記載の半導体装置において、前記回路チップの裏面に、相互に電気接続される接地用のグランド接続端子を少なくとも２つ形成し、一方のグランド接続端子が前記外部接続端子からなり、他方のグランド接続端子を前記ステージ部の表面に対向して配置し、前記他方のグランド接続端子に対向する前記ステージ部の表面に前記導電性部材を露出させて、前記他方のグランド接続端子と前記導電性部材とを電気接続させることを特徴とする半導体装置を提案している。

この発明に係る半導体装置によれば、半導体装置を回路基板に搭載する際に一方のグランド接続端子を回路基板のグランドパターンと電気接続させるだけで、導電性部材を回路基板のグランドパターンに電気接続することができるため、上記電磁シールドを容易に形成することができる。
また、この半導体装置においては、他方のグランド接続端子と導電性部材との電気接続をステージ部の表面と略同一平面上において行うことができるため、半導体装置を回路基板に搭載する際に回路チップやステージ部が加熱されても、回路チップ及びステージ部の熱膨張係数の差に基づく応力が他方のグランド接続端子に発生することを防止できる。

請求項３に係る発明は、請求項１に記載の半導体装置において、前記回路チップの裏面に、接地用のグランド接続端子を形成し、前記ステージ部に前記グランド接続端子を挿通させる接続用貫通孔を形成すると共に、該接続用貫通孔の内周面に前記導電性部材を露出させ、前記グランド接続端子を前記導電性部材に接触させて、前記グランド接続端子と前記導電性部材とを電気接続させることを特徴とする半導体装置を提案している。

この発明に係る半導体装置によれば、半導体装置を回路基板に搭載する際にグランド接続端子を回路基板のグランドパターンと電気接続させるだけで、導電性部材を回路基板のグランドパターンと電気接続することができるため、上記電磁シールドを容易に形成することができる。
また、この半導体装置によれば、同一のグランド接続端子を導電性部材及び回路基板のグランドパターンの両方に電気接続させることができるため、回路チップに形成するグランド接続端子の数を最小限に抑えて回路チップのサイズを小さくすることができる。

請求項４に係る発明は、請求項１から請求項３のいずれか１項に記載の半導体装置において、前記シールドケースが、前記天板部及び少なくとも一部の前記側壁部を有する蓋体側部材と、少なくとも前記ステージ部を有する載置側部材とからなり、これら蓋体側部材及び載置側部材が、相互に嵌め合わせ可能となっていることを特徴とする半導体装置を提案している。

この発明に係る半導体装置を製造する際には、ステージ部の表面に回路チップ及び半導体チップを積層配置した後に、載置側部材及び蓋体側部材を嵌め合わせることで、天板部により半導体チップの上面を覆うことができる。したがって、ステージ部への回路チップ及び半導体チップの積層配置を簡便に行うことができる。

請求項５に係る発明は、請求項１から請求項４のいずれか１項に記載の半導体装置において、前記露出用貫通孔の形成領域を除く前記ステージ部の表面に対向する前記回路チップの裏面の領域に、該裏面から窪んで前記ステージ部を挿入する窪み部が形成されていることを特徴とする半導体装置を提案している。

この発明に係る半導体装置によれば、回路チップをステージ部の表面に配置する際にはステージ部を回路チップの窪み部に挿入するため、ステージ部に対する回路チップの位置決めを容易に行うことができる。
また、ステージ部を窪み部に挿入することで、ステージ部の表面における回路チップの高さ寸法を低くすることができるため、半導体装置の薄型化を容易に図ることができる。

なお、この半導体装置において、例えば、回路チップの裏面から外方に露出する外部接続端子と回路基板とを半田ボールにより電気接続する場合には半田ボールを回路チップの裏面に配置する。ここで、窪み部の深さ寸法をステージ部の厚さ寸法以上とすることで、ステージ部が回路チップの裏面から突出することを防止できるため、ステージ部が回路チップの裏面から突出する場合と比較して、上記半田ボールのサイズを小さくすることができる。
したがって、半田ボールが複数ある場合には相互に隣り合う半田ボール間のピッチを小さくできる、すなわち、隣り合う外部接続端子間のピッチを小さくして回路チップの小型化を図ることができる。

請求項６に係る発明は、請求項１から請求項５のいずれか１項に記載の半導体装置において、前記側壁部に、前記シールドケースの内部から外方に貫通して、前記半導体チップや前記回路チップにおいて発生する熱を外方に逃がす放熱用孔が形成されていることを特徴とする半導体装置を提案している。

請求項７に係る発明は、請求項１から請求項６のいずれか１項に記載の半導体装置において、前記半導体チップ及び前記回路チップが、前記ダイヤフラムの周囲に配置される環状の樹脂シートにより互いに隙間無く接着されていることを特徴とする半導体装置を提案している。

この発明に係る半導体装置によれば、ダイヤフラムが回路チップの表面に対向するように半導体チップを配置することで、ダイヤフラムと半導体チップの表面との間に中空の空洞部が形成されることになる。そして、半導体チップと回路チップとは環状の樹脂シートにより隙間無く接着されるため、上述の空洞部は半導体装置の外方に対して密封されることになる。ここで、空洞部の大きさは、予め形成された樹脂シートの寸法や形状に応じて容易に設定することができるため、半導体装置の製造に際して空洞部の容積が不意に変化することを防止して、ダイヤフラムの振動特性が変化することを防ぐことができる。

請求項８に係る発明は、請求項７に記載の半導体装置において、前記ダイヤフラムに対向する前記回路チップの表面に、該表面から窪む凹部が形成されていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、回路チップに、その表面から窪む凹部を形成しておくことで、ダイヤフラムと回路チップとにより画定される空洞部の容積を拡大することができる。

請求項９に係る発明は、圧力変動に応じて振動するダイヤフラムを備える半導体チップ、及び、これに電気接続されて前記半導体チップを制御する回路チップを、シールドケース内に収納すると共に前記ダイヤフラムを前記シールドケースの外方に露出させる半導体装置の製造方法であって、前記ダイヤフラムを前記回路チップに対向させた状態で、前記回路チップの表面に前記半導体チップを積層して、前記半導体チップ及び前記回路チップを接着固定すると共に相互に電気接続するチップ積層工程と、前記シールドケースの一方を構成し、導電性部材の表面に絶縁被膜を形成してなる載置側部材に備える略板状のステージ部の表面に前記回路チップを固定すると共に、前記ステージ部に形成された露出用貫通孔を介して前記回路チップの裏面に形成された外部接続端子を外方に露出させるチップ固定工程と、前記シールドケースの他方を構成し、導電性部材の表面に絶縁被膜を形成してなる蓋体側部材を、積層状態の前記回路チップ及び前記半導体チップに覆い被せると共に前記載置側部材に嵌め合わせるケース嵌合工程とを備え、前記ケース嵌合工程において、前記蓋体側部材と前記載置側部材との嵌め合わせ部分を擦り合わせて、該嵌め合わせ部分の前記絶縁被膜を削り落とし、前記蓋体側部材の前記導電性部材と前記載置側部材の前記導電性部材とを直接接触させることを特徴とする半導体装置の製造方法を提案している。

この発明に係る半導体装置の製造方法によれば、チップ積層工程及びチップ固定工程を行うことで、ステージ部の表面に回路チップ及び半導体チップを順次積層された状態となり、この状態においてケース嵌合工程を行うだけで、半導体チップ及び回路チップを積層した状態でシールドケース内に収納しながら回路チップの外部接続端子を外方に露出させた上記構成の半導体装置を容易に製造することができる。
したがって、半導体装置の小型化を容易に図ることができると共に、回路基板の搭載面に対する半導体装置の搭載面積を小さくすることが可能となる。また、半導体装置の大型化を防ぎながらシールドケースにより半導体チップ及び回路チップの保護を容易に図ることもできる。

また、この発明に係る半導体装置の製造方法によれば、ケース嵌合工程において、嵌め合わせ部分の絶縁被膜を削り落とし、蓋体側部材の導電性部材と載置側部材の導電性部材とを直接接触させることで電気接続することができる。これにより、導電性部材の表面に絶縁被膜を形成した上記構成のシールドケースを簡便に構成することができる。
したがって、２つの導電性部材のいずれか一方のみを回路基板のグランドパターンに電気接続するだけで、上記電磁シールドを形成することができる。

請求項１０に係る発明は、請求項９に記載の半導体装置の製造方法において、前記チップ固定工程において、前記回路チップの裏面に形成された接地用のグランド接続端子を前記ステージ部の導電性部材に接触させることを特徴とする半導体装置の製造方法を提案している。
この発明に係る半導体装置の製造方法によれば、チップ固定工程においてステージ部の導電性部材をグランド接続端子に電気接続しておくことで、回路チップを介してシールドケースを構成する導電性部材を回路基板のグランドパターンに電気接続することができるため、上記電磁シールドを容易に形成することができる。

請求項１１に係る発明は、請求項９又は請求項１０に記載の半導体装置の製造方法において、前記チップ固定工程において、前記回路チップの裏面から窪む窪み部に、前記露出用貫通孔の形成領域を除くステージ部を挿入することを特徴とする半導体装置の製造方法を提案している。

請求項１及び請求項９に係る発明によれば、半導体チップ及び回路チップを積層して半導体装置が構成されるため、半導体装置の小型化を容易に図ることができると共に、回路基板の搭載面における半導体装置の搭載面積を小さくすることができる。
さらに、導電性部材に絶縁被膜を形成したシールドケースにより半導体チップ及び回路チップを取り囲むことにより、半導体装置の外方側において発生した電気的なノイズが半導体チップに到達することを確実かつ容易に防ぐことができ、ノイズに基づく半導体チップや回路チップの誤作動を確実に防止することができる。
また、シールドケースを設けることで半導体装置の大型化を防ぎながら半導体チップ及び回路チップの保護を図ることもできる。

請求項２、請求項３及び請求項１０に係る発明によれば、ステージ部の導電性部材を回路チップのグランド接続端子に電気接続させることで、上記電磁シールドを容易に形成することができる。
また、請求項２に係る発明によれば、熱膨張係数の差に基づく応力が他方のグランド接続端子に発生することを防止できるため、他方のグランド接続端子と導電性部材との電気接続を確実に保持することができる。
また、請求項３に係る発明によれば、回路チップに形成するグランド接続端子の数を最小限に抑えて回路チップのサイズを小さくすることができるため、半導体装置の更なる小型化を図ることが可能となる。

請求項４に係る発明によれば、ステージ部への回路チップ及び半導体チップの積層配置を簡便に行うことができるため、半導体装置の製造を容易に行うことができる。

請求項５に係る発明によれば、回路チップの裏面にステージ部を挿入させる窪み部を形成することで、ステージ部に対する回路チップの位置決めを容易に行うことができると共に、半導体装置の薄型化を容易に図ることができる。
また、外部接続端子と回路基板とを半田ボールにより電気接続する場合には、相互に隣り合う半田ボール間のピッチを小さくして回路チップの小型化を図ることができるため、半導体装置の更なる小型化を図ることができる。

請求項６に係る発明によれば、シールドケースに放熱用孔を形成することで半導体チップや回路チップにおいて発生した熱を容易に外方に放熱できる。

請求項７に係る発明によれば、半導体装置の製造に際して空洞部の容積が不意に変化することを防止して、ダイヤフラムの振動特性が変化することを防ぐことができるため、半導体装置の歩留まりを向上させて、半導体装置の製造効率の向上を図ることができる。

請求項８に係る発明によれば、回路チップに凹部を形成することにより、空洞部の容積拡大を簡便に図ることができるため、ダイヤフラムが振動しにくくなることを抑制できる。したがって、音響等の圧力変動をダイヤフラムの振動により精度良く検出することが可能となる。
また、従来のように、回路基板に空洞部を拡大するための凹部を形成する必要が無いため、強度等を考慮して回路基板の厚さ寸法を大きくする必要も無くなり、半導体装置を搭載する回路基板の薄型化を容易に図ることが可能となる。

請求項９に係る発明によれば、チップ積層工程、チップ固定工程及びケース嵌合工程を行うだけで前述した構成の半導体装置を容易に製造できるため、半導体装置の製造効率を向上させることができる。

請求項１１に係る発明によれば、チップ固定工程においてステージ部を回路チップの窪み部に挿入することで、ステージ部に対する回路チップの位置決めを容易に行うことができる。

以下、図１〜５を参照して本発明の第１実施形態に係る半導体装置について説明する。図１，２に示すように、この実施形態に係る半導体装置１は、図示しない回路基板の搭載面に搭載されるように構成されており、ＬＳＩチップ（回路チップ）３と、その表面３ａ側に積層されてＬＳＩチップ３に電気接続されるシリコンマイクチップ（半導体チップ）５と、これらＬＳＩチップ３及びシリコンマイクチップ５を収納するシールドケース７とを備えている。ここで、ＬＳＩチップ３及びシリコンマイクチップ５は同じサイズに形成されている。すなわち、ＬＳＩチップ３及びシリコンマイクチップ５を積層した状態においては、シリコンマイクチップ５がＬＳＩチップ３の側部からはみ出さないようになっている。

ＬＳＩチップ３は、後述するシールドケース７のステージ部４１に配置されるようになっており、このステージ部４１に対向するＬＳＩチップ３の裏面３ｂには、回路基板と電気接続するための外部接続端子９が複数形成されている。各外部接続端子９は、ＬＳＩチップ３の裏面３ｂからシリコンマイクチップ５に対向する表面３ａまで貫通してシリコンマイクチップ５を回路基板に電気接続させるための貫通電極を構成している。
このＬＳＩチップ３は、その表面３ａ側をなすＬＳＩチップ本体１３と、裏面３ｂ側をなす配線パッケージ部１５とから構成されている。

ＬＳＩチップ本体１３は、例えばシリコンにより形成されており、シリコンマイクチップ５を制御する役割を果たしている。すなわち、ＬＳＩチップ本体１３は、例えばシリコンマイクチップ５からの電気信号を増幅するための増幅回路や、前記電気信号をデジタル信号として処理するためのＤＳＰ（デジタルシグナルプロセッサ）、Ａ／Ｄ変換器等を含んでいる。
このＬＳＩチップ本体１３には、その厚さ方向に貫通してＬＳＩチップ本体１３の表面３ａ及び裏面１３ｂに露出する貫通ビア１７が設けられている。この貫通ビア１７は、ＬＳＩチップ本体１３の厚さ方向に貫通する貫通孔１７ａ内に導電性材料からなるメタル配線部１７ｂを形成して構成されており、このメタル配線部１７ｂがＬＳＩチップ本体１３の表面３ａ及び裏面１３ｂに露出している。なお、メタル配線部１７ｂは、貫通孔１７ａとＬＳＩチップ本体１３の厚さ方向に重なる位置にも形成されている。

配線パッケージ部１５は、ＬＳＩチップ本体１３の裏面１３ｂを覆う絶縁層１９と、絶縁層１９に封止されて貫通ビア１７のメタル配線部１７ｂをＬＳＩチップ３の裏面３ｂまで配線する配線部２１とを備えている。すなわち、これら貫通ビア１７及び配線部２１により上述した貫通電極となる外部接続端子９が構成されることになる。
配線部２１は、ＬＳＩチップ本体１３の裏面１３ｂに形成された再配線層２１ａや、再配線層２１ａからＬＳＩチップ３の裏面３ｂまで延びる銅ポスト２１ｂにより構成されている。銅ポスト２１ｂの先端は、絶縁層１９からなるＬＳＩチップ３の裏面３ｂから外方に露出しており、上記先端には半田ボール２７が取り付けられている。半田ボール２７は、ＬＳＩチップ３の外部接続端子９を回路基板の搭載面に形成される電極パッド（不図示）に接合させるものである。

なお、図示はしていないが、配線パッケージ部１５にはＬＳＩチップ本体１３の電気回路をＬＳＩチップ３の裏面３ｂまで配線するチップ配線部が、ＬＳＩチップ３を回路基板と電気接続するための外部接続端子として封止されている。このチップ配線部は、上記配線部２１と同様の再配線層や銅ポストにより構成されている。
シリコンマイクチップ５は、音響を電気信号に変換するシリコン製の音圧センサチップである。すなわち、このシリコンマイクチップ５は、半導体装置１の外側に位置する外方空間からの音響等の圧力変動に応じて振動するダイヤフラム２９を備えている。ダイヤフラム２９は、シリコンマイクチップ５の厚さ方向に振動するように構成されている。なお、このシリコンマイクチップ５には、その表面（上面）５ａから窪む凹部３１が形成されており、この凹部３１の底面が上記ダイヤフラム２９により構成されている。この凹部３１は、例えばシリコンエッチングにより形成されている。

このシリコンマイクチップ５は、上記ダイヤフラム２９をＬＳＩチップ３に対向させた状態でＬＳＩチップ３の表面３ａに配置されている。なお、シリコンマイクチップ５のダイヤフラム２９に対向するＬＳＩチップ３の表面３ａには、この表面３ａから窪む凹部３３が形成されている。
また、ＬＳＩチップ３の表面３ａに対向するシリコンマイクチップ５の裏面５ｂには、接続端子３５が突出して設けられている。この接続端子３５は、裏面５ｂに形成された電極パッド３５ａに突出するスタッドバンプ３５ｂを設けて構成されている。ここで、スタッドバンプ３５ｂは、例えば、ボンディングワイヤーの製法によって形成される高さ２０〜５０μｍの突起構造物であり、金（Ａｕ）により形成されている。なお、スタッドバンプ３５ｂは、例えば、電気メッキ法によって形成されるバンプであっても良い。このバンプは、高さ２０〜８０μｍの突起構造物であり、金（Ａｕ）又は半田（スズ（Ｓｎ）と銀（Ａｇ）を含む合金等）により形成されている。

このように構成された接続端子３５は、ＬＳＩチップ３の表面３ａに露出する貫通ビア１７のメタル配線部１７ｂに対向して配置されており、ＬＳＩチップ３の外部接続端子９と電気接続されるようになっている。より具体的には、貫通孔１７ａと重なる位置に配されたメタル配線部１７ｂに接続端子３５が対向するようになっている。
すなわち、このシリコンマイクチップ５は、貫通電極をなす外部接続端子９を介して回路基板と電気接続できるようになっている。また、接続端子３５を貫通ビア１７のメタル配線部１７ｂ上に配置した状態においては、ＬＳＩチップ３の表面３ａとシリコンマイクチップ５の裏面５ｂとの間にスタッドバンプ３５ｂによる隙間が形成されることになる。

これらＬＳＩチップ３の外部接続端子９とシリコンマイクチップ５の接続端子３５との間には、ダイヤフラム２９の周囲に配置される環状の樹脂シート３７が設けられている。この樹脂シート３７は、ＬＳＩチップ３とシリコンマイクチップ５とを接着する役割を果たしており、その厚さ方向に導電性を有すると共に表面に沿う方向に絶縁性を有する異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）により構成されている。
この異方性導電フィルムは、ＬＳＩチップ３及びシリコンマイクチップ５よりも軟質な樹脂材料に導電性を有する導電粒子を含んで構成されている。ここで、樹脂材料は例えばエポキシ樹脂やポリイミド樹脂等からなり、導電粒子は例えば金めっきや銀めっきを施したプラスチック粒子やＮｉ粒子等により構成されている。

ＬＳＩチップ３及びシリコンマイクチップ５は、上記樹脂シート３７を構成する樹脂材料によって互いに隙間無く接着されており、外部接続端子９及び接続端子３５は、上記樹脂シート３７に含まれる導電粒子を介して相互に接触して電気接続されている。
したがって、ＬＳＩチップ３及びシリコンマイクチップ５を積層した状態においては、ダイヤフラム２９とＬＳＩチップ３との間に中空の空洞部Ｓ１が形成されることになる。この空洞部Ｓ１は、樹脂シート３７によって囲まれたＬＳＩチップ３の表面３ａとシリコンマイクチップ５の裏面５ｂとの隙間、及び、ＬＳＩチップ３の表面３ａから窪んだ凹部３３により構成されている。ここで、ＬＳＩチップ３とシリコンマイクチップ５とは樹脂シート３７により隙間無く接着されているため、上記空洞部Ｓ１は半導体装置１の外方に対して密封されることになる。

シールドケース７は、ＬＳＩチップ３及びシリコンマイクチップ５の略全体を覆うように構成されている。すなわち、シールドケース７は、表面４１ａにＬＳＩチップ３を配置して固定する略板状のステージ部４１と、シリコンマイクチップ５の表面５ａに対向配置される略板状の天板部４３と、ステージ部４１の周縁から天板部４３の周縁まで延びてＬＳＩチップ３及びシリコンマイクチップ５の側部を囲む側壁部４５とを備えている。
天板部４３には、シリコンマイクチップ５のダイヤフラム２９を外方に露出させる開口部４３ａが１つ形成されている。また、側壁部４５には、シールドケース７の内部から外方に貫通する放熱用孔４５ａが複数形成されており、この放熱用孔４５ａを介してＬＳＩチップ３やシリコンマイクチップ５から発生する熱を効率よくシールドケース７の外方に逃がすことができるようになっている。

ステージ部４１には、その厚さ方向に貫通してＬＳＩチップ３の外部接続端子９を外方に露出させる露出用貫通孔４１ｃが形成されている。
そして、図３及び図３のＡ−Ａ矢視断面図となる図１に示すように、上記露出用貫通孔４１ｃの形成領域を除くステージ部４１の表面４１ａに対向するＬＳＩチップ３の裏面３ｂの領域には、この裏面３ｂから窪む窪み部１９ａが形成されている。具体的には、この窪み部１９ａは絶縁層１９に形成されている。したがって、ＬＳＩチップ３をステージ部４１に配置する際には、ステージ部４１が窪み部１９ａに挿入されることになる。なお、窪み部１９ａの深さ寸法は、ステージ部４１の厚さ寸法と略等しくなっており、ステージ部４１がＬＳＩチップ３の裏面３ｂから突出することを防止している。
このステージ部４１とＬＳＩチップ３との固定は、ＬＳＩチップ３の裏面３ｂをなす窪み部１９ａの底面とステージ部４１の表面４１ａとの間にダイボンド用の接着剤Ｂ１を配すればよい。なお、この接着剤Ｂ１は、例えば図３に示すように、ＬＳＩチップ３の裏面３ｂの四隅に塗布すればよい。

また、このシールドケース７は２つの部材を嵌め合わせることで構成されている。すなわち、シールドケース７は、図１，５に示すように、ステージ部４１からなる載置側部材と、天板部４３及び側壁部４５からなる蓋体側部材５３とからなり、これらステージ部４１及び蓋体側部材５３が相互に嵌め合わせ可能となっている。
具体的には、載置側部材をなすステージ部４１の周縁には、その表面４１ａ方向に突出する突起部４１ｄが複数形成され、天板部４３から延びる側壁部４５の先端に各突起部４１ｄを嵌め込むための凹部４５ｂが形成されている。したがって、ステージ部４１及び蓋体側部材５３を相互に嵌め合わせた状態においては、側壁部４５の先端がステージ部４１の側部に配されることになる。
なお、この嵌め合わせ状態においては、ステージ部４１の表面４１ａと同一平面に位置する突起部４１ｄの表面と凹部４５ｂの底面とが相互に接触することになるが、これら突起部４１ｄの表面と凹部４５ｂの底面との間に接着剤Ｂ２を塗布しておくことにより、ステージ部４１及び蓋体側部材５３の固定強度を補強することができる（図４参照）。

上述した蓋体側部材５３の内側の寸法は、積層したＬＳＩチップ３及びシリコンマイクチップ５の大きさと略等しくなっている。すなわち、蓋体側部材５３の天板部４３がシリコンマイクチップ５の表面５ａとの間に微小な隙間を介して対向配置されると共に、蓋体側部材５３の側壁部４５がＬＳＩチップ３及びシリコンマイクチップ５の側面との間に微小な隙間を介して対向配置されている。
これらステージ部４１及び蓋体側部材５３は、各々上述した形状に形成された導電性部材６１ａ，６３ａの表面に絶縁被膜６１ｂ，６３ｂを形成して構成されている。具体的には、アルミニウムからなる導電性部材６１ａ，６３ａにアルマイト処理を施すことで絶縁被膜６１ｂ，６３ｂが形成されている。なお、上記アルマイト処理は、導電性部材６１ａ，６３ａをステージ部４１、蓋体側部材５３の各形状に形成した後に施されるため、ステージ部４１の露出用貫通孔４１ｃ、天板部４３の開口部４３ａ及び側壁部４５の放熱用孔４５ａの各内周面にも絶縁被膜６１ｂ，６３ｂが形成されることになる。

これらステージ部４１の導電性部材６１ａと蓋体側部材５３の導電性部材６３ａとは、嵌め合わせの際に突起部４１ｄ及び凹部４５ｂの側部を擦り合わせてこの部分の絶縁被膜６１ｂ，６３ｂを削り落とすことで、直接接触することになる。すなわち、ステージ部４１の導電性部材６１ａと蓋体側部材５３の導電性部材６３ａとが相互に電気接続されることになる。
また、ステージ部４１の導電性部材６１ａは、ＬＳＩチップ３に形成される接地用のグランド接続端子を介して回路基板のグランドパターンと電気接続することができるようになっている。すなわち、図３，４に示すように、ＬＳＩチップ３の裏面３ｂをなす窪み部１９ａの底面には上記グランド接続端子（他方のグランド接続端子）６７が形成されており、このグランド接続端子６７に対向するステージ部４１の表面４１ａに導電性部材６１ａを露出させて上記グランド接続端子６７と電気接続させる。具体的には、露出した導電性部材６１ａとグランド接続端子６７とを導電性接着剤６８により電気接続する。
なお、上述した導電性部材６１ａの露出は、例えば上述したアルマイト処理を行う際にマスキングを施して絶縁被膜６１ｂが形成されないようにすればよい。

このグランド接続端子６７は、上述した外部接続端子９と同様に、貫通孔６９ａとメタル配線部６９ｂとから構成される貫通ビア６９及び再配線層７１ａと銅ポスト７１ｂとから構成される配線部７１を有しており、ＬＳＩチップ３の裏面３ｂからシリコンマイクチップ５に対向する表面３ａまで貫通する貫通電極を構成している。
また、ＬＳＩチップ３の表面３ａに対向するシリコンマイクチップ５の裏面５ｂには、シリコンマイクチップ５を回路基板のグランドパターンに電気接続するためのグランド端子７３が形成されている。このグランド端子７３は、上述したシリコンマイクチップ５の接続端子３５と同様に電極パッド７３ａ及びスタッドバンプ７３ｂにより構成されており、樹脂シート３７を介して上記グランド接続端子６７に電気接続される。
また、上記のように構成されたグランド接続端子６７は、回路基板のグランドパターンに接続されてグランド接続端子として機能する１つの外部接続端子（一方のグランド接続端子）９に電気接続されている。以上のことから、ステージ部４１の導電性部材６１ａをグランド接続端子６７及び１つの外部接続端子９を介して回路基板のグランドパターンに電気接続することができる。

以上のように構成された半導体装置１を製造する際には、はじめに、ＬＳＩチップ３の表面３ａにシリコンマイクチップ５を積層して、シリコンマイクチップ５及びＬＳＩチップ３を接着固定すると共に相互に電気接続する（チップ積層工程）。
このチップ積層工程においては、はじめに、凹部３３の周囲に位置してＬＳＩチップ３の表面３ａに樹脂シート３７を仮止めしておく。この際には、樹脂シート３７が各貫通ビア１７，６９のメタル配線部１７ｂ，６９ｂ上にも配置される。また、上記樹脂シート３７の仮止めと同時若しくは前後に、シリコンマイクチップ５の電極パッド３５ａ，７３ａにスタッドバンプ３５ｂ，７３ｂを形成して接続端子３５やグランド端子７３を構成しておく。

次いで、各接続端子３５やグランド端子７３を各貫通ビア１７，６９に対向させた状態で、ＬＳＩチップ３の表面３ａにシリコンマイクチップ５を積層する。
この際には、シリコンマイクチップ５側から圧力をかけながら樹脂シート３７を加熱する。これにより、樹脂シート３７を構成する樹脂材料が溶融して、接続端子３５やグランド端子７３のスタッドバンプ３５ｂ，７３ｂが樹脂シート３７内に沈み込むと共に、樹脂シート３７の導電粒子が相互に対向するメタル配線部１７ｂ，６９ｂとスタッドバンプ３５ｂ，７３ｂとの間に挟み込まれることになる。以上により、ＬＳＩチップ３及びシリコンマイクチップ５が相互に接着固定されると共に、外部接続端子９及び接続端子３５、また、グランド接続端子６７及びグランド端子７３が相互に電気接続されることになり、チップ積層工程が終了する。

チップ積層工程の終了後には、ＬＳＩチップ３をステージ部４１の表面４１ａに固定する（チップ固定工程）。この工程においては、露出用貫通孔４１ｃの形成領域を除くステージ部４１をＬＳＩチップ３の窪み部１９ａに挿入する。これにより、ＬＳＩチップ３の外部接続端子９が、ステージ部４１の露出用貫通孔４１ｃを介して外方に露出することになる。
また、この工程においては、導電性接着剤６８を介して窪み部１９ａの底面に位置するグランド接続端子６７をステージ部４１の表面４１ａに露出する導電性部材６１ａに接触させて電気接続する。

最後に、蓋体側部材５３を積層状態のＬＳＩチップ３及びシリコンマイクチップ５に覆い被せると共にステージ部４１に嵌め合わせる（ケース嵌合工程）ことで、半導体装置１の製造が完了する。
このケース嵌合工程においては、ステージ部４１と蓋体側部材５３との嵌め合わせ部分となる突起部４１ｄ及び凹部４５ｂの側部を擦り合わせて、この嵌め合わせ部分の絶縁被膜６１ｂ，６３ｂを削り落とし、ステージ部４１の導電性部材６１ａと蓋体側部材５３の導電性部材６３ａとを直接接触させる。

以上のように製造された半導体装置１を回路基板に搭載する際には、ステージ部４１の裏面４１ｂ及びＬＳＩチップ３の裏面３ｂを回路基板の搭載面に対向させると共に半田ボール２７を回路基板の電極パッドに接触させた状態で、半田ボール２７を加熱しながら半導体装置１を回路基板に押しつける。これにより、半導体装置１が回路基板の搭載面に固定されると共にＬＳＩチップ３及びシリコンマイクチップ５が回路基板と電気接続されることになる。
この半導体装置１においては、音響等の圧力変動がシールドケース７の開口部４３ａを介してシリコンマイクチップ５のダイヤフラム２９に到達した際に、この圧力変動に基づいてダイヤフラム２９が振動することで、上記圧力変動を検出することができる。

上記半導体装置１及びその製造方法によれば、貫通電極をなす外部接続端子９を回路基板に電気接続させることで、ＬＳＩチップ３及びシリコンマイクチップ５を回路基板に電気接続できるため、従来のようにシリコンマイクチップ５及びＬＳＩチップ３を個別に回路基板に搭載する必要が無くなる。したがって、半導体装置１の小型化を容易に図ることができると共に、回路基板の搭載面における半導体装置１の搭載面積を小さくすることが可能となる。具体的には、半導体装置１や上記搭載面積をチップサイズパッケージの大きさとすることができる。
また、シールドケース７を構成する導電性部材６１ａ，６３ａを回路基板のグランドパターンに電気接続することで、外方からシールドケース７の内側に侵入しようとする電磁気的なノイズを遮断する電磁シールドを形成することができるため、ノイズがＬＳＩチップ３やシリコンマイクチップ５に到達することを容易かつ確実に防止できる。したがって、ノイズに基づくＬＳＩチップ３やシリコンマイクチップ５の誤作動を確実に防止することができる。

さらに、導電性部材６１ａ，６３ａはＬＳＩチップ３のグランド接続端子６７及び１つの外部接続端子９を介して回路基板と電気接続されているため、半導体装置１を回路基板に搭載するだけで、導電性部材６１ａ，６３ａと回路基板とを電気接続させることができ、上記電磁シールドを容易に形成することができる。
また、グランド接続端子６７と導電性部材６１ａとの電気接続は、ステージ部４１の表面４１ａと略同一平面上において行われるため、半導体装置１を回路基板に搭載する際にＬＳＩチップ３やステージ部４１が加熱されても、ＬＳＩチップ３及びステージ部４１の熱膨張係数の差に基づく応力がグランド接続端子６７に発生することを防止できる。したがって、グランド接続端子６７と導電性部材６１ａとの電気接続を確実に保持することができる。

さらに、積層されたＬＳＩチップ３及びシリコンマイクチップ５はシールドケース７によって覆い隠されるため、これらＬＳＩチップ３及びシリコンマイクチップ５の機械的な保護も容易に図ることができる。そして、このシールドケース７の内側の寸法は、ＬＳＩチップ３やシリコンマイクチップ５の大きさと略等しくできるため、半導体装置１の大型化を防ぐこともできる。
また、シールドケース７は、導電性部材６１ａ，６３ａの表面に絶縁被膜６１ｂ，６３ｂを形成した構成となっているため、シールドケース７の内側の寸法を小さくしても、ＬＳＩチップ３やシリコンマイクチップ５の電気回路がシールドケース７によって短絡することを容易に防止できる。

さらに、シールドケース７を相互に嵌め合わせ可能なステージ部４１及び蓋体側部材５３とにより構成することで、ステージ部４１の表面４１ａにＬＳＩチップ３及びシリコンマイクチップ５を積層配置した後に、ステージ部４１及び蓋体側部材５３を嵌め合わせることができる。すなわち、上記積層配置の後に、天板部４３によりシリコンマイクチップ５の表面５ａを覆うことができる。したがって、ステージ部４１へのＬＳＩチップ３及びシリコンマイクチップ５の積層配置を簡便に行うことができ、半導体装置１の製造を容易に行うことができる。

また、ＬＳＩチップ３をステージ部４１の表面４１ａに載置する際にはステージ部４１を窪み部１９ａに挿入するため、ステージ部４１に対するＬＳＩチップ３の位置決めを容易に行うことができる。
さらに、ステージ部４１を窪み部１９ａに挿入することで、ステージ部４１の表面４１ａにおけるＬＳＩチップ３の高さ寸法を低くすることができるため、半導体装置１の薄型化を容易に図ることができる。

また、窪み部１９ａに挿入されたステージ部４１はＬＳＩチップ３の裏面３ｂから突出しないため、ステージ部４１が上記裏面３ｂから突出する場合と比較して、裏面３ｂに取りつけられる半田ボール２７のサイズを小さくすることができる。これにより、相互に隣り合う半田ボール２７間のピッチを小さくできる、すなわち、隣り合う外部接続端子９間のピッチを小さくでき、ＬＳＩチップ３の小型化を図ることが可能となる。したがって、半導体装置１の更なる小型化を図ることができる。

さらに、樹脂シート３７により密封されてダイヤフラム２９とＬＳＩチップ３との間に形成される空洞部Ｓ１の大きさは、予め形成された樹脂シート３７の寸法や形状に応じて容易に設定することができるため、半導体装置１の製造に際して空洞部Ｓ１の容積が不意に変化することを防止して、ダイヤフラム２９の振動特性が変化することを防ぐことができる。したがって、半導体装置１の歩留まりを向上させて、半導体装置１の製造効率の向上を図ることができる。

また、ＬＳＩチップ３に凹部３３を形成することにより、空洞部Ｓ１の容積拡大を簡便に図ることができるため、ダイヤフラム２９が振動しにくくなることを抑制できる。したがって、音響等の圧力変動をダイヤフラム２９の振動により精度良く検出することが可能となる。
また、従来のように、回路基板に空洞部Ｓ１を拡大するための凹部を形成する必要が無いため、強度等を考慮して回路基板の厚さ寸法を大きくする必要も無くなり、半導体装置１を搭載する回路基板の薄型化を容易に図ることが可能となる。

さらに、シリコンマイクチップ５とＬＳＩチップ３とを接着する樹脂シート３７として異方性導電フィルムを使用することで、樹脂シート３７を介して貫通ビア１７，６７のメタル配線部１７ｂ，６７ｂと接続端子３５やグランド端子７３とを接触させて電気接続することができる、すなわち、異方性導電フィルムにより貫通ビア１７，６７と接続端子３５やグランド端子７３とを接合することができる。したがって、貫通ビア１７と接続端子３５やグランド端子７３とを接合するための別途接合部材を用意する必要が無くなり、貫通ビア１７と接続端子３５やグランド端子７３との電気接続を容易に行うことができる。

また、異方性導電フィルムを使用することで、ＬＳＩチップ３の表面３ａ上で相互に隣り合う貫通ビア１７，６７同士や、シリコンマイクチップ５の裏面５ｂ上で相互に隣り合う接続端子３５やグランド端子７３同士が電気接続されることも容易に防止できるため、相互に隣り合う貫通ビア１７，６７間、接続端子３５間、グランド端子７３間のピッチを小さくすることができる。したがって、ＬＳＩチップ３及びシリコンマイクチップ５の更なる小型化を図ることができる。
さらに、異方性導電フィルムを構成してＬＳＩチップ３及びシリコンマイクチップ５を相互に接着させる樹脂材料は、ＬＳＩチップ３及びシリコンマイクチップ５よりも軟質であるため、互いに接着されたＬＳＩチップ３とシリコンマイクチップ５との間に発生する応力を樹脂シート３７の変形により緩和することができる。

また、上記半導体装置１の製造方法によれば、チップ積層工程及びチップ固定工程を行うことで、ステージ部４１の表面４１ａにＬＳＩチップ３及びシリコンマイクチップ５を順次積層された状態となり、この状態においてケース嵌合工程を行うだけで、ＬＳＩチップ３及びシリコンマイクチップ５を積層した状態でシールドケース７内に収納しながらＬＳＩチップ３の外部接続端子９を外方に露出させる半導体装置１を容易に製造することができる。
さらに、上記製造方法によれば、ケース嵌合工程において、嵌め合わせ部分の絶縁被膜６１ｂ，６３ｂを削り落とし、ステージ部４１の導電性部材６１ａと蓋体側部材５３の導電性部材６３ａとを直接接触させて電気接続することができるため、電気的に一体とされた導電性部材６１ａ，６３ａの表面に絶縁被膜６１ｂ，６３ｂを形成したシールドケース７を簡便に構成することができる。
以上のことから、半導体装置１を容易に製造することができ、半導体装置１の製造効率を向上させることができる。

次に、本発明による第２実施形態について図６，７を参照して説明する。なお、この第２実施形態の半導体装置は、主として第１実施形態とグランド接続端子の構成についてのみ異なっている。ここでは、主に上記相違点についてのみ説明し、第１実施形態の半導体装置１の構成要素と同一の部分については同一符号を付し、その説明を省略する。

図６は、図７におけるＣ−Ｃ矢視断面図となっている。これら図６，７に示すように、この実施形態に係る半導体装置８１においては、ＬＳＩチップ３に形成される接地用のグランド接続端子８３が、ステージ部４１に形成される接続用貫通孔８５に挿通されている。
すなわち、上記グランド接続端子８３は、第１実施形態のグランド接続端子６７と同様に、貫通孔８７ａとメタル配線部８７ｂとから構成される貫通ビア８７及び再配線層８９ａと配線用ポスト８９ｂとから構成される配線部８９を有している。なお、配線用ポスト８９ｂは第１実施形態における銅ポスト７１ｂに対応している。そして、このグランド接続端子８３においては、配線用ポスト８９ｂがＬＳＩチップ３の裏面３ｂをなす窪み部１９ａの底面から突出しており、この突出部分の外周面がステージ部４１の接続用貫通孔８５の内周面に接触している。

また、接続用貫通孔８５の内周面にはステージ部４１を構成する導電性部材６１ａが露出しているため、この導電性部材６１ａとグランド接続端子８３とが電気接続されることになる。なお、上述した導電性部材６１ａの露出は、例えば絶縁被膜６１ｂを形成するアルマイト処理の終了後に接続用貫通孔８５を形成することで実現できる。
接続用貫通孔８５に挿通される配線用ポスト８９ｂの先端は、ステージ部４１の裏面４１ｂと略同一平面を形成するように形成されており、この先端には外部接続端子９に取りつけられるものと同様の半田ボール９１が取りつけられている。
なお、接続用貫通孔８５に挿通される配線用ポスト８９ｂの突出部分は、例えば、ＬＳＩチップ３をステージ部４１に載置した後に、接続用貫通孔８５内に半田等の導電性材料を充填して形成すればよい。

上記構成の半導体装置８１を製造する際には、第１実施形態と同様のチップ積層工程及びチップ固定工程を行う。ただし、チップ固定工程においては、ステージ部４１をＬＳＩチップ３の窪み部１９ａに挿入してＬＳＩチップ３をステージ部４１に載置した後に、接続用貫通孔８５内に半田等の導電性材料を充填して配線用ポスト８９ｂを形成する等して、グランド接続端子８３を接続用貫通孔８５の内周面に露出するステージ部４１の導電性部材６１ａに接触させて電気接続する。
そして、このチップ固定工程の後に第１実施形態と同様のケース嵌合工程を行うことで、半導体装置８１の製造が完了する。

この半導体装置８１及びその製造方法によれば、実施形態１と同様の効果を奏する。すなわち、半導体装置８１を回路基板に搭載する際に半田ボール９１を介してグランド接続端子８３と回路基板のグランドパターンとを電気接続するだけで、導電性部材６１ａ，６３ａと上記グランドパターンとを電気接続させることができるため、電磁シールドを容易に形成することができる。
また、この半導体装置８１によれば、同一のグランド接続端子８３を導電性部材６１ａ及び回路基板のグランドパターンの両方に電気接続させることができるため、第１実施形態のようにグランド接続端子として機能させる外部接続端子９が不要となる。したがって、ＬＳＩチップ３に形成するグランド接続端子の数を最小限に抑えてＬＳＩチップ３のサイズをさらに小さくすることができる。

なお、上述した２つの実施形態においては、同じサイズのＬＳＩチップ３及びシリコンマイクチップ５を備える半導体装置１，８１について述べたが、これに限ることはなく、異なるサイズのＬＳＩチップ及びシリコンマイクチップを備える半導体装置に適用することができる。すなわち、シリコンマイクチップ５は、例えば図８に示すように、ＬＳＩチップ３よりも小さいサイズに形成される、すなわち、ＬＳＩチップ３がシリコンマイクチップ５の側部からはみ出すような大きさに形成されるとしても構わない。
この構成の場合には、積層したＬＳＩチップ３及びシリコンマイクチップ５を覆う蓋体側部材１０１の側壁部１０３に段差部１０３ｃを形成しておくことで、側壁部１０３をＬＳＩチップ３及びシリコンマイクチップ５の側面との間に微小な隙間を介して対向配置させることができる。

すなわち、この側壁部１０３は、シリコンマイクチップ５の周囲に配置されてシリコンマイクチップ５の側面との間に微小な隙間を介して対向する筒状の小径部１０３ａと、この周囲に配置されてＬＳＩチップ３の側面との間に微小な隙間を介して対向する筒状の大径部１０３ｂと、これら小径部１０３ａ及び大径部１０３ｂを連結する環状の段差部１０３ｃとを備えている。なお、上記実施形態と同様の放熱用孔１０３ｄは、例えば図示のように小径部１０３ａや大径部１０３ｂに形成すればよい。

そして、上述のようにシリコンマイクチップ５のサイズがＬＳＩチップ３よりも小さい場合には、図示のように接続端子３５が貫通孔１７ａからずれた位置に形成されることがあるが、この場合には、メタル配線部１７ｂを貫通孔１７ａの形成位置から接続端子３５に対向する位置までＬＳＩチップ３の表面３ａに延ばして形成すればよい。なお、この場合には、貫通孔１７ａとＬＳＩチップ３の厚さ方向に重なる位置にメタル配線部１７ｂを形成する必要はない。
また、図示はしていないが、シリコンマイクチップ５のグランド端子７３がグランド接続端子６７を構成する貫通孔６９ａからずれた位置に形成された場合も、上述と同様に、メタル配線部６９ｂを貫通孔６９ａの形成位置からグランド端子７３に対向する位置まで延ばして形成すればよい。

また、シリコンマイクチップ５は、例えば図９に示すように、ＬＳＩチップ３よりも大きいサイズに形成される、すなわち、シリコンマイクチップ５がＬＳＩチップ３の側部からはみ出すような大きさに形成されるとしても構わない。この構成の場合には、シリコンマイクチップ５の側面との間に微小な隙間を介して対向配置させるように蓋体側部材１１１の側壁部１１３を形成すればよい。この場合には、相互に対向するＬＳＩチップ３の側面と側壁部１１３との隙間が大きくなる。
なお、この構成の場合には、シリコンマイクチップ５の接続端子３５やグランド端子７３がＬＳＩチップ３の表面３ａに設けられるメタル配線部１７ｂ，６９ｂに対向するように、シリコンマイクチップ５の裏面５ｂにおける接続端子３５やグランド端子７３の形成位置を考慮する必要がある。

また、上述した２つの実施形態において、シールドケース７は、載置側部材であるステージ部４１の上方側から蓋体側部材５３を被せるように構成されるとしたが、これに限ることはなく、少なくとも互いに嵌め合わせ可能な載置側部材及び蓋体側部材により構成されていればよい。
すなわち、例えば図１０に示すように、シールドケース１２１は、略板状のステージ部１２２を有する載置側部材１２３の側方側から蓋体側部材１２５をスライドさせて、これら載置側部材１２３及び蓋体側部材１２５を相互に嵌め合わせるように構成されるとしても構わない。

具体的には、ステージ部１２２及び蓋体側部材１２５の側壁部１２７Ａにステージ部１２２の表面１２２ａ方向に延びるスリット１２２ｃ，１２７ｃをそれぞれ形成しておき、これら２つのスリット１２２ｃ，１２７ｃを相互に挿通させることで、載置側部材１２３及び蓋体側部材１２５嵌め合わせればよい。なお、この構成の場合においては、例えば、２つのスリット１２２ｃ，１２７ｃを相互に挿通させる際にスリット１２２ｃ，１２７ｃの部分に形成される絶縁被膜を削り落とすようにすれば、蓋体側部材１２５及びステージ部１２２を構成する導電性部材を相互に電気接続させることができる。

また、上述の構成の場合においては、ステージ部１２２に積層されたＬＳＩチップ３及びシリコンマイクチップ５を蓋体側部材１２５の側方から内部に挿入する必要がある。そこで、天板部１２９及び一部の側壁部１２７Ａ（以下、一の側壁部１２７Ａと呼ぶ。）を一体的に形成して蓋体側部材１２５を構成し、蓋体側部材１２５にＬＳＩチップ３及びシリコンマイクチップ５を挿入させるための開口部１２５Ａを形成すればよい。また、ステージ部１２２及び一の側壁部１２７Ａと共にＬＳＩチップ３及びシリコンマイクチップ５の周囲を取り囲む他の側壁部１２７Ｂを一体的に形成して載置側部材１２３を構成すればよい。これにより、載置側部材１２３及び蓋体側部材１２５を相互に嵌め合わせる際に、他の側壁部１２７Ｂによって上述した開口部１２５Ａを塞ぐことができる。

さらに、上述した２つの実施形態においては、チップ積層工程の後にチップ固定工程を行うとしたが、これに限ることはなく、例えば、ＬＳＩチップ３をステージ部４１の表面４１ａに固定するチップ固定工程を行った後に、ＬＳＩチップ３にシリコンマイクチップ５を積層するチップ積層工程を行うとしても構わない。
また、窪み部１９ａの深さ寸法は、ステージ部４１の厚さ寸法と略等しいとしたが、これに限ることはなく、例えば、ステージ部４１の厚さ寸法よりも大きくしても構わない。この場合にも、ステージ部４１がＬＳＩチップ３の裏面３ｂから突出することを防止できるため、ステージ部４１がＬＳＩチップ３の裏面３ｂから突出する場合と比較して、半田ボール２７のサイズを小さくすることができる。

さらに、ＬＳＩチップ３には、その裏面３ｂから突出する半田ボール２７，９１が設けられるとしたが、これに限ることはなく、少なくともＬＳＩチップ３を回路基板と電気的に接続するための端子が上記裏面３ｂに設けられていればよい。すなわち、ＬＳＩチップ３の裏面３ｂには、例えば銅ポスト２１ｂや配線用ポスト８９ｂが突出して形成されるとしても構わない。

また、ＬＳＩチップ３は、ＬＳＩチップ本体１３及び配線パッケージ部１５から構成されるとしたが、これに限ることはなく、例えばＬＳＩチップ本体１３のみにより構成されるとしても構わない。この構成の場合には、例えば貫通電極としての外部接続端子９やグランド接続端子６７，８３が貫通ビア１７，６９，８７のみにより構成されることになる。
さらに、樹脂シート３７は、異方性導電フィルムにより構成されるとしたが、これに限ることはなく、少なくともＬＳＩチップ３及びシリコンマイクチップ５よりも軟質な樹脂材料により構成されていればよい。ただし、この構成の場合には、半田や導電性接着剤等の別途接合部材により外部接続端子９及び接続端子３５等を接合させることが好ましい。なお、導電性接着剤はエポキシ樹脂等の樹脂材料を主成分としたものである。

例えば、上述した半田を用いて上記接合を行う場合には、予めＬＳＩチップ３の表面３ａに露出する貫通ビア１７，６９，８７に半田を印刷した上で、上記実施形態と同様に樹脂シートをＬＳＩチップ３の表面３ａに仮止めしておく。次いで、上記実施形態と同様に、ＬＳＩチップ３の表面３ａにシリコンマイクチップ５を積層して、シリコンマイクチップ５側から圧力をかけながら樹脂シート及び半田を加熱する。
この際には、スタッドバンプ３５ｂ，７３ｂが樹脂シート内に沈み込んで半田に接触する。また、この加熱の際には半田も溶融するため、スタッドバンプ３５ｂ，７３ｂと貫通ビア１７，６９，８７とが半田により接合されることになる。

また、例えば、上述した導電性接着剤を用いて上記接合を行う場合には、予めシリコンマイクチップ５のスタッドバンプ３５ｂ，７３ｂに導電性接着剤を付着させておき、上記実施形態と同様に樹脂シートをＬＳＩチップ３の表面３ａに仮止めする。次いで、上記実施形態と同様に、ＬＳＩチップ３の表面３ａにシリコンマイクチップ５を積層して、シリコンマイクチップ５側から圧力をかけながら樹脂シート及び導電性接着剤を加熱する。
この際には、スタッドバンプ３５ｂ，７３ｂが樹脂シート内に沈み込んで導電性接着剤に接触する。また、この加熱の際には導電性接着剤の樹脂材料も溶融するため、スタッドバンプ３５ｂ，７３ｂと貫通ビア１７，６９，８７とが導電性接着剤により接合されることになる。

さらに、ＬＳＩチップ３には、表面３ａから窪んでダイヤフラム２９に対向する凹部３３が形成されるとしたが、これに限ることはなく、空洞部Ｓ１を構成するＬＳＩチップ３の表面３ａとシリコンマイクチップ５の裏面５ｂとの隙間が、音響等の圧力変動をダイヤフラム２９の振動により精度良く検出できる程度の大きさであれば、特に形成しなくてもよい。
また、シリコンマイクチップ５は、ダイヤフラム２９を備えた音圧センサチップからなるとしたが、これに限ることはなく、少なくともシリコンマイクチップ５を構成するダイヤフラム２９のような可動部分を有していればよい。したがって、半導体チップは、例えば、半導体装置１，８１の外方空間の圧力や圧力変化を計測する圧力センサチップであってもよい。

以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

この発明の一実施形態に係る半導体装置を示す側断面図である。 図１の半導体装置を蓋体側部材、シリコンマイクチップ、ＬＳＩチップ及びステージ部に分解した状態を示す側断面図である。 図１の半導体装置をＬＳＩチップの裏面側から見た様子を示す平面図である。 図３のＢ−Ｂ矢視断面図である。 図１の半導体装置において、蓋体側部材とステージ部とを嵌め合わせる前の状態を示す斜視図である。 この発明の第２の実施形態に係る半導体装置を示す側断面図である。 図６の半導体装置をＬＳＩチップの裏面側から見た様子を示す平面図である。 この発明の他の実施形態に係る半導体装置を示す側断面図である。 この発明の他の実施形態に係る半導体装置を示す側断面図である。 この発明の他の実施形態に係る半導体装置であって、蓋体側部材を載置側部材に嵌め合わせる前の状態を示す斜視図である。

符号の説明

１，８１・・・半導体装置、３・・・ＬＳＩチップ（回路チップ）、３ａ・・・表面、３ｂ・・・裏面、５・・・シリコンマイクチップ（半導体チップ）、５ａ・・・表面（上面）、５ｂ・・・裏面、７，１２１・・・シールドケース、９・・・外部接続端子、１９ａ・・・窪み部、２９・・・ダイヤフラム、３３・・・凹部、３７・・・樹脂シート、４１・・・ステージ部（載置用部材）、４１ａ，１２２ａ・・・表面、４１ｃ・・・露出用貫通孔、４３，１２９・・・天板部、４５，１０３，１１３，１２７・・・側壁部、４５ａ，１０３ｄ・・・放熱用孔、５３，１０１，１１１，１２５・・・蓋体側部材、６１ａ，６３ａ・・・導電性部材、６１ｂ，６３ｂ・・・絶縁被膜、６７・・・グランド接続端子（他方のグランド接続端子）、８３・・・グランド接続端子、８５・・・接続用貫通孔、１２２・・・ステージ部、１２３・・・載置側部材

Claims (11)

1. 圧力変動に応じて振動するダイヤフラムを備える半導体チップと、これに電気接続されて前記半導体チップを制御する回路チップと、これら半導体チップ及び回路チップを収納するシールドケースとを備え、
   前記半導体チップが、前記ダイヤフラムを前記回路チップの表面に対向させた状態で前記回路チップの表面に積層して配置され、
   前記シールドケースが、導電性部材の表面に絶縁被膜を形成して構成されると共に、前記回路チップを配置して固定する略板状のステージ部と、前記半導体チップの上面に対向配置されて前記ダイヤフラムを外方に露出させる開口部を形成した天板部と、前記ステージ部の周縁から前記天板部の周縁まで延びて前記半導体チップ及び前記回路チップを囲む側壁部とを備え、
   前記回路チップの裏面に外部接続端子を形成し、
   前記ステージ部に、前記外部接続端子を外方に露出させる露出用貫通孔を形成することを特徴とする半導体装置。
2. 前記回路チップの裏面に、相互に電気接続される接地用のグランド接続端子を少なくとも２つ形成し、
   一方のグランド接続端子が前記外部接続端子からなり、
   他方のグランド接続端子を前記ステージ部の表面に対向して配置し、
   前記他方のグランド接続端子に対向する前記ステージ部の表面に前記導電性部材を露出させて、前記他方のグランド接続端子と前記導電性部材とを電気接続させることを特徴とする請求項１に記載の半導体装置。
3. 前記回路チップの裏面に、接地用のグランド接続端子を形成し、
   前記ステージ部に前記グランド接続端子を挿通させる接続用貫通孔を形成すると共に、該接続用貫通孔の内周面に前記導電性部材を露出させ、
   前記グランド接続端子を前記導電性部材に接触させて、前記グランド接続端子と前記導電性部材とを電気接続させることを特徴とする請求項１に記載の半導体装置。
4. 前記シールドケースが、前記天板部及び少なくとも一部の前記側壁部を有する蓋体側部材と、少なくとも前記ステージ部を有する載置側部材とからなり、
   これら蓋体側部材及び載置側部材が、相互に嵌め合わせ可能となっていることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
5. 前記露出用貫通孔の形成領域を除く前記ステージ部の表面に対向する前記回路チップの裏面の領域に、該裏面から窪んで前記ステージ部を挿入する窪み部が形成されていることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。
6. 前記側壁部に、前記シールドケースの内部から外方に貫通して、前記半導体チップや前記回路チップにおいて発生する熱を外方に逃がす放熱用孔が形成されていることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置。
7. 前記半導体チップ及び前記回路チップが、前記ダイヤフラムの周囲に配置される環状の樹脂シートにより互いに隙間無く接着されていることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。
8. 前記ダイヤフラムに対向する前記回路チップの表面に、該表面から窪む凹部が形成されていることを特徴とする請求項７に記載の半導体装置。
9. 圧力変動に応じて振動するダイヤフラムを備える半導体チップ、及び、これに電気接続されて前記半導体チップを制御する回路チップを、シールドケース内に収納すると共に前記ダイヤフラムを前記シールドケースの外方に露出させる半導体装置の製造方法であって、
   前記ダイヤフラムを前記回路チップに対向させた状態で、前記回路チップの表面に前記半導体チップを積層して、前記半導体チップ及び前記回路チップを接着固定すると共に相互に電気接続するチップ積層工程と、
   前記シールドケースの一方を構成し、導電性部材の表面に絶縁被膜を形成してなる載置側部材に備える略板状のステージ部の表面に前記回路チップを固定すると共に、前記ステージ部に形成された露出用貫通孔を介して前記回路チップの裏面に形成された外部接続端子を外方に露出させるチップ固定工程と、
   前記シールドケースの他方を構成し、導電性部材の表面に絶縁被膜を形成してなる蓋体側部材を、積層状態の前記回路チップ及び前記半導体チップに覆い被せると共に前記載置側部材に嵌め合わせるケース嵌合工程とを備え、
   前記ケース嵌合工程において、前記蓋体側部材と前記載置側部材との嵌め合わせ部分を擦り合わせて、該嵌め合わせ部分の前記絶縁被膜を削り落とし、前記蓋体側部材の前記導電性部材と前記載置側部材の前記導電性部材とを直接接触させることを特徴とする半導体装置の製造方法。
10. 前記チップ固定工程において、前記回路チップの裏面に形成された接地用のグランド接続端子を前記ステージ部の導電性部材に接触させることを特徴とする請求項９に記載の半導体装置の製造方法。
11. 前記チップ固定工程において、前記回路チップの裏面から窪む窪み部に、前記露出用貫通孔の形成領域を除くステージ部を挿入することを特徴とする請求項９又は請求項１０に記載の半導体装置の製造方法。
    
    

Images