JP4052078B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4052078B2
JP4052078B2 JP2002292856A JP2002292856A JP4052078B2 JP 4052078 B2 JP4052078 B2 JP 4052078B2 JP 2002292856 A JP2002292856 A JP 2002292856A JP 2002292856 A JP2002292856 A JP 2002292856A JP 4052078 B2 JP4052078 B2 JP 4052078B2
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
semiconductor
wiring
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002292856A
Other languages
English (en)
Other versions
JP2004128356A (ja
Inventor
隆雄 西村
晃 高島
要 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002292856A priority Critical patent/JP4052078B2/ja
Publication of JP2004128356A publication Critical patent/JP2004128356A/ja
Application granted granted Critical
Publication of JP4052078B2 publication Critical patent/JP4052078B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、複数個の半導体素子を積層させて搭載することにより実装密度を高めたパッケージ構造を有する半導体装置(以下「スタックドMCP(Multi chip package)」という)に関し、特に、半導体素子を積層するにあたり、上側の半導体素子裏面に凹部を設け、絶縁性基板上に配線パターンを有する配線基板に下側の半導体素子を搭載後、上側の半導体素子裏面に形成された凹部に下側の半導体素子が嵌合するように上側の半導体素子を搭載することを特徴とするスタックドMCPに関する。
【0002】
【従来の技術】
近年、携帯機器及びパソコン等の小型化にともない、半導体装置の実装基板への実装に際して、高密度化が要求されている。そこで、その要望に応えるべく、半導体素子を積層して搭載する図12に示す断面構造をもつ、従来例1のスタックドMCPが実用化されている。上記の従来例1のスタックドMCPにおいて、図13に示す断面構造及び上側半導体素子と下側半導体素子の位置関係をもつように半導体素子は積層して搭載され、チップサイズが異なる場合であって、上側の半導体素子が下側の半導体素子の外縁よりはみでた場合には、上側の半導体素子のはみ出た部分の下に支持材を配置していた。(例えば、特許文献1参照)
ここで、図12及び図13に示すスタックドMCPは下側半導体素子1aと、上側半導体素子1cと、裏面に実装用外部端子(すなわち半田ボール6)を有する配線基板2と、ボンディング用のワイヤ4と、封止樹脂5と接着剤3と支持材18から構成されており、配線基板2の表面側に下側半導体素子1aと支持材18を接着剤3で接着し、上側半導体素子1cの裏面(非回路形成面)を、下側半導体素子1aの回路形成面上に、20〜50μm程度の厚さを有する上記接着剤3を介して接着し、下側半導体素子1aの回路形成面上の電極パターン7及び上側半導体素子1cの電極パターン7と、上記配線基板2の表面側配線形成面上のワイヤーボンディング電極パターンとをボンディング用のワイヤ4で接続した後、封止樹脂5で封止することにより製造されている。
【0003】
また、上側の半導体素子と下側の半導体素子との中間に配置された配線基板を介して、積層して搭載されている従来例2のスタックドMCP(例えば、特許文献2参照)も実用化されている。
ここで、図14のスタックドMCPは、実装用端子の役割を果たし、半導体素子の厚みより大きい粒径をもつ半田ボール6を有する配線基板2と、上記配線基板2の表面に金属性のバンプ10により接続されている上側半導体素子1cと、上記配線基板2の裏面に金属性のバンプ10により接続されている下側半導体素子1aとが積層搭載して構成されており、実装用端子は除いて、封止樹脂5にて封止されている。
【0004】
一方、パッケージ内に搭載された半導体素子を、他素子より発生するノイズから保護する場合には、電気的な導電性を持つ封止体を図15に示すように配置した従来例3のパッケージ構造(例えば、特許文献3参照)が提案されている。ここで、従来例3のパッケージは、配線基板2と、上記配線基板2の表面にフェイスアップ状態で、接着されており、上部電極21及び下部電極20とにより電気的に配線基板2と接続されている半導体素子1と、半導体素子1を覆うように配置され、接着剤3で接着されているリッド(金属蓋)9と、さらに半導体素子1及びリッド(金属蓋)9を覆うように配置され、接着剤3で接着されている外部封止体19から構成されている。
【0005】
【特許文献1】
特開2001−320014号公報
【0006】
【特許文献2】
特開2000−340736号公報
【0007】
【特許文献3】
特開2000−48952号公報
【0008】
【発明が解決しようとする課題】
従来例1のスタックドMCPでは、上側の半導体素子が下側の半導体素子からはみ出た部分に電極パッドが存在し、はみ出し部分へワイヤーボンディングを行う場合に、下側の半導体素子の厚さとはみ出し量との兼ね合いで、図16に示すように半導体素子がワイヤーボンディング時の衝撃で破壊されるおそれがあり、その対策として、支持材が上側の半導体素子のはみ出し部分の下に配置されていた。従って、従来例1のスタックドMCPの組み立てにおいては、上記の支持材及び上記の支持材の配置工程が余分に必要な為、コスト増及び組み立て期間の長期化を招いていた。ここで、図16は、上側半導体素子1cが下側半導体素子1aからはみ出ており、すなわち、オーバーハングを形成しており、上記オーバーハング部分に電極パターン7が存在し、ワイヤボンディングを行うボンディング装置の先端部であるキャピラリ8が上側半導体素子1cにあたった衝撃で半導体素子破壊、いわゆるチップクラックを起こす可能性があることを示した図である。
【0009】
また、従来例2のスタックドMCPでは、上側と下側の半導体素子の中間にある配線基板は、単に、上下の半導体素子の接続用の配線と実装端子との接続用配線のみの機能しかなく、さらに複雑な機能をスタックドMCP全体システムにもたせるには、さらに半導体素子を搭載しなければならず、小型化の要請に反する。
【0010】
さらに、従来例3のパッケージ構造をとる場合には、他素子からのノイズ等を防止する電気的な導電性を持つリッド(金属蓋)には、何らパッケージ全体システムに寄与する機能が無い為、さらに複雑な機能をパッケージ全体システムにもたせるには、さらに半導体素子を搭載しなければならず、小型化の要請に反する。
【0011】
そこで、本発明が解決しようとする課題は、スタックドMCPの構造において、一部の半導体素子のノイズ等による誤動作防止を図り、半導体素子がワイヤーボンディングによる衝撃により破壊されるのを防止し、かつ、小型化の要請に反しない半導体素子の積層構造を提供することにある。
【0012】
【課題を解決するための手段】
上記の課題を解決するために、第1の請求項に係わる発明は、
表面側配線層が中間絶縁層を貫通して形成された貫通孔を通じて裏面側配線層と電気的に接続され、かつ、実装用外部端子を有する配線基板と、
前記配線基板の表面側に搭載され、前記表面側配線層と電気的に接続された電極パターンを有する第1の半導体回路素子と、
前記第1の半導体素子を嵌合、または、内包するように、少なくとも、回路形成面とは逆面の一部に凹部が形成され、該凹部以外の前記回路形成面とは逆面の部分を接触部として、前記配線基板表面上に搭載され、前記配線基板の表面配線層と電気的に接続された電極パターンを有する第2の半導体回路素子とを備え、
前記第1の半導体回路素子と、前記第2の半導体回路素子と、前記配線基板とが、封止用樹脂にて一体封止されていることを特徴とする半導体装置を提供する。
【0013】
上記半導体装置によれば、上側に積層される半導体回路素子が、下側の半導体回路素子より大きかった場合に、上側の半導体素子の裏面の作成された凹部に、下側半導体回路素子がはまり込み、凹部以外の部分が上側の半導体回路素子の支持となり、上側の半導体回路素子にワイヤーボンディングをする際の衝撃によって、半導体回路素子が破損することがない。従って、余分な支持材を用いることもないので、コスト増及び工程増を招くことはない。
【0014】
また、第2の請求項に係わる発明によれば
請求項1に記載した半導体装置であって、
前記第2の半導体回路素子は、さらに、回路形成面とは逆面に電極パターンを備え、該逆面の電極パターンは前記第2の半導体回路素子の基板を貫通して形成された貫通孔内の貫通配線を通じて回路形成面側電極パターンと電気的に接続されていることを特徴とする半導体装置を提供する。
【0015】
上記の半導体回路素子によれば、凹部を有する半導体回路素子の上にさらに積層した半導体回路素子と、下側の半導体回路素子とを、凹部を有する半導体回路素子を介して電気的に接続することができる。また、上記の各々の半導体回路素子の表面には、電子回路を形成することができる。
従って、単なる配線基板を介して、その上下に配置された半導体回路素子を電気的に接続する半導体装置と比較し、より多くの半導体回路素子を搭載したスタックドMCPを提供でき、半導体装置の小型化を推進することができる。
【0016】
加えて、請求項3に記載した発明によれば、
請求項1に記載した半導体装置であって、
前記第2の半導体回路素子は、さらに、回路形成面と逆面に形成された凹部内に金属薄膜を形成したことを特徴とする半導体装置を提供する。
上記の半導体装置によれば、凹部を有する半導体回路素子に、電磁気的なノイズを除去する機能を追加することができ、その凹部に収められた下側の半導体回路素子は、電磁気的なノイズから保護されることになる。一方、凹部を有する半導体回路素子の表面にも電子回路を形成することができ、電磁気的なシールドとかねるとができる為、小型の半導体装置を提供できる。
【0017】
さらに、請求項4に記載する発明によれば、
請求項1に記載した半導体装置であって、
前記配線基板は、さらに、内層に、金属薄膜層を有し、該金属薄膜層は、接地用実装端子と電気的に接続されていることを特徴とする半導体装置を提供する。
上記の半導体装置によれば、配線基板の内層に形成された金属薄膜層が電気的に接地電位に接続されている為、より下側の半導体回路素子に対する電磁気的なシールドが完全なものとすることができる。
【0018】
【発明の実施の形態】
以下に本発明に対する実施例を説明する。
図1に実施例1に係わる半導体装置の断面図をしめす。ここで、実施例1に係わる半導体装置は、上側半導体素子1cと、下側半導体素子1aと、配線基板2と、接着剤3と、ワイヤ4と、封止樹脂5と、半田ボール6(実装用端子)と、バンプ10とから構成されている。また、配線基板2は実装用端子である半田ボールを有し、その表面上に、下側半導体素子1aはフェイスダウンで、バンプ10を介して配線基板2と電気的な接続をとるようにして搭載されている。この時、半導体素子上のバンプは、例えば、半導体素子上の電極パッドに金属ワイヤーによるボンディングを行い、金属ワイヤーを引きちぎって形成される。その後、配線基板の配線パターンが形成されている表面上に、ペースト状またはフィルム状の熱硬化性樹脂接着剤を形成した後、この配線基板の表面に、前記バンプが形成されている半導体素子をフェイスダウンに配置して、半導体素子上に形成されたバンプと配線基板の配線パターンの位置合わせを行う。次いで、半導体チップを降下させて、半導体素子上に形成されたバンプを配線基板上に形成した樹脂接着剤中に埋入させて、半導体素子の背面より圧力と熱とを印加することにより、半導体チップ上に形成されたバンプを配線基板上の配線パターン表面に押圧し、同時に樹脂接着剤を熱硬化させて、半導体素子と配線基板との接合を完成する。この場合の半導体素子上のバンプと配線基板上の配線パターンとの電気的な接続は主に樹脂接着材の硬化収縮力と接着力によって確保維持される。なお、半導体素子を基板にフェイスダウン接続する方法は、上記の方法に限定されるものではなく、様々な方法によることも可能である。また、バンプの形成は、めっき法や転写法、印刷法といった他の技術によることも可能であり、バンプ材質として、金、銀、銅、ハンダ等の導電性材料を用いることができる。さらに、バンプは半導体素子の電極パッド上ではなく、配線基板の配線パターン上、あるいは半導体素子の電極パッド上と配線基板の配線パターン上の両方に形成することも可能である。加えて、接合方法についても、金属固相拡散を用いた方法や導電性樹脂を用いた方法等も適用可能である。その上、半導体素子と配線基板間に配設される樹脂接着剤は、半導体素子上のバンプと配線基板上の配線パターンとの接続を行った後に、半導体素子の外縁部から注入する方法によってもよい。そして、接合時には圧力と熱とを印加する方法だけではなく、所定の接合方法に応じ、圧力、熱、超音波振動のいずれかを組み合わせて用いることができる。
【0019】
さらに、凹部を有する上側半導体素子1cは、下側半導体素子1aを収めるように、フェイスアップ状態で、積層に搭載されており、配線基板2とはワイヤ4によって電気的接続がされているとともに、上側半導体素子1cの凹部でない部分は配線基板2と接着剤3にて接続されている。以上の状態にある、下側半導体素子1a及び上側半導体素子1cと配線基板2は封止樹脂5にて固められている。
【0020】
上記の実施例1の半導体装置によれば、上側の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、上側の半導体素子を支持することになり、上側の半導体素子にワイヤーによるボンディングを行う際の衝撃により、上側の半導体素子が破壊することはない。
図2に実施例2の半導体装置に係わる断面図を示す。
【0021】
ここで、実施例2に係わる半導体装置は、上側半導体素子1cと、下側半導体素子1aと、配線基板2と、接着剤3と、ワイヤ4と、封止樹脂5と、半田ボール6(実装用端子)とから構成されている。また、配線基板2は実装用端子である半田ボールを有し、その表面上に、下側半導体素子1aはフェイスアップで、半導体素子裏面の接着剤3を介して搭載されており、下側半導体素子1a上の電極パッドと配線基板2上の電極パッドとは、ワイヤ4をボンディングすることにより、電気的な接続がされている。さらに、凹部を有する上側半導体素子1cは、下側半導体素子1aを収めるように、フェイスアップ状態で、積層に搭載されており、配線基板2とはワイヤ4によって電気的接続がされているとともに、上側半導体素子1cの凹部でない部分は配線基板2と接着剤3にて接続されている。以上の状態にある、下側半導体素子1a及び上側半導体素子1cと配線基板2は封止樹脂5にて固められている。
【0022】
上記の実施例2の半導体装置によれば、上側の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、上側の半導体素子を支持することになり、上側の半導体素子にワイヤーによるボンディングを行う際の衝撃により、上側の半導体素子が破壊することはない。
図3に実施例3の半導体装置に係わる断面図及び上側半導体素子と下側半導体素子の搭載時の位置関係を示す。ここで、図3に示す実施例3の半導体装置は、上側半導体素子1cと、下側半導体素子1aと、配線基板2と、接着剤3と、ワイヤ4と、封止樹脂5と、半田ボール6(実装用端子)とから構成されている。また、上記の配線基板2は実装用端子である半田ボール6を有し、その表面上に、上記の下側半導体素子1aはフェイスアップで、半導体素子裏面の接着剤3を介して搭載されており、下側半導体素子1a上の電極パッドと配線基板2上の電極パッドとは、ワイヤ4をボンディングすることにより、電気的な接続がされている。さらに、上記の凹部を有する上側半導体素子1cは、図3に示す上側半導体素子1cと下側半導体素子1aの搭載時の位置関係をもって、下側半導体素子1a上にフェイスアップ状態で、積層に搭載されており、配線基板2とはワイヤ4によって電気的接続がされているとともに、上側半導体素子1cの凹部でない部分は配線基板2と接着剤3にて接続されている。加えて、上記の下側半導体素子1a及び上記の上側半導体素子1cと上記の配線基板2は封止樹脂5にて固められている。
【0023】
ところで、上記の説明中、上側半導体素子1cと下側半導体素子1aの搭載時の位置関係とあるのは、下側半導体素子1aの長辺又は短辺のうち一つの辺が上側半導体素子1cの対応する辺より長く、下側半導体素子1aの電極パッドが上側半導体素子1cから、下側半導体素子1aがはみ出た部分に配置されており、上側半導体素子1cは、裏面の凹部によって、下側半導体素子1aを橋のように跨いだ格好になっていることを意味する。
【0024】
上記の第3の実施例に示す半導体装置によれば、上側の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、上側の半導体素子を支持することになり、上側の半導体素子にワイヤーによるボンディングを行う際の衝撃により、上側の半導体素子が破壊することはない。
図4に実施例4の半導体装置に係わる断面図を示す。ここで、実施例4に係わる半導体装置は、中間半導体素子1bと、下側半導体素子1aと、上側半導体素子1cと、配線基板2と、接着剤3と、ワイヤ4と、封止樹脂5と、半田ボール6(実装用端子)とから構成されている。ここで、また、配線基板2は実装用端子である半田ボール6を有し、その表面上に、下側半導体素子1aはフェイスダウンで、バンプ10を介して配線基板2と電気的な接続をとるようにして搭載されている。この時、半導体素子上のバンプは、例えば、半導体素子上の電極パッドに金属ワイヤーによるボンディングを行い、金属ワイヤーを引きちぎって形成される。その後、配線基板の配線パターンが形成されている表面上に、ペースト状またはフィルム状の熱硬化性樹脂接着剤を形成した後、この配線基板の表面に、前記バンプが形成されている半導体素子をフェイスダウンに配置して、半導体素子上に形成されたバンプと配線基板の配線パターンの位置合わせを行う。次いで、半導体チップを降下させて、半導体素子上に形成されたバンプを配線基板上に形成した樹脂接着剤中に埋入させて、半導体素子の背面より圧力と熱とを印加することにより、半導体チップ上に形成されたバンプを配線基板上の配線パターン表面に押圧し、同時に樹脂接着剤を熱硬化させて、半導体素子と配線基板との接合を完成する。この場合の半導体素子上のバンプと配線基板上の配線パターンとの電気的な接続は主に樹脂接着材の硬化収縮力と接着力によって確保維持される。なお、半導体素子を基板にフェイスダウン接続する方法は、上記の方法に限定されるものではなく、様々な方法によることも可能である。また、バンプの形成は、めっき法や転写法、印刷法といった他の技術によることも可能であり、バンプ材質として、金、銀、銅、ハンダ等の導電性材料を用いることができる。さらに、バンプは半導体素子の電極パッド上ではなく、配線基板の配線パターン上、あるいは半導体素子の電極パッド上と配線基板の配線パターン上の両方に形成することも可能である。加えて、接合方法についても、金属固相拡散を用いた方法や導電性樹脂を用いた方法等も適用可能である。その上、半導体素子と配線基板間に配設される樹脂接着剤は、半導体素子上のバンプと配線基板上の配線パターンとの接続を行った後に、半導体素子の外縁部から注入する方法によってもよい。そして、接合時には圧力と熱とを印加する方法だけではなく、所定の接合方法に応じ、圧力、熱、超音波振動のいずれかを組み合わせて用いることができる。さらに、凹部を有する中間半導体素子1bは、下側半導体素子1aを収めるように、フェイスアップ状態で、積層に搭載されており、配線基板2とワイヤ4によって電気的接続がされているとともに、中間半導体素子1bの凹部でない部分は配線基板2と接着剤3で接続されている。
加えて、上側半導体素子1cは、中間半導体素子1bの表面上に、フェイスアップ状態で、接着剤3で積層に搭載されており、ワイヤ4によって電気的に接続されている。以上の状態にある、下側半導体素子1a、中間半導体素子1b及び上側半導体素子1cと配線基板2は封止樹脂5にて固められている。
【0025】
上記の第4の実施例に示す半導体装置によれば、中間の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、中間の半導体素子を支持することになり、中間の半導体素子にワイヤによるボンディングを行う際の衝撃により、中間の半導体素子が破壊することはない。また、中間の半導体素子の上に、上側の半導体素子をさらに積層して搭載することができ、スタックドMCPに搭載されるシステムの小型化に寄与する。
【0026】
図5に実施例5の半導体装置に係わる断面図を示す。
ここで、実施例5に係わる半導体装置は、上側半導体素子1cと、中間半導体素子1bと、下側半導体素子1aと、配線基板2と、接着剤3と、ワイヤ4と、封止樹脂5と、半田ボール6(実装用端子)とから構成されている。また、配線基板2は実装用端子である半田ボールを有し、その表面上に、下側半導体素子1aはフェイスアップで、半導体素子裏面の接着剤を介して搭載されており、下側半導体素子1a上の電極パッドと配線基板上の電極パッドとは、ワイヤ4をボンディングすることにより、電気的な接続がされている。さらに、中間半導体素子1bは、下側半導体素子1aの表面上に、フェイスダウン状態で、積層に搭載されており、下側半導体素子1aとは金属製のバンプ10によって電気的接続がされている。凹部を有する上側半導体素子1cは、凹部に下側半導体素子1a及び中間半導体素子1bを収めるように、フェイスアップ状態で積層されており、上側半導体素子1cの凹部でない部分は配線基板と接着剤にて接続されている。以上の状態にある、下側半導体素子1a、中間半導体素子1b及び上側半導体素子1cと配線基板は封止樹脂にて固められている。
【0027】
上記の第5の実施例に示す半導体装置によれば、上側半導体素子1cの凹部でない部分が、配線基板2に接続されている為、その部分が、上側半導体素子1cを支持することになり、上側半導体素子1cにワイヤ4によるボンディングを行う際の衝撃により、上側半導体素子1cが破壊することはない。また、上側の半導体素子の凹部に、下側半導体素子1a及び中間半導体素子1bをさらに積層して凹部内に収めて搭載することができ、スタックドMCPに搭載されるシステムの小型化に寄与する。
【0028】
図6に実施例6に係わる半導体装置の断面図を示す。ここで、実施例6に係わる半導体装置は、貫通孔及び貫通配線11を有する上側半導体素子1と、下側半導体素子1と、配線基板2と、接着剤3と、ワイヤ4と、封止樹脂5と、半田ボール6(実装用端子)と、バンプ10とから構成されている。また、配線基板2は実装用端子である半田ボール6を有し、その表面上に、下側半導体素子1はフェイスダウンで、バンプ10を介して配線基板2と電気的な接続をとるようにして搭載されている。この時、半導体素子上のバンプは、例えば、半導体素子上の電極パッドに金属ワイヤーによるボンディングを行い、金属ワイヤーを引きちぎって形成される。その後、配線基板の配線パターンが形成されている表面上に、ペースト状またはフィルム状の熱硬化性樹脂接着剤を形成した後、この配線基板の表面に、前記バンプが形成されている半導体素子をフェイスダウンに配置して、半導体素子上に形成されたバンプと配線基板の配線パターンの位置合わせを行う。次いで、半導体チップを降下させて、半導体素子上に形成されたバンプを配線基板上に形成した樹脂接着剤中に埋入させて、半導体素子の背面より圧力と熱とを印加することにより、半導体チップ上に形成されたバンプを配線基板上の配線パターン表面に押圧し、同時に樹脂接着剤を熱硬化させて、半導体素子と配線基板との接合を完成する。この場合の半導体素子上のバンプと配線基板上の配線パターンとの電気的な接続は主に樹脂接着材の硬化収縮力と接着力によって確保維持される。なお、半導体素子を基板にフェイスダウン接続する方法は、上記の方法に限定されるものではなく、様々な方法によることも可能である。また、バンプの形成は、めっき法や転写法、印刷法といった他の技術によることも可能であり、バンプ材質として、金、銀、銅、ハンダ等の導電性材料を用いることができる。さらに、バンプは半導体素子の電極パッド上ではなく、配線基板の配線パターン上、あるいは半導体素子の電極パッド上と配線基板の配線パターン上の両方に形成することも可能である。加えて、接合方法についても、金属固相拡散を用いた方法や導電性樹脂を用いた方法等も適用可能である。その上、半導体素子と配線基板間に配設される樹脂接着剤は、半導体素子上のバンプと配線基板上の配線パターンとの接続を行った後に、半導体素子の外縁部から注入する方法によってもよい。そして、接合時には圧力と熱とを印加する方法だけではなく、所定の接合方法に応じ、圧力、熱、超音波振動のいずれかを組み合わせて用いることができる。さらに、凹部を有する上側半導体素子1cは、下側半導体素子1aを収めるように、フェイスアップ状態で、積層して搭載されており、配線基板2とは凹部でない部分に位置する貫通孔内にあって、表面から裏面に通じる貫通配線11によって電気的接続がされているとともに、上側半導体素子1cの凹部でない部分は配線基板2と接着剤3にて接続されている。以上の状態にある、下側半導体素子1a及び上側半導体素子1cと配線基板2は封止樹脂5にて固められている。
【0029】
上記の実施例6の半導体装置によれば、上側の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、上側の半導体素子を支持することになり、且つ、その部分に作製された、貫通孔及び貫通配線により、上側の半導体素子と配線基板は電気的に接続されることになり、ワイヤーによるボンディング工程がなく、上記工程中の衝撃を上側半導体素子は受けることがないので、上側の半導体素子が破壊することはない。
【0030】
図7に実施例7に係わる半導体装置の断面図を示す。ここで、実施例7に係わる半導体装置は、下側半導体素子1aと、上側半導体素子1cと、配線基板2と、接着剤3と、ワイヤ4と、封止樹脂5と、半田ボール6(実装用端子)と、バンプ10と、貫通配線11と、再配線4とから構成されている。また、配線基板2は実装用端子である半田ボール6を有し、その表面上に上側半導体素子1cが上側1cの半導体の凹部でない部分の低部に塗布された接着剤3にて設置されている。さらに、上側半導体素子1cは、裏面の凹部分から表面まで貫通する貫通孔、貫通配線11、表面の再配線4を有しており、下側半導体素子1aは、上側半導体素子1cの凹部に納まるように配置され、金属性のバンプ10にて、下側半導体素子1aの表面と上側半導体素子1cの裏面とは接続されている。加えて、下側半導体素子1aは、金属性のバンプ10と、上側半導体素子1cの表面上の再配線4と、上側半導体素子1cの表面上の電極パッドと、ワイヤ4を通じて、配線基板2と電気的に接続されており、上側半導体素子1cは、ワイヤ4により、配線基板2と電気的に接続されている。
【0031】
上記の実施例7の半導体装置によれば、上側半導体素子1cの凹部でない部分が、配線基板2に接続されている為、その部分が、上側半導体素子1cを支持することになり、上側半導体素子1cにワイヤ4によるボンディングを行う際の衝撃により、上側半導体素子1cが破壊することはない。
図8に実施例8に係わる半導体装置の断面図を示す。ここで、実施例8に係わる半導体装置は、下側半導体素子1aと、凹部を有する中間の半導体素子1bと、上側の半導体素子1cと、配線基板2と、接着剤3と、ワイヤ4と、封止樹脂5と、半田ボール6(実装用端子)と、バンプ10と、貫通配線11と、再配線4とから構成されている。また、配線基板2は実装用端子である半田ボール6を有し、その表面上に中間の半導体素子が中間の半導体の凹部でない部分の低部に塗布された接着剤にて設置されている。さらに、中間半導体素子1bは、裏面の凹部分から表面まで貫通する貫通孔、貫通配線11、表面の再配線4を有しており、下側半導体素子1aは、中間半導体素子1bの凹部に納まるように配置され、金属性のバンプ10にて、下側半導体素子1aの表面と中間半導体素子1bの裏面とは接続されている。加えて、下側半導体素子1aは、金属性のバンプ10と、上側半導体素子1cの表面上の再配線4と、上側半導体素子1cの表面上の電極パッドと、ワイヤ4を通じて、配線基板2と電気的に接続されており、上側半導体素子1cは、ワイヤ4により、配線基板2と電気的に接続されている。その上、上側半導体素子1cはフェイスダウン状態で、中間半導体素子1bの表面と金属性のバンプ10を介して接続され、積層に設置されており、上側半導体素子1cは、上記の金属性のバンプ10と、中間半導体素子1bの表面上の再配線12と、電極パッドと、ワイヤ4を介して、配線基板2と電気的に接続されている。
【0032】
上記の第8の実施例に示す半導体装置によれば、中間の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、中間の半導体素子を支持することになり、中間の半導体素子にワイヤーによるボンディングを行う際の衝撃により、中間の半導体素子が破壊することはない。また、中間の半導体素子の上に、上側の半導体素子をさらに積層して搭載することができ、スタックドMCPに搭載されるシステムの小型化に寄与する。
【0033】
図9に実施例9に係わる半導体装置の断面図をしめす。ここで、実施例9に係わる半導体装置は、裏面に凹部とその凹部面に金属薄膜13を有する上側半導体素子1cと、下側半導体素子1aと、配線基板2と、接着剤3と、ワイヤ4と、封止樹脂5と、半田ボール6(実装用端子)と、バンプ10とから構成されている。また、配線基板2は実装用端子である半田ボールを有し、その表面上に、下側半導体素子1aはフェイスダウンで、バンプ10を介して配線基板2と電気的な接続をとるようにして搭載されている。この時、半導体素子上のバンプは、例えば、半導体素子上の電極パッドに金属ワイヤーによるボンディングを行い、金属ワイヤーを引きちぎって形成される。その後、配線基板の配線パターンが形成されている表面上に、ペースト状またはフィルム状の熱硬化性樹脂接着剤を形成した後、この配線基板の表面に、前記バンプが形成されている半導体素子をフェイスダウンに配置して、半導体素子上に形成されたバンプと配線基板の配線パターンの位置合わせを行う。次いで、半導体チップを降下させて、半導体素子上に形成されたバンプを配線基板上に形成した樹脂接着剤中に埋入させて、半導体素子の背面より圧力と熱とを印加することにより、半導体チップ上に形成されたバンプを配線基板上の配線パターン表面に押圧し、同時に樹脂接着剤を熱硬化させて、半導体素子と配線基板との接合を完成する。この場合の半導体素子上のバンプと配線基板上の配線パターンとの電気的な接続は主に樹脂接着材の硬化収縮力と接着力によって確保維持される。なお、半導体素子を基板にフェイスダウン接続する方法は、上記の方法に限定されるものではなく、様々な方法によることも可能である。また、バンプの形成は、めっき法や転写法、印刷法といった他の技術によることも可能であり、バンプ材質として、金、銀、銅、ハンダ等の導電性材料を用いることができる。さらに、バンプは半導体素子の電極パッド上ではなく、配線基板の配線パターン上、あるいは半導体素子の電極パッド上と配線基板の配線パターン上の両方に形成することも可能である。加えて、接合方法についても、金属固相拡散を用いた方法や導電性樹脂を用いた方法等も適用可能である。その上、半導体素子と配線基板間に配設される樹脂接着剤は、半導体素子上のバンプと配線基板上の配線パターンとの接続を行った後に、半導体素子の外縁部から注入する方法によってもよい。そして、接合時には圧力と熱とを印加する方法だけではなく、所定の接合方法に応じ、圧力、熱、超音波振動のいずれかを組み合わせて用いることができる。さらに、凹部を有する上側半導体素子1cは、下側半導体素子1aを収めるように、フェイスアップ状態で、積層に搭載されており、配線基板2とはワイヤ4によって電気的接続がされているとともに、上側の半導体素子の凹部でない部分は配線基板と接着剤にて接続されている。以上の状態にある、下側半導体素子1a及び上側半導体素子1cと配線基板2は封止樹脂5にて固められている。
【0034】
上記の実施例9の半導体装置によれば、上側半導体素子1cの凹部でない部分が、配線基板2に接続されている為、その部分が、上側半導体素子1cを支持することになり、上側半導体素子1cにワイヤ4によるボンディングを行う際の衝撃により、上側半導体素子1cが破壊することはない。また、上側半導体素子1cの凹部には、金属薄膜13が配設されており、上記、金属薄膜13を下側半導体素子1aの電磁シールドとして使用することができる。
【0035】
図10に実施例10に係わる半導体装置の断面図をしめす。ここで、実施例10に係わる半導体装置は、裏面に凹部を有し、かつ、絶縁膜14を介して凹部面及び凹部でない裏面の一部に金属薄膜13が配設されている上側半導体素子1cと、下側半導体素子1aと、配線基板2と、接着剤3と、ワイヤ4と、封止樹脂5と、半田ボール6(実装用端子)と、バンプ10とから構成されている。また、配線基板2は実装用端子又はGND端子17である半田ボールを有し、その表面上に、下側半導体素子1aはフェイスダウンで、バンプ10を介して配線基板2と電気的な接続をとるようにして搭載されている。この時、半導体素子上のバンプは、例えば、半導体素子上の電極パッドに金属ワイヤーによるボンディングを行い、金属ワイヤーを引きちぎって形成される。その後、配線基板の配線パターンが形成されている表面上に、ペースト状またはフィルム状の熱硬化性樹脂接着剤を形成した後、この配線基板の表面に、前記バンプが形成されている半導体素子をフェイスダウンに配置して、半導体素子上に形成されたバンプと配線基板の配線パターンの位置合わせを行う。次いで、半導体チップを降下させて、半導体素子上に形成されたバンプを配線基板上に形成した樹脂接着剤中に埋入させて、半導体素子の背面より圧力と熱とを印加することにより、半導体チップ上に形成されたバンプを配線基板上の配線パターン表面に押圧し、同時に樹脂接着剤を熱硬化させて、半導体素子と配線基板との接合を完成する。この場合の半導体素子上のバンプと配線基板上の配線パターンとの電気的な接続は主に樹脂接着材の硬化収縮力と接着力によって確保維持される。なお、半導体素子を基板にフェイスダウン接続する方法は、上記の方法に限定されるものではなく、様々な方法によることも可能である。また、バンプの形成は、めっき法や転写法、印刷法といった他の技術によることも可能であり、バンプ材質として、金、銀、銅、ハンダ等の導電性材料を用いることができる。さらに、バンプは半導体素子の電極パッド上ではなく、配線基板の配線パターン上、あるいは半導体素子の電極パッド上と配線基板の配線パターン上の両方に形成することも可能である。加えて、接合方法についても、金属固相拡散を用いた方法や導電性樹脂を用いた方法等も適用可能である。その上、半導体素子と配線基板間に配設される樹脂接着剤は、半導体素子上のバンプと配線基板上の配線パターンとの接続を行った後に、半導体素子の外縁部から注入する方法によってもよい。そして、接合時には圧力と熱とを印加する方法だけではなく、所定の接合方法に応じ、圧力、熱、超音波振動のいずれかを組み合わせて用いることができる。さらに、凹部を有する上側半導体素子1cは、下側半導体素子1aを収めるように、フェイスアップ状態で、積層に搭載されており、配線基板2とはワイヤ4によって電気的接続がされているとともに、上側半導体素子1cの凹部でない部分は配線基板2と接着剤3にて接続されている。なお、上側半導体素子1cの凹部でない部分であって、金属薄膜13が配設されている部分は、配線基板2上の接地電位を有する電極パッドと接触するように、上側半導体素子1cは配置され、接着には、部分的に導電性接着剤15が用いられる。以上の状態にある、下側半導体素子1a及び上側半導体素子1cと配線基板2は封止樹脂5にて固められている。
【0036】
上記の実施例10の半導体装置によれば、上側の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、上側の半導体素子を支持することになり、上側の半導体素子にワイヤーによるボンディングを行う際の衝撃により、上側の半導体素子が破壊することはない。また、上側半導体素子の凹部には、金属箔膜が配設されており、上記、金属膜を下側半導体素子の電磁シールドとして使用することができる。さらに、電磁シールドとして用いる場合の接地電位への接続を上側半導体素子の凹部でない部分に配設された金属薄膜と、配線基板上の電極パッドを介してとることができる。
図11に実施例11に係わる半導体装置の断面図をしめす。ここで、実施例11に係わる半導体装置は、裏面に凹部を有し、かつ、絶縁膜14を介して凹部面及び凹部でない裏面の一部に金属薄膜13が配設されている上側半導体素子1cと、下側半導体素子1aと、例えば、内層に基板全体を覆うパターン(いわゆるベタパターン)形状或いはメッシュパターン形状の接地電位に接続された金属層(GND配線16)を有する配線基板2と、接着剤3と、ワイヤ4と、封止樹脂5と、半田ボール6(実装用端子)と、バンプ10とから構成されている。また、配線基板2は実装用端子及びGND端子17である半田ボール6を有し、その表面上に、下側半導体素子1aはフェイスダウンで、バンプ10を介して配線基板2と電気的な接続をとるようにして搭載されている。この時、半導体素子上のバンプは、例えば、半導体素子上の電極パッドに金属ワイヤーによるボンディングを行い、金属ワイヤーを引きちぎって形成される。その後、配線基板の配線パターンが形成されている表面上に、ペースト状またはフィルム状の熱硬化性樹脂接着剤を形成した後、この配線基板の表面に、前記バンプが形成されている半導体素子をフェイスダウンに配置して、半導体素子上に形成されたバンプと配線基板の配線パターンの位置合わせを行う。次いで、半導体チップを降下させて、半導体素子上に形成されたバンプを配線基板上に形成した樹脂接着剤中に埋入させて、半導体素子の背面より圧力と熱とを印加することにより、半導体チップ上に形成されたバンプを配線基板上の配線パターン表面に押圧し、同時に樹脂接着剤を熱硬化させて、半導体素子と配線基板との接合を完成する。この場合の半導体素子上のバンプと配線基板上の配線パターンとの電気的な接続は主に樹脂接着材の硬化収縮力と接着力によって確保維持される。なお、半導体素子を基板にフェイスダウン接続する方法は、上記の方法に限定されるものではなく、様々な方法によることも可能である。また、バンプの形成は、めっき法や転写法、印刷法といった他の技術によることも可能であり、バンプ材質として、金、銀、銅、ハンダ等の導電性材料を用いることができる。さらに、バンプは半導体素子の電極パッド上ではなく、配線基板の配線パターン上、あるいは半導体素子の電極パッド上と配線基板の配線パターン上の両方に形成することも可能である。加えて、接合方法についても、金属固相拡散を用いた方法や導電性樹脂を用いた方法等も適用可能である。その上、半導体素子と配線基板間に配設される樹脂接着剤は、半導体素子上のバンプと配線基板上の配線パターンとの接続を行った後に、半導体素子の外縁部から注入する方法によってもよい。そして、接合時には圧力と熱とを印加する方法だけではなく、所定の接合方法に応じ、圧力、熱、超音波振動のいずれかを組み合わせて用いることができる。さらに、凹部を有する上側半導体素子1cは、下側半導体素子1aを収めるように、フェイスアップ状態で、積層に搭載されており、配線基板2とはワイヤ4によって電気的接続がされているとともに、上側半導体素子1cの凹部でない部分は配線基板2と接着剤3にて接続されている。なお、上側半導体素子1cの凹部でない部分であって、金属薄膜13を配設した部分が、配線基板2上の接地電位を有する電極パッドに接触するように、上側半導体素子1cは配置され、接着には、部分的に導電性接着剤15が用いられる。以上の状態にある、下側半導体素子1a及び上側半導体素子1cと配線基板2は封止樹脂5にて固められている。
【0037】
上記の実施例11の半導体装置によれば、上側の半導体素子の凹部でない部分が、配線基板に接続されている為、その部分が、上側の半導体素子を支持することになり、上側の半導体素子にワイヤーによるボンディングを行う際の衝撃により、上側の半導体素子が破壊することはない。また、上側半導体素子の凹部には、金属箔膜が配設されており、上記、金属薄膜を下側半導体素子の電磁シールドとして使用することができる。さらに、電磁シールドとして用いる場合の接地電位への接続を上側半導体素子の凹部でない部分に配設された金属薄膜と、配線基板上の電極パッドを介してとることができる。加えて、配線基板は、その内層に接地電位に接続された金属膜層を有するので、上記の金属膜層により、電磁シールドをより完全なものにすることができる。その上、配線基板上の信号線と、上記の金属膜層とで、伝送線路を形成することができるので、信号線を伝わる信号は距離によらず、良好に伝達する。
【0038】
【発明の効果】
上記の発明によれば、スタックドMCP構造において、一部の半導体素子のノイズ等による誤動作防止を図れるとともに、半導体素子がワイヤーボンディングによる衝撃により破壊されるのを防止し、かつ、小型化の要請に反しない半導体素子の積層構造を提供することができる。
【図面の簡単な説明】
【図1】 本発明の第1実施例
【図2】 本発明の第2実施例
【図3】 本発明の第3実施例
【図4】 本発明の第4実施例
【図5】 本発明の第5実施例
【図6】 本発明の第6実施例
【図7】 本発明の第7実施例
【図8】 本発明の第8実施例
【図9】 本発明の第9実施例
【図10】 本発明の第10実施例
【図11】 本発明の第11実施例
【図12】 従来例1のスタックドMCPの断面構造図
【図13】 従来例1のスタックドMCP;オーバーハングの例
【図14】 従来例2のスタックドMCPの断面構造図
【図15】 従来例3のシールド用のリッド(蓋)を設けたパッケージ構造の断面図
【図16】オーバーハング部へワイヤボンディングする際の不具合を説明する図
【符号の説明】
1 半導体素子
1a 下側半導体素子
1b 中間半導体素子
1c 上側半導体素子
2 配線基板
3 接着剤
4 ワイヤ
5 封止樹脂
6 半田ボール
7 電極パターン
8 キャピラリ
9 リッド(金属蓋)
10 バンプ
11 貫通配線
12 再配線
13 金属薄膜
14 絶縁膜
15 導電性接着剤
16 GND配線
17 GND端子
18 支持材
19 外部封止体
20 下部電極
21 上部電極

Claims (5)

  1. 表面側配線層が中間絶縁層を貫通して形成された貫通孔を通じて裏面側配線層と電気的に接続され、かつ、実装用外部端子を有する配線基板と、
    前記配線基板の表面側に搭載され、前記表面配線層と電気的に接続された電極パターンを有する第1の半導体回路素子と、
    前記第1の半導体素子を嵌合、または、内包するように、少なくとも、回路形成面とは逆面の一部に凹部が形成され、該凹部以外の前記回路形成面とは逆面の部分を接触部として、前記配線基板表面上に搭載され、前記配線基板の表面配線層とワイヤボンディングによって電気的に接続されるとともに、前記回路形成面上であって少なくとも該凹部以外の部分に形成された電極パターンを有する第2の半導体回路素子とを備え、
    前記第1の半導体回路素子と、前記第2の半導体回路素子と、前記配線基板とが、封止用樹脂にて一体封止されていることを特徴とする半導体装置。
  2. 請求項1に記載した半導体装置であって、
    前記第2の半導体回路素子は、さらに、前記回路形成面とは逆面に電極パターンを備え、該逆面の電極パターンは前記第2の半導体回路素子の基板を貫通して形成された貫通孔内の貫通配線及び前記回路形成面上に形成された再配線パターンを通じて前記回路形成面側の前記電極パターンと電気的に接続されていることを特徴とする半導体装置。
  3. 請求項1に記載した半導体装置であって、
    前記第2の半導体回路素子は、さらに、回路形成面と逆面に形成された凹部内に金属薄膜を形成してことを特徴とする半導体装置。
  4. 請求項1に記載した半導体装置であって、
    前記配線基板は、さらに、内層に、金属薄膜層を有し、該金属薄膜層は、接地用実装端子と電気的に接続されていることを特徴とする半導体装置。
  5. 表面側配線層が中間絶縁層を貫通して形成された貫通孔を通じて裏面側配線層と電気的に接続され、かつ、実装用外部端子を有する配線基板と、
    前記配線基板の表面側に搭載され、前記表面配線層と電気的に接続された電極パターンを有する第1の半導体回路素子と、
    前記第1の半導体素子を嵌合、または、内包するように、少なくとも、回路形成面とは逆面の一部に凹部が形成され、該凹部以外の前記回路形成面とは逆面の部分を接触部として、前記配線基板表面上に搭載される第2の半導体回路素子であって、凹部でない部分に位置する貫通配線によって、前記配線基板の表面配線層と電気的に接続されるとともに、前記回路形成面上であって少なくとも該凹部以外の部分に形成された電極パターンを有する第2の半導体回路素子とを備え、
    前記第1の半導体回路素子と、前記第2の半導体回路素子と、前記配線基板とが、封止用樹脂にて一体封止されていることを特徴とする半導体装置。
JP2002292856A 2002-10-04 2002-10-04 半導体装置 Expired - Fee Related JP4052078B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002292856A JP4052078B2 (ja) 2002-10-04 2002-10-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002292856A JP4052078B2 (ja) 2002-10-04 2002-10-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2004128356A JP2004128356A (ja) 2004-04-22
JP4052078B2 true JP4052078B2 (ja) 2008-02-27

Family

ID=32283985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002292856A Expired - Fee Related JP4052078B2 (ja) 2002-10-04 2002-10-04 半導体装置

Country Status (1)

Country Link
JP (1) JP4052078B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278947B (en) * 2004-01-13 2007-04-11 Samsung Electronics Co Ltd A multi-chip package, a semiconductor device used therein and manufacturing method thereof
CN100416825C (zh) * 2004-12-02 2008-09-03 日月光半导体制造股份有限公司 多晶片的封装结构
JP4748648B2 (ja) * 2005-03-31 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
JP4716836B2 (ja) * 2005-10-05 2011-07-06 パナソニック株式会社 半導体装置
US7989707B2 (en) 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
US9305852B1 (en) * 2014-11-11 2016-04-05 Texas Instruments Incorporated Silicon package for embedded electronic system having stacked semiconductor chips
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
JP6755842B2 (ja) * 2017-08-28 2020-09-16 株式会社東芝 半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法

Also Published As

Publication number Publication date
JP2004128356A (ja) 2004-04-22

Similar Documents

Publication Publication Date Title
JP4058642B2 (ja) 半導体装置
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
US20050121761A1 (en) Semiconductor device and method for fabricating the same
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
JPH07169872A (ja) 半導体装置及びその製造方法
JP2008204462A (ja) 半導体パッケージ、半導体パッケージを備える集積回路カード及びその製造方法
JP2008166440A (ja) 半導体装置
US8040682B2 (en) Semiconductor device
JP3894091B2 (ja) Icチップ内蔵多層基板及びその製造方法
JP2007281129A (ja) 積層型半導体装置
JP4052078B2 (ja) 半導体装置
JP2003243605A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20130034310A (ko) 인쇄회로기판 어셈블리
JP3693057B2 (ja) 半導体装置の製造方法
JP2005311293A (ja) 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP4457779B2 (ja) 半導体ic内蔵基板
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP3797761B2 (ja) 半導体装置
JP2007234683A (ja) 半導体装置およびその製造方法
JPH09330952A (ja) プリント回路基板および半導体チップの積層方法
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器
JP2005228901A (ja) 半導体装置
KR100772098B1 (ko) 적층형 패키지

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040610

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4052078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131214

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees