KR20110132219A - 반도체 장치 및 마이크로폰 - Google Patents

반도체 장치 및 마이크로폰 Download PDF

Info

Publication number
KR20110132219A
KR20110132219A KR1020110036057A KR20110036057A KR20110132219A KR 20110132219 A KR20110132219 A KR 20110132219A KR 1020110036057 A KR1020110036057 A KR 1020110036057A KR 20110036057 A KR20110036057 A KR 20110036057A KR 20110132219 A KR20110132219 A KR 20110132219A
Authority
KR
South Korea
Prior art keywords
microphone
semiconductor device
bonding pad
substrate
bonding
Prior art date
Application number
KR1020110036057A
Other languages
English (en)
Other versions
KR101206590B1 (ko
Inventor
나오토 구라타니
도모후미 마에카와
Original Assignee
오므론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오므론 가부시키가이샤 filed Critical 오므론 가부시키가이샤
Publication of KR20110132219A publication Critical patent/KR20110132219A/ko
Application granted granted Critical
Publication of KR101206590B1 publication Critical patent/KR101206590B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Acoustics & Sound (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Pressure Sensors (AREA)
  • Details Of Audible-Bandwidth Transducers (AREA)

Abstract

본 발명은, 실장 면적이 작은 반도체 장치(특히, 마이크로폰)를 제공하는 것을 목적으로 한다.
커버(44)와 기판(45)을 상하로 중첩시킴으로써 패키지가 형성된다. 커버(44)의 오목부(46) 상면에는 마이크 칩(42)이 실장되고, 기판(45)의 오목부(66) 상면에는 회로 소자(43)가 실장되어 있으며, 마이크 칩(42)은 회로 소자(43)의 수직 상측에 위치하고 있다. 마이크 칩(42)은 본딩 와이어에 의해 커버(44)의 하면에 설치된 본딩용 패드에 접속되고, 회로 소자(43)는 본딩 와이어(80)에 의해 기판(45)의 상면에 설치된 본딩용 패드(68)에 접속되어 있으며, 커버(44) 하면의 본딩용 패드에 도통한 커버측 접합부(49)와 기판(45) 상면의 본딩용 패드(68)에 도통한 기판측 접합부(69)는, 도전성 재료(86)에 의해 접합되어 있다.

Description

반도체 장치 및 마이크로폰{SEMICONDUCTOR DEVICE AND MICROPHONE}
본 발명은 반도체 장치 및 마이크로폰에 관한 것으로서, 구체적으로는, 반도체 소자를 패키지 내에 수납한 반도체 장치에 관한 것이다. 또한, 마이크 칩(음향 센서)을 패키지 내에 수납한 마이크로폰에 관한 것이다.
전자기기, 특히 휴대용 기기에서는 기기의 소형화가 요구되고 있고, 그러기 위해서는 작은 회로 기판에 부품을 고밀도 실장시켜야만 한다. 그리고, 부품의 고밀도 실장을 가능하게 하기 위해서는, 부품의 실장시 점유 면적(이하, 실장 면적이라 함)을 작게 하는 것이 요구된다. 그러나, MEMS 마이크로폰의 경우, 마이크 칩과 회로 소자가 패키지 내에 실장되어 있지만, 종래의 마이크로폰에서는, 마이크 칩과 회로 소자는 패키지의 기판 혹은 커버의 동일면 상에 배열되어 설치되어 있다. 그 때문에, 마이크로폰의 실장 면적을 작게 하는 데 제한이 있어, 실장 면적을 작게 하는 것이 곤란하였다.
그래서, 본 발명의 발명자들은, 패키지 내에서 마이크 칩과 회로 소자를 상하로 배치함으로써 패키지의 바닥 면적을 작게 하여, 마이크로폰의 실장 면적을 작게 하는 것을 착상하였다.
종래의 문헌을 조사한 결과, 마이크 칩과 회로 소자를 상하로 배치한 것으로서, 특허문헌 1에 개시된 마이크로폰이 존재하였다. 특허문헌 1의 마이크로폰에서는, 패키지를 구성하는 기판과 커버 중, 기판의 상면에 회로 소자를 실장하고, 커버의 상면에 마이크 칩을 실장하고 있다.
그러나, 특허문헌 1에 개시된 마이크로폰에서는, 기판의 상면에 회로 소자와 실드용 메탈을 배열하여 배치하고, 실드용 메탈의 바로 위에 위치하도록 하여 커버의 상면에 마이크 칩을 배치하고 있다. 그 때문에, 마이크로폰을 수직 상측에서 보았을 때, 마이크 칩과 회로 소자는 중첩되어 있지 않다. 이와 같이 특허문헌 1의 마이크로폰에서는, 회로 소자와 마이크 칩을 상하로 배치하고 있지만, 실장 면적을 작게 하는 것을 목적으로 하고 있지 않고, 또한 실장 면적을 작게 하는 구조로는 되어 있지 않다.
또한, 회로 소자와 마이크 칩을 패키지의 내부에서 접속해야 하지만, 회로 소자를 기판에 실장하고, 마이크 칩을 커버에 실장한 경우에는, 그 접속 방법이 문제가 된다. 예컨대, 기판에 실장된 회로 소자와 커버에 실장된 마이크 칩을 본딩 와이어로 연결한 후, 기판에 커버를 중첩시킨 것에서는, 본딩 와이어에 의해 회로가 단락될 우려가 있다. 그러나, 특허문헌 1에는, 회로 소자와 마이크 칩을 접속하기 위한 배선 방법에 대해서는 개시되어 있지 않다.
동일한 배선 방법의 문제는, 회로 소자와 마이크 칩을 모두 커버에 설치한 경우에도 발생한다. 회로 소자를 기판에 설치하고, 마이크 칩을 커버에 설치한 경우에는, 회로 소자와 마이크 칩의 접속 방법이 문제가 되지만, 회로 소자와 마이크 칩을 커버에 설치한 경우에는, 회로 소자와 기판의 접속 방법이 문제가 된다.
커버에 설치된 회로 소자와 기판의 접속 방법에 관해서는, 특허문헌 2 내지 특허문헌 4에 개시되어 있다. 특허문헌 2에서는, 커버의 상면에 회로 소자와 마이크 칩을 배열하여 실장하고, 패키지 내의 땜납 볼을 통해 회로 소자와 기판을 접속하고 있다. 그러나, 이러한 방법에서는, 땜납 볼에 의한 배선이 복잡해지고, 또한, 땜납 볼의 위치 어긋남 등에 의해 접속 불량이 발생할 우려가 있어, 마이크로폰의 수율이 저하하는 문제가 있다.
또한, 특허문헌 3의 마이크로폰에서는, 커버의 상면에 회로 소자와 마이크 칩을 배열하여 실장하고, 커버 내면의 측벽에 배선 패턴을 설치하고 있다. 그리고, 커버의 상면에 위치하는 배선 패턴의 단부와 회로 소자를 본딩 와이어로 연결하고, 커버를 기판에 중첩시킴으로써 배선 패턴의 타단을 기판에 접속하고 있다. 그러나, 특허문헌 3과 같은 구조에서는, 커버의 상면으로부터 측벽의 전체 높이에 걸쳐 배선 패턴을 형성해야 하기 때문에, 제조 비용이 비싸진다. 또한, 커버의 코너부이고 배선 패턴의 단부에 와이어 본딩을 행해야만 하기 때문에, 와이어 본딩용 지그(캐필러리)가 들어갈 공간이 필요하게 되어 마이크로폰의 실장 면적이 더욱 커진다.
또한, 특허문헌 4의 마이크로폰에서는, 커버의 내면에 회로 소자와 마이크 칩을 실장하여 회로 소자와 마이크 칩을 본딩 와이어에 의해 커버 내면의 전극 패드에 접속하고, 회로 소자 커버의 측벽부(사이드 기판)의 내부에 형성한 관통 구멍과 코일 스프링을 통해 커버의 전극 패드를 기판에 접속하고 있다. 그러나, 특허문헌 4와 같은 구조에서는, 커버의 측벽부에 관통 구멍이나 코일 스프링이라는 구조를 제작해야만 하여, 패키지 구조가 복잡해져서 마이크로폰의 제조 비용이 비싸진다. 또한, 측벽부의 벽두께를 작게 할 수 없기 때문에, 패키지의 실장 면적이 커진다고 하는 문제가 있다.
특허문헌 1 : 미국 특허 제7166910호 명세서(도 9, 도 10) 특허문헌 2 : 미국 특허 출원 공개 제2008/0175425호 명세서 특허문헌 3 : 미국 특허 출원 공개 제2008/0283988호 명세서 특허문헌 4 : 미국 특허 출원 공개 제2007/0058826호 명세서
본 발명은, 상기와 같은 기술적 과제를 감안하여 이루어진 것으로서, 본 발명의 제1 목적은, 실장 면적이 작은 반도체 장치(특히, 마이크로폰)를 제공하는 것에 있다. 또한, 본 발명의 제2 목적은, 패키지를 구성하는 다른 부재에 각각 센서 칩과 회로 소자를 실장한 반도체 소자에 있어서, 센서 칩과 회로 소자를 간단한 구조로 접속 가능하게 하는 것에 있다.
본 발명에 따른 반도체 장치는, 적어도 한쪽에 오목부가 형성된 제1 부재 및 제2 부재를 포함하는 패키지와, 상기 제1 부재의 내면에 실장된 센서와, 상기 제2 부재의 내면에 실장된 회로 소자를 포함한 반도체 장치로서, 상기 패키지의 바닥면에 수직인 방향에서 보았을 때, 상기 센서와 상기 회로 소자가 적어도 일부 중첩되도록 배치되어 있는 것을 특징으로 한다.
본 발명의 반도체 장치에 있어서는, 패키지의 바닥면에 수직인 방향에서 보아, 센서와 회로 소자가 적어도 일부 중첩되도록 배치되어 있기 때문에, 동일면에 배열되어 센서와 회로 소자를 실장하는 경우에 비하여, 패키지의 바닥 면적을 작게 할 수 있다. 따라서, 반도체 장치의 실장 면적을 작게 할 수 있다.
본 발명에 따른 반도체 장치의 어떤 실시양태는, 상기 센서가, 상기 회로 소자의 수직 상측 또는 수직 하측에 위치하고 있는 것을 특징으로 한다. 이 실시양태에 따르면, 패키지의 바닥 면적을 최소로 하여, 반도체 장치의 실장 면적을 최소로 할 수 있다.
본 발명에 따른 반도체 장치의 다른 실시양태는, 상기 제1 부재의 표면에 제1 본딩용 패드를 설치하여, 상기 센서와 상기 제1 본딩용 패드를 제1 와이어 배선에 의해 접속하고, 상기 제2 부재의 표면에 제2 본딩용 패드를 설치하여, 상기 회로 소자와 상기 제2 본딩용 패드를 제2 와이어 배선에 의해 접속하며, 상기 제1 부재와 상기 제2 부재를 접합시켜 패키지를 형성할 때에, 상기 제1 본딩용 패드와 상기 제2 본딩용 패드를 도전성 재료로 접합시킨 것을 특징으로 한다. 이러한 실시양태에 따르면, 제1 및 제2 와이어 배선, 제1 및 제2 본딩용 패드 및 도전성 재료를 통해 간단한 구조로 센서와 회로 소자를 접속할 수 있다. 또한, 제1 및 제2 본딩용 패드를 각각 제1 부재와 제2 부재의 표면에 설치하고 있기 때문에, 제1 부재와 제2 부재를 겹쳐 패키지를 형성할 때에 제1 본딩용 패드와 제2 본딩용 패드를 도전성 재료로 접합시킬 수 있어, 센서나 회로 소자를 단락시키지 않고 용이하게 접속시킬 수 있다. 또한, 제1 및 제2 본딩용 패드를 각각 제1 부재와 제2 부재의 표면에 설치하고 있기 때문에, 제1 와이어 배선이나 제2 와이어 배선의 배선 작업도 용이하게 행할 수 있다.
본 발명에 따른 반도체 장치의 또 다른 실시양태는, 상기 제1 부재의 표면에 제1 본딩용 패드와 상기 제1 본딩용 패드에 도통한 제1 접합부를 설치하고, 상기 센서와 상기 제1 본딩용 패드를 제1 와이어 배선에 의해 접속하고, 상기 제2 부재의 표면에 제2 본딩용 패드와 상기 제2 본딩용 패드에 도통한 제2 접합부를 설치하고, 상기 회로 소자와 상기 제2 본딩용 패드를 제2 와이어 배선에 의해 접속하며, 상기 제1 부재와 상기 제2 부재를 접합시켜 패키지를 형성할 때에, 상기 제1 접합부와 상기 제2 접합부를 도전성 재료로 접합시킨 것을 특징으로 한다. 이러한 실시양태에 따르면, 제1 및 제2 와이어 배선, 제1 및 제2 본딩용 패드, 제1 및 제2 접합부 및 도전성 재료를 통해 간단한 구조로 센서와 회로 소자를 접속할 수 있다. 또한, 제1 및 제2 본딩용 패드와 제1 및 제2 접합부를 각각 제1 부재와 제2 부재의 표면에 설치하고 있기 때문에, 제1 부재와 제2 부재를 겹쳐 패키지를 형성할 때에 제1 접합부와 제2 접합부를 도전성 재료로 접합시킬 수 있어, 센서나 회로 소자를 단락시키지 않고 용이하게 접속시킬 수 있다. 또한, 와이어 배선을 접속하기 위한 본딩용 패드와, 도전성 재료로 접합시키기 위한 접합부를 달리 하고 있기 때문에, 반도체 장치의 조립 작업이 용이해진다.
또한, 상기 도전성 부재로서는, 땜납, 도전성 수지, 도전성 테이프 또는 납재 중 적어도 하나를 이용할 수 있다.
또한, 이 실시양태에 있어서는, 상기 제1 본딩용 패드와 상기 제1 접합부는 연속된 금속막에 의해 형성되고, 상기 금속막의 표면을 부분적으로 절연막으로 덮음으로써 상기 제1 본딩용 패드와 상기 제1 접합부가 구분되며, 상기 제2 본딩용 패드와 상기 제2 접합부는 연속된 금속막에 의해 형성되고, 상기 금속막의 표면을 부분적으로 절연막으로 덮음으로써 상기 제2 본딩용 패드와 상기 제2 접합부가 구분되어 있어도 좋다. 이러한 양태에서는, 각 본딩용 패드와 각 접합부를 솔더 레지스트 등의 절연막에 의해 분리시키고 있기 때문에, 접합부끼리를 접합시키기 위한 도전성 재료가 본딩용 패드측으로 유출되기 어렵게 된다.
본 발명에 따른 반도체 장치의 또 다른 실시양태는, 상기 제1 본딩용 패드와 대향하는 영역에 있어서 상기 제2 부재의 표면을 부분적으로 제거하여, 상기 제1 와이어 배선을 놓아 주기 위한 공간을 형성한 것을 특징으로 한다. 이러한 실시양태에 따르면, 제1 와이어 배선이 제2 부재에 닿아 구부러지거나, 단락되거나 하는 것을 막을 수 있다.
본 발명에 따른 반도체 장치의 또 다른 실시양태는, 상기 제2 본딩용 패드와 대향하는 영역에 있어서 상기 제1 부재의 표면을 부분적으로 제거하여, 상기 제2 와이어 배선을 놓아 주기 위한 공간을 형성한 것을 특징으로 한다. 이러한 실시양태에 따르면, 제2 와이어 배선이 제1 부재에 닿아 구부러지거나, 단락되거나 하는 것을 막을 수 있다.
본 발명에 따른 반도체 장치의 또 다른 실시양태는, 상기 센서가 상기 제1 부재에 형성된 상기 오목부 내에 실장되고, 상기 제1 와이어 배선의 통과 영역에 있어서, 상기 제1 부재의 상기 오목부를 둘러싸는 둘레벽부의 각부(角部)를 우묵하게 들어가게 한 것을 특징으로 한다. 이러한 실시양태에 따르면, 제1 와이어 배선이 제1 부재의 도전층에 닿아 센서에 단락이 발생하는 것을 막을 수 있다.
본 발명에 따른 반도체 장치의 또 다른 실시양태는, 상기 회로 소자가 상기 제2 부재에 형성된 상기 오목부 내에 실장되고, 상기 제2 와이어 배선의 통과 영역에 있어서, 상기 제2 부재의 상기 오목부를 둘러싸는 둘레벽부의 각부를 우묵하게 들어가게 한 것을 특징으로 한다. 이러한 실시양태에 따르면, 제2 와이어 배선이 제2 부재의 도전층에 닿아 회로 소자에 단락이 발생하는 것을 막을 수 있다.
본 발명에 따른 반도체 장치의 또 다른 실시양태에 있어서는, 상기 제1 부재가 패키지의 커버로 되어 있고, 상기 제2 부재가 패키지의 기판으로 되어 있다.
본 발명에 따른 반도체 장치의 또 다른 실시양태에 있어서는, 상기 제1 부재가 패키지의 기판으로 되어 있고, 상기 제2 부재가 패키지의 커버로 되어 있다.
본 발명에 따른 반도체 장치의 또 다른 실시양태는, 상기 커버 및 상기 기판이, 각각 상기 오목부를 갖고 있는 것을 특징으로 한다. 이러한 실시양태에 따르면, 센서가 오목부 내에 수납되기 때문에, 제1 본딩용 패드와 센서 표면과의 고저차가 작아져서 제1 와이어 배선의 접속 작업이 용이해진다. 또한, 회로 소자도 오목부 내에 수납되기 때문에, 제2 본딩용 패드와 회로 소자 표면과의 고저차가 작아져서 제2 와이어 배선의 접속 작업이 용이해진다.
본 발명에 따른 반도체 장치의 또 다른 실시양태는, 상기 커버가 상기 오목부를 가지며, 상기 기판이 평판 형상으로 형성되어 있는 것을 특징으로 한다. 이러한 실시양태에 따르면, 센서가 오목부 내에 수납되기 때문에, 제1 본딩용 패드와 센서 표면과의 고저차가 작아져서 제1 와이어 배선의 접속 작업이 용이해진다. 한편, 기판은 평판 형상으로 되어 있기 때문에, 기판의 구조가 간단해져서 비용을 염가로 할 수 있다.
본 발명에 따른 반도체 장치에 있어서는, 상기 제1 부재의 재료로서는, 구리 피복 적층판, 유리 에폭시, 세라믹, 플라스틱, 금속, 카본나노튜브 중 적어도 하나의 재료 또는 이들의 복합 재료를 이용할 수 있다. 또한, 상기 제2 부재로서도, 구리 피복 적층판, 유리 에폭시, 세라믹, 플라스틱, 금속, 카본나노튜브 중 적어도 하나의 재료 또는 이들의 복합 재료를 이용할 수 있다. 또한, 상기 제1 부재 및 상기 제2 부재는, 외부의 전자 노이즈를 차단하기 위한 전자 실드 기능을 갖추고 있는 것이 바람직하다.
본 발명에 따른 제1 마이크로폰은, 본 발명에 따른 반도체 장치에 있어서 상기 센서로서 마이크 칩을 이용한 마이크로폰으로서, 상기 제1 부재에 음향 구멍이 개구되고, 상기 마이크 칩이 상기 음향 구멍을 덮도록 하여 상기 제1 부재에 실장되어 있는 것을 특징으로 한다. 이러한 제1 마이크로폰에 따르면, 실장 면적이 작은 마이크로폰을 제작할 수 있고, 또한 패키지 내의 공간이 마이크 칩의 백 챔버가 되기 때문에, 마이크 칩의 감도가 향상된다.
본 발명에 따른 제2 마이크로폰은, 본 발명에 따른 반도체 장치에 있어서 상기 센서로서 마이크 칩을 이용한 마이크로폰으로서, 상기 마이크 칩과 중첩되지 않도록 하여 상기 제1 부재에 음향 구멍이 개구되어 있는 것을 특징으로 한다. 또한, 본 발명에 따른 제3 마이크로폰은, 본 발명에 따른 반도체 장치에 있어서 상기 센서로서 마이크 칩을 이용한 마이크로폰으로서, 상기 회로 소자와 중첩되지 않도록 하여 상기 제2 부재에 음향 구멍이 개구되어 있는 것을 특징으로 한다. 이러한 제2 및 제3 마이크로폰에 따르면, 실장 면적이 작은 마이크로폰을 제작할 수 있다. 또한, 이들 마이크로폰에 따르면, 패키지 내의 공간이 마이크 칩의 프론트 챔버가 된다.
또한, 본 발명에 있어서의 상기 과제를 해결하기 위한 수단은, 이상 설명한 구성 요소를 적절하게 조합한 특징을 갖는 것으로서, 본 발명은 이러한 구성 요소의 조합에 의한 많은 변형을 가능하게 하는 것이다.
도 1의 (A)는 본 발명의 실시형태 1에 있어서의 마이크 칩을 실장한 커버의 하면도이고, 도 1의 (B)는 실시형태 1에 있어서의 회로 소자를 실장한 기판의 평면도이다.
도 2의 (A)는 솔더 레지스트를 제거한 실시형태 1의 커버의 하면도이고, 도 2의 (B)는 솔더 레지스트를 제거한 실시형태 1의 기판의 평면도이다.
도 3은 실시형태 1의 마이크로폰의 단면도로서, 도 1의 X1-X1선에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 4는 실시형태 1의 마이크로폰의 단면도로서, 도 1의 Y1-Y1선에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 5는 실시형태 1의 마이크로폰의 단면도로서, 도 1의 Z1-Z1선에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 6의 (A)는 본딩용 패드의 다른 형태를 설명한 도면이고, 도 6의 (B)는 솔더 레지스트를 제거하여 나타내는 도 6의 (A)의 본딩용 패드이다.
도 7의 (A)는 본딩용 패드의 또 다른 형태를 설명한 도면이고, 도 7의 (B)는 솔더 레지스트를 제거하여 도시한 도 7의 (A)의 본딩용 패드이다.
도 8의 (A)는 다른 형태의 커버를 나타낸 하면도이고, 도 8의 (B)는 다른 형태의 기판을 나타낸 평면도이다.
도 9의 (A)는 본 발명의 실시형태 2에 있어서의 마이크 칩을 실장한 커버의 하면도이고, 도 9의 (B)는 실시형태 2에 있어서의 회로 소자를 실장한 기판의 평면도이다.
도 10은 실시형태 2의 마이크로폰의 단면도로서, 도 9의 X2-X2선에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 11은 실시형태 2의 마이크로폰의 단면도로서, 도 9의 Y2-Y2선에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 12의 (A)는 본 발명의 실시형태 3에 있어서의 마이크 칩을 실장한 커버의 하면도이고, 도 12의 (B)는 실시형태 3에 있어서의 회로 소자를 실장한 기판의 평면도이다.
도 13의 (A)는 본 발명의 실시형태 4에 있어서의 마이크 칩을 실장한 커버의 하면도이고, 도 13의 (B)는 실시형태 4에 있어서의 회로 소자를 실장한 기판의 평면도이다.
도 14의 (A)는 솔더 레지스트를 제거한 실시형태 4의 커버의 하면도이고, 도 14의 (B)는 솔더 레지스트를 제거한 실시형태 4의 기판의 평면도이다.
도 15는 실시형태 4의 마이크로폰의 단면도로서, 도 13의 X4-X4선에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 16은 실시형태 4의 마이크로폰의 단면도로서, 도 13의 Y4-Y4선에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 17의 (A)는 본 발명의 실시형태 5에 있어서의 마이크 칩을 실장한 커버의 하면도이고, 도 17의 (B)는 실시형태 5에 있어서의 회로 소자를 실장한 기판의 평면도이다.
도 18은 실시형태 5의 마이크로폰의 단면도로서, 도 17의 X5-X5선에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 19는 실시형태 5의 마이크로폰의 단면도로서, 도 17의 Y5-Y5선에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 20의 (A)는 본 발명의 실시형태 6에 있어서의 마이크 칩을 실장한 커버의 하면도이고, 도 20의 (B)는 실시형태 6에 있어서의 회로 소자를 실장한 기판의 평면도이다.
도 21의 (A)는 본 발명의 실시형태 7에 있어서의 회로 소자를 실장한 커버의 하면도이고, 도 21의 (B)는 실시형태 7에 있어서의 마이크 칩을 실장한 기판의 평면도이다.
도 22는 실시형태 7의 마이크로폰의 단면도로서, 도 21의 X7-X7선에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 23은 실시형태 7의 마이크로폰의 단면도로서, 도 21의 Y7-Y7선에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 24의 (A)는 본 발명의 실시형태 8에 있어서의 마이크 칩을 실장한 기판의 평면도이고, 도 24의 (B)는 실시형태 8의 마이크로폰의 단면도로서, 도 24의 (A)의 X8-X8에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 25의 (A)는 본 발명의 실시형태 9에 있어서의 회로 소자를 실장한 커버의 하면도이고, 도 25의 (B)는 실시형태 9의 마이크로폰의 단면도로서, 도 25의 (A)의 X9-X9에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 26의 (A)는 본 발명의 실시형태 10에 있어서의 회로 소자를 실장한 커버의 하면도이고, 도 26의 (B)는 실시형태 10에 있어서의 마이크 칩을 실장한 기판의 평면도이다.
도 27의 (A)는 실시형태 10의 마이크로폰의 단면도로서, 도 26의 X10-X10선에 해당하는 지점에 있어서의 단면을 나타내고 있고, 도 27의 (B)는 실시형태 10의 마이크로폰의 단면도로서, 도 26의 Y10-Y10선에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 28의 (A)는 본 발명의 실시형태 11에 있어서의 마이크 칩을 실장한 기판의 평면도이고, 도 28의 (B)는 실시형태 11의 마이크로폰의 단면도로서, 도 28의 (A)의 X11-X11에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 29의 (A)는 본 발명의 실시형태 12에 있어서의 회로 소자를 실장한 커버의 하면도이고, 도 29의 (B)는 실시형태 12의 마이크로폰의 단면도로서, 도 29의 (A)의 X12-X12에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 30의 (A)는 본 발명의 실시형태 13에 있어서의 마이크 칩을 실장한 커버의 하면도이고, 도 30의 (B)는 실시형태 13에 있어서의 회로 소자를 실장한 기판의 평면도이다.
도 31의 (A)는 실시형태 13의 마이크로폰의 단면도로서, 도 30의 X13-X13선에 해당하는 지점에 있어서의 단면을 나타내고 있고, 도 31의 (B)는 실시형태 13의 마이크로폰의 단면도로서, 도 30의 Y13-Y13선에 해당하는 지점에 있어서의 단면을 나타내고 있다.
도 32는 본 발명의 실시형태 14에 따른 마이크로폰의 단면도이다.
도 33은 본 발명의 실시형태 15에 따른 마이크로폰의 단면도이다.
이하, 첨부 도면을 참조하면서 본 발명의 적합한 실시형태를 설명한다. 단, 본 발명은 이하의 실시형태에 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위에서 여러 가지 설계 변경할 수 있다.
(제1 실시형태)
도 1 내지 도 4를 참조하여 본 발명의 실시형태 1에 따른 상부 포트형 마이크로폰(41)을 설명한다. 마이크로폰(41)은 MEMS 기술을 이용하여 제조되는 MEMS 마이크로폰으로서, 커버(44)(제1 부재)와 기판(45)(제2 부재)을 포함하는 패키지 내에 마이크 칩(42)(센서)과 회로 소자(43)를 수납한 것이다. 또한, 실시형태 1의 마이크로폰(41)은, 커버(44)에 음향 구멍(53)이 개구되어 있어, 상부 포트형으로 되어 있다. 도 1의 (A)는 마이크 칩(42)을 실장한 커버(44)의 하면도이고, 도 1의 (B)는 회로 소자(43)를 실장한 기판(45)의 평면도이다. 도 2의 (A)는 솔더 레지스트를 제거한 커버(44)의 하면도이고, 도 2의 (B)는 솔더 레지스트를 제거한 기판(45)의 평면도이다. 또한, 도 3은 도 1의 X1-X1선에 해당하는 지점에 있어서의 마이크로폰(41)의 단면도이다. 도 4는 도 1의 Y1-Y1선에 해당하는 지점에 있어서의 마이크로폰(41)의 단면도이다. 도 5는 도 1의 Z1-Z1선에 해당하는 지점에 있어서의 마이크로폰(41)의 단면도이다.
도 3 내지 도 5에 도시된 바와 같이, 커버(44)는 구리 피복 적층판이나 유리 에폭시, 세라믹, 플라스틱, 금속, 카본나노튜브 중 적어도 하나의 재료 또는 이들의 복합 재료로 이루어진 2장의 절연성 기판을 적층시킴으로써 구성되어 있다. 절연성 재료에 의해 형성된 커버(44)는, 마이크 칩(42)을 수납하기 위한 상자형으로 된 오목부(46)를 구비하고 있다. 오목부(46)의 상면, 측벽면 및 오목부(46)를 둘러싸는 측벽부 하면에는, 그 거의 전체에 전자 실드용 도전층(47)이 형성되어 있다. 또한, 커버(44)의 상면에 형성된 도전층(47)은, 절연성 재료의 내부로 연장되어 있다.
도 1의 (A)에 도시된 바와 같이, 오목부(46)의 외부, 즉 커버(44)의 하면은 솔더 레지스트(52)에 의해 덮여 있고, 커버(44)의 하면에는 솔더 레지스트(52)로부터 노출되도록 하여 복수의 본딩용 패드(48)(제1 본딩용 패드)와 커버측 접합부(49)(제1 접합부)가 설치되어 있다. 또한, 도전층(47)의 외주부는 솔더 레지스트(52)로부터 노출되어 있고, 접지 접합부(51)로 되어 있다.
도전층(47), 본딩용 패드(48) 및 커버측 접합부(49)는 금속막이지만, 도 2의 (A)에 도시된 바와 같이, 본딩용 패드(48) 및 커버측 접합부(49)의 주위는 도전층(47)으로부터 분리되어 있고, 각 본딩용 패드(48) 및 커버측 접합부(49)는 도전층(47)과 전기적으로 절연되어 있다. 한편, 도 2의 (A)에 도시된 바와 같이, 본딩용 패드(48)와 커버측 접합부(49)는, 솔더 레지스트(52) 하에서 서로 연결되어 있어, 전기적으로 도통하고 있다. 또한, 도 2의 (A)에 있어서 해칭을 행한 지점은, 금속막이 제거되어 있어, 커버(44)의 절연성 재료가 노출되어 있는 부분이다.
마이크 칩(42)은 MEMS 소자(음향 센서)로서, 예컨대 Si 기판의 개구부에 음향 진동 감지용 박막의 다이어프램을 설치하고, 다이어프램에 대향시켜 상부 덮개 형상으로 된 백 플레이트를 Si 기판에 고정시킨 것이다. 그리고, 백 플레이트에 설치한 고정 전극막과 다이어프램(모두 폴리실리콘으로 이루어짐)에 의해 검지 신호 출력용 커패시터가 구성되고, 백 플레이트에는 고정 전극막과 다이어프램 사이의 에어 갭으로 음향 진동을 유도하기 위한 다수의 어쿠스틱 홀이 개구되어 있다. 도 3 내지 도 5에 도시된 바와 같이, 마이크 칩(42)은, 오목부(46) 내에 수납되고, 접착제에 의해 그 이면이 오목부(46)의 상면[도전층(47)]에 고정되어 있다. 또한, 마이크 칩(42)은, 커버(44)에 형성된 음향 구멍(53)에 맞추어 설치되고, 음향 구멍(53)을 덮고 있다. 따라서, 마이크 칩(42)은, Si 기판의 개구부와 음향 구멍(53)이 프론트 챔버가 되고, 패키지 내의 공간이 백 챔버가 되기 때문에, 넓은 백 챔버 용적을 가질 수 있어, 마이크 칩(42)을 고감도화시킬 수 있다. 도 1의 (A) 및 도 4에 도시된 바와 같이, 마이크 칩(42)의 표면에 설치된 단자(54)는 본딩 와이어(50)(제1 와이어 배선)에 의해 본딩용 패드(48)에 접속되어 있다.
도 3 내지 도 5에 도시된 바와 같이, 기판(45)은 다층 배선 기판, 구리 피복 적층판, 유리 에폭시 기판, 세라믹 기판, 플라스틱 기판, 금속 기판, 카본나노튜브 기판, 혹은 이들의 복합 기판으로 이루어진다. 기판(45)은, 회로 소자(43)를 수납하기 위한 상자형으로 된 오목부(66)를 구비하고 있다. 오목부(66)의 바닥면, 측벽면 및 오목부(66)를 둘러싸는 측벽부 상면에는, 그 거의 전체에 전자 실드용 도전층(67)이 형성되어 있다.
도 1의 (B)에 도시된 바와 같이, 오목부(66)의 외부, 즉, 기판(45)의 상면은 솔더 레지스트(72)에 의해 덮여 있고, 기판(45)의 하면에는 솔더 레지스트(52)로부터 노출되도록 하여 복수의 본딩용 패드(68)(제2 본딩용 패드), 본딩용 패드(73, 74)와 기판측 접합부(69)(제2 접합부)가 설치되어 있다. 또한, 도전층(67)의 외주부는 솔더 레지스트(72)로부터 노출되어 있고, 접지 접합부(71)로 되어 있다. 여기서, 본딩용 패드(68)는, 회로 소자(43)를 마이크 칩(42)에 접속하기 위한 패드이고, 본딩용 패드(73)는 회로 소자(43)를 하면의 신호 입출력 단자(77)에 접속하기 위한 패드이며, 본딩용 패드(74)는 접지 접속용 패드이다.
도전층(67), 본딩용 패드(68, 73, 74) 및 기판측 접합부(69)는 금속막이지만, 도 2의 (B)에 도시된 바와 같이, 본딩용 패드(68) 및 기판측 접합부(69), 본딩용 패드(73)의 주위는 각각 도전층(67)으로부터 분리되어 있어, 각 본딩용 패드(68) 및 기판측 접합부(69), 본딩용 패드(73)는 각각 도전층(67)과 전기적으로 절연되어 있다. 한편, 도 2의 (B)에 도시된 바와 같이, 본딩용 패드(68)와 기판측 접합부(69)는, 솔더 레지스트(72) 하에서 서로 연결되어 있어, 전기적으로 도통하고 있다. 또한, 본딩용 패드(74)는 도전층(67)의 일부로서, 접지 접합부(71)에 도통하고 있다. 또한, 도 2의 (B)에 있어서 해칭을 행한 지점은, 금속막이 제거되어 있어, 기판(45)의 절연성 재료가 노출되어 있는 부분이다.
기판(45)의 하면에는 접지 단자(75)가 설치되어 있고, 접지 단자(75)는 비아홀(76)을 통해 도전층(67)에 연결되어 있다. 따라서, 회로 소자(43)의 접지 단자(83)는, 비아홀(76) 등을 통해 접지 단자(75)에 도통하고 있다. 또한, 기판(45)의 하면에는 신호 입출력용 신호 입출력 단자(77)가 설치되어 있고, 신호 입출력 단자(77)는 비아홀(78)을 통해 본딩용 패드(73)에 연결되어 있다. 따라서, 회로 소자(43)의 단자(81)는 비아홀(78) 등을 통해 신호 입출력 단자(77)에 도통하고 있다.
회로 소자(43)는, ASIC이나 IC 칩 등의 소자이다. 도 3 내지 도 5에 도시된 바와 같이, 회로 소자(43)는 오목부(66) 내에 수납되고, 접착제에 의해 그 이면을 오목부(66)의 바닥면에 고정시키고 있다.
도 1의 (B)에 도시된 바와 같이, 회로 소자(43)의 표면에 설치한 마이크 칩접속용 단자(79)는 본딩 와이어(80)(제2 와이어 배선)에 의해 본딩용 패드(68)에 접속되어 있다. 회로 소자(43)의 표면에 설치한 신호 입출력용 단자(81)는 본딩 와이어(82)에 의해 본딩용 패드(73)에 접속되어 있다. 또한, 회로 소자(43)의 표면에 설치한 접지 단자(83)는 본딩 와이어(84)에 의해 본딩용 패드(74)에 접속되어 있다.
커버(44)는, 도 3 내지 도 5에 도시된 바와 같이, 오목부(46)를 아래쪽으로 향한 상태로 기판(45)의 상면에 중첩되고, 도전성 재료(86)에 의해 대향하는 커버측 접합부(49)와 기판측 접합부(69)가 접합된다. 도전성 재료(86)로서는, 도전성 접착제나 땜납, 도전성 양면 점착 테이프, 용접용 납재 중 어느 하나를 이용하여도 좋거나, 혹은 이들 중 복수의 재료를 병용하여도 좋다. 또한, 커버(44)의 하면 외주부에 설치한 접지 접합부(51)와, 기판(45)의 상면 외주부에 설치한 접지 접합부(71)는, 도전성 재료(87)에 의해 전체 둘레에 걸쳐 접합된다. 도전성 재료(87)로서는, 도전성 접착제나 땜납, 도전성 양면 점착 테이프, 용접용 납재 중 어느 하나를 이용하여도 좋거나, 혹은 이들 중 복수의 재료를 병용하여도 좋다. 커버(44)와 기판(45)을 접합시키기 위해서, 비도전성 수지나 비도전 테이프를 더 병용하여도 좋다.
이 결과, 마이크 칩(42) 및 회로 소자(43)는, 커버(44) 및 기판(45)을 포함하는 패키지 내에 수납된다. 또한, 커버(44)의 도전층(47)은, 접지 접합부(51)와 접지 접합부(71)를 도전성 재료(87)로 접합시킴으로써 기판(45)의 도전층(67)과 전기적으로 도통하기 때문에, 접지 단자(75)를 회로 기판 등의 어스 라인에 접속함으로써 도전층(47, 67)이 접지 전위로 유지되어, 마이크로폰(41)이 외부의 전자 노이즈로부터 차폐된다. 또한, 도전성 재료(86)를 통해 커버측 접합부(49)와 기판측 접합부(69)가 접합되어 있기 때문에, 마이크 칩(42)은, 본딩 와이어(50)→본딩용 패드(48)→커버측 접합부(49)→도전성 재료(86)→기판측 접합부(69)→본딩용 패드(68)→본딩 와이어(80)라고 하는 경로를 거쳐, 회로 소자(43)의 단자(79)에 접속된다.
이러한 구조의 마이크로폰(41)에서는, 커버(44)에 마이크 칩(42)을 실장하고, 기판(45)에 회로 소자(43)를 실장하여 회로 소자(43)의 바로 위에 중첩시키도록 하여 마이크 칩(42)을 배치하고 있기 때문에, 패키지도 바닥 면적이 작은 것을 이용할 수 있게 된다. 그 결과, 실장 면적이 매우 작은 마이크로폰(41)을 제작할 수 있다.
이 마이크로폰(41)에서는, 커버(44)의 하면에 설치한 본딩용 패드(48)에 마이크 칩(42)으로부터의 본딩 와이어(50)를 접속해 두고, 기판(45)의 상면에 설치한 본딩용 패드(68)에 회로 소자(43)로부터의 본딩 와이어(80)를 접속해 두며, 커버(44)를 기판(45)에 접합시킬 때에 커버측 접합부(49)와 기판측 접합부(69)를 도전성 재료(86)로 접합시킴으로써, 마이크 칩(42)과 회로 소자(43)를 전기적으로 도통시키고 있다. 또한, 이 마이크로폰(41)에 따르면, 본딩용 패드(48)가 위가 되도록 커버(44)를 뒤집어 놓으면, 본딩용 패드(48)가 커버(44)의 표면에 위치하기 때문에, 와이어 본더를 이용하여 용이하게 본딩용 패드(48)나 마이크 칩(42)의 단자(54)에 본딩 와이어(50)를 접속할 수 있다. 마찬가지로, 본딩용 패드(68)가 기판(45)의 상면에 위치하기 때문에, 와이어 본더를 이용하여 용이하게 본딩용 패드(68)나 회로 소자(43)의 단자(79)에 본딩 와이어(80)를 접속할 수 있다.
따라서, 마이크로폰(41)에 있어서는, 간단한 배선 구조와 간단한 조립 방법에 의해 커버(44) 상의 마이크 칩(42)과 기판(45) 상의 회로 소자(43)를 전기적으로 접속시킬 수 있다. 또한, 오목부(46, 66)의 내부에서 본딩 와이어의 접속 작업을 행할 필요가 없기 때문에, 본딩 와이어(50, 80)의 결선 작업이 용이해지고, 특허문헌 3에 개시된 마이크로폰과 같이 오목부(46, 66) 내에 와이어 본딩용 지그를 넣는 공간이 필요 없기 때문에, 패키지의 바닥 면적이 커지지 않아 마이크로폰(41)의 실장 면적을 작게 할 수 있다. 또한, 전자 실드용 금속막을 이용하여 본딩용 패드(48, 68), 커버측 접합부(49) 및 기판측 접합부(69)를 형성하고 있기 때문에, 마이크로폰(41)의 비용 절감을 도모할 수 있다. 게다가, 특허문헌 4에 개시된 마이크로폰과 같이 커버(44)나 기판(45)의 측벽부의 두께가 두꺼워지지 않아, 측벽부 때문에 마이크로폰(41)의 실장 면적이 커지는 일이 없다.
(변형례)
실시형태 1의 마이크로폰(41)에서는, 본딩용 패드(68, 73, 74)는 오목부(66)의 가장자리에 접하도록 설치하였지만, 도 6의 (A) 또는 도 7의 (A)에 도시된 바와 같이, 본딩용 패드(68, 73, 74)를 오목부(66)의 가장자리로부터 이격시켜 설치하여도 좋다. 이 때, 본딩용 패드(68, 73, 74)를 구성하는 전극막은, 도 6의 (B)와 같이 오목부(66)로부터 이격되어 있어도 좋거나, 혹은 도 7의 (B)와 같이 솔더 레지스트(72) 하에서 오목부(66)의 가장자리까지 연장되어 있어도 좋다. 마찬가지로, 커버(44)의 본딩용 패드(48)도 오목부(46)의 가장자리로부터 이격되도록 설치하여도 좋다.
또한, 접지 접합부(51)나 접지 접합부(71)는, 커버(44)나 기판(45)의 전체 둘레에 설치될 필요는 없고, 도 8의 (A) 및 도 8의 (B)에 도시된 바와 같이, 부분적으로 분단되어 있어도 좋다. 이 때, 접지 접합부(51)나 접지 접합부(71)를 분단하고 있는 솔더 레지스트(52, 72)의 아래에 도전층(47, 67)이 존재하고 있어도 좋고, 존재하고 있지 않아도 좋다.
또한, 이들의 변형예는, 실시형태 1뿐만 아니라, 실시형태 2 이후의 실시형태에도 적용할 수 있다.
(제2 실시형태)
이어서, 도 9 내지 도 11에 의해 실시형태 2의 상부 포트형 마이크로폰(91)을 설명한다. 도 9의 (A)는 마이크 칩(42)을 실장한 커버(44)의 하면도이고, 도 9의 (B)는 회로 소자(43)를 실장한 기판(45)의 평면도이다. 또한, 도 10은 도 9의 X2-X2선에 해당하는 지점에 있어서의 마이크로폰(91)의 단면도이다. 도 11은 도 9의 Y2-Y2선에 해당하는 지점에 있어서의 마이크로폰(91)의 단면도이다. 또한, 본 실시형태는, 실시형태 1과 거의 동일한 구조를 갖고 있기 때문에, 동일한 구조의 부분에는 도면에 실시형태 1과 동일한 부호를 붙임으로써 설명을 생략한다(실시형태 3 이후에 대해서도 동일함).
마이크로폰(91)에서는, 커버(44)의 오목부(46) 내에 있어서, 마이크 칩(42)과 중첩되지 않는 위치에 음향 구멍(53)을 개구시키고 있다. 따라서, 마이크로폰(91)에서는, 패키지의 내부 공간이 프론트 챔버가 되고, Si 기판의 개구부가 백 챔버가 되고 있으며, 마이크 칩(42)은 실시형태 1의 경우와는 반대측으로부터 도달한 음향 진동에 의해 다이어프램이 진동된다.
(제3 실시형태)
도 12의 (A) 및 도 12의 (B)는 본 발명의 실시형태 3에 따른 하부 포트형 마이크로폰을 설명한 도면으로서, 도 12의 (A)는 마이크 칩(42)을 실장한 커버(44)의 하면도이고, 도 12의 (B)는 회로 소자(43)를 실장한 기판(45)의 평면도이다. 또한, 도 12의 X3-X3선에 해당하는 지점에 있어서의 실시형태 3의 마이크로폰의 단면은 도 10과 동일하고, 도 12의 Y3-Y3선에 해당하는 지점에 있어서의 실시형태 3의 마이크로폰의 단면은 도 11과 동일하다.
실시형태 3의 마이크로폰에서는, 기판(45)의 오목부(66) 내에 있어서, 회로 소자(43)와 중첩되지 않는 위치에 음향 구멍(53)이 개구되어 있고, 하부 포트형으로 되어 있다. 따라서, 이 마이크로폰도, 패키지의 내부 공간이 프론트 챔버가 되고, Si 기판의 개구부가 백 챔버가 되고 있으며, 마이크 칩(42)은 실시형태 1의 경우와는 반대측으로부터 도달한 음향 진동에 의해 다이어프램이 진동된다.
(제4 실시형태)
이어서, 본 발명의 실시형태 4에 따른 상부 포트형 마이크로폰(92)을 설명한다. 도 13의 (A)는 마이크 칩(42)을 실장한 커버(44)의 하면도이고, 도 13의 (B)는 회로 소자(43)를 실장한 기판(45)의 평면도이다. 도 14의 (A)는 솔더 레지스트를 제거한 커버(44)의 하면도이고, 도 14의 (B)는 솔더 레지스트를 제거한 기판(45)의 평면도이다. 또한, 도 15는 도 13의 X4-X4선에 해당하는 지점에 있어서의 마이크로폰(92)의 단면도이다. 도 16은 도 13의 Y4-Y4선에 해당하는 지점에 있어서의 마이크로폰(92)의 단면도이다.
실시형태 4의 마이크로폰(92)은, 오목부(66)가 없는 평판 형상의 기판(45)을 이용하고 있다. 마이크 칩(42)을 실장한 커버(44)에 대해서는, 실시형태 1의 경우와 동일한 구조를 갖고 있다. 도 14의 (B)에 도시된 바와 같이, 기판(45)의 상면에는 평판 형상의 금속막이 설치되어 있고, 이 금속막을 부분적으로 제거함으로써 도전층(67), 본딩용 패드(68) 및 기판측 접합부(69)를 형성하기 위한 영역, 및 본딩용 패드(73, 74)가 형성되어 있다. 그리고, 기판(45)의 상면을 솔더 레지스트(72)에 의해 액자형으로 덮음으로써, 도 13의 (B)에 도시된 바와 같이, 외주부에 접지 접합부(71)를 형성하고, 내측에 회로 소자(43)를 실장하기 위한 영역을 형성하고 있다. 또한, 솔더 레지스트(72)로부터 노출시킴으로써 본딩용 패드(68), 기판측 접합부(69) 및 본딩용 패드(73, 74)를 형성하고 있다.
커버(44)와 기판(45)을 중첩시킨 마이크로폰(92)에서는, 도 15 및 도 16에 도시된 바와 같이, 기판(45)의 상면에서 도전성 재료(87)에 의해 접지 접합부(51)와 접지 접합부(71)가 접합된다. 또한, 기판(45)의 상면에서 도전성 재료(86)에 의해 커버측 접합부(49)와 기판측 접합부(69)가 접합되어, 마이크 칩(42)과 회로 소자(43)가 접속된다. 이 마이크로폰(92)에서는, 패키지 내의 공간이 마이크 칩(42)의 백 챔버가 된다.
(제5 실시형태)
도 17 내지 도 19는 본 발명의 실시형태 5에 따른 상부 포트형 마이크로폰(93)을 설명한다. 도 17의 (A)는 마이크 칩(42)을 실장한 커버(44)의 하면도이고, 도 17의 (B)는 회로 소자(43)를 실장한 기판(45)의 평면도이다. 도 18은 도 17의 X5-X5선에 해당하는 지점에 있어서의 마이크로폰(93)의 단면도이다. 도 19는 도 17의 Y5-Y5선에 해당하는 지점에 있어서의 마이크로폰(93)의 단면도이다.
이 마이크로폰(93)은, 평판 형상의 기판(45)과 오목부(46)를 갖는 커버(44)를 포함하는 패키지 내에 회로 소자(43)와 마이크 칩(42)을 수납하고, 회로 소자(43)의 바로 위에 마이크 칩(42)을 배치한 것이다. 음향 구멍(53)은, 마이크 칩(42)과 중첩되지 않는 위치에서 커버(44)의 오목부(46) 내에 설치하고 있다. 따라서, 패키지 내의 공간은 마이크 칩(42)의 프론트 챔버가 된다.
(제6 실시형태)
도 20은 본 발명의 실시형태 6에 따른 하부 포트형 마이크로폰을 설명한 도면으로서, 도 20의 (A)는 마이크 칩(42)을 실장한 커버(44)의 하면도이고, 도 20의 (B)는 회로 소자(43)를 실장한 기판(45)의 평면도이다. 또한, 도 20의 X6-X6선에 해당하는 지점에 있어서의 실시형태 6의 마이크로폰의 단면은 도 18과 동일하고, 도 20의 Y6-Y6선에 해당하는 지점에 있어서의 실시형태 6의 마이크로폰의 단면은 도 19와 동일하다.
이 마이크로폰은, 평판 형상의 기판(45)과 오목부(46)를 갖는 커버(44)를 포함하는 패키지 내에 회로 소자(43)와 마이크 칩(42)을 수납하고, 회로 소자(43)의 바로 위에 마이크 칩(42)을 배치한 것이다. 음향 구멍(53)은, 회로 소자(43)와 중첩되지 않는 위치에 있어서 기판(45)에 설치하고 있다. 따라서, 패키지 내의 공간은, 마이크 칩(42)의 프론트 챔버가 된다.
(제7 실시형태)
도 21 내지 도 23을 참조하여 본 발명의 실시형태 7에 따른 하부 포트형 마이크로폰(94)을 설명한다. 도 21의 (A)는 회로 소자(43)를 실장한 커버(44)[회로 소자(43)가 커버(44)에 실장되어 있는 경우에는, 커버(44)가 제2 부재에 해당함]의 하면도이고, 도 21의 (B)는 마이크 칩(42)을 실장한 기판(45)[마이크 칩(42)이 기판(45)에 실장되어 있는 경우에는, 기판(45)이 제1 부재에 해당함]의 평면도이다. 도 22는 도 21의 X7-X7선에 해당하는 지점에 있어서의 마이크로폰(94)의 단면도이다. 도 23은 도 21의 Y7-Y7선에 해당하는 지점에 있어서의 마이크로폰(94)의 단면도이다.
이 마이크로폰(94)에서는, 커버(44)에 회로 소자(43)를 실장하고, 기판(45)에 마이크 칩(42)을 실장해 두며, 마이크 칩(42)의 바로 위에 회로 소자(43)가 배치되어 있다.
도 21의 (A)에 도시된 바와 같이, 커버(44)의 측벽부 하면에는 회로 소자(43)와 접속하기 위한 본딩용 패드(68, 73, 74) 및 기판측 접합부(69)가 설치되어 있다. 회로 소자(43)의 단자(79)는 본딩 와이어(80)에 의해 본딩용 패드(68)와 접속되어 있고, 단자(81)는 본딩 와이어(82)에 의해 본딩용 패드(73)와 접속되어 있으며, 접지 단자(83)는 본딩 와이어(84)에 의해 본딩용 패드(74)와 접속되어 있다. 또한, 도 21의 (B)에 도시된 바와 같이, 기판(45)의 측벽부 상면에는 마이크 칩(42)과 접속하기 위한 본딩용 패드(48) 및 커버측 접합부(49)가 설치되어 있다. 마이크 칩(42)의 단자(54)는 본딩 와이어(50)에 의해 본딩용 패드(48)에 접속되어 있다.
커버(44)와 기판(45)은, 도 22 및 도 23에 도시된 바와 같이, 상하로 중첩되어 도전성 재료(87)에 의해 접지 접합부(51)와 접지 접합부(71)를 접합시키고 있다. 또한, 커버(44)의 기판측 접합부(69)와 기판(45)의 커버측 접합부(49)를 도전성 재료(86)로 접합함으로써, 회로 소자(43)와 마이크 칩(42)이 접속되어 있다. 음향 구멍(53)은, 마이크 칩(42)의 개구부와 일치시켜 기판(45)에 개구되어 있고, 하부 포트형으로 되어 있으며, 패키지 내의 공간은 마이크 칩(42)의 백 챔버로 되어 있다.
(제8 실시형태)
본 발명의 실시형태 8에 따른 마이크로폰(95)은, 하부 포트형 마이크로폰에 있어서, 음향 구멍(53)을 마이크 칩(42)의 근방에 설치한 것이다. 도 24의 (A)는 마이크로폰(95)에 있어서의 마이크 칩(42)을 실장한 기판(45)의 평면도이고, 도 24의 (B)는 도 24의 (A)의 X8-X8선에 해당하는 지점에 있어서의 마이크로폰(95)의 단면도이다.
마이크로폰(95)에서는, 기판(45)의 오목부(66) 내에 마이크 칩(42)이 실장되어 있고, 오목부(66) 내의 마이크 칩(42)과 중첩되지 않는 위치에 음향 구멍(53)을 개구시키고 있다. 따라서, 이 마이크로폰(95)은 하부 포트형으로 되어 있고, 게다가, 패키지 내의 공간이 마이크 칩(42)의 프론트 챔버로 되어 있다.
(제9 실시형태)
본 발명의 실시형태 9에 따른 마이크로폰(96)은, 상부 포트형 마이크로폰에 있어서, 음향 구멍(53)을 회로 소자(43)의 근방에 설치한 것이다. 도 25의 (A)는 마이크로폰(96)에 있어서의 회로 소자(43)를 실장한 커버(44)의 하면도이고, 도 25의 (B)는 도 25의 (A)의 X9-X9선에 해당하는 지점에 있어서의 마이크로폰(96)의 단면도이다.
마이크로폰(96)에서는, 커버(44)의 오목부(46) 내에 회로 소자(43)가 실장되어 있고, 오목부(46) 내의 회로 소자(43)와 중첩되지 않는 위치에 음향 구멍(53)을 개구시키고 있다. 또한, 마이크 칩(42)은 기판(45)의 상면에 실장되어 있다. 따라서, 이 마이크로폰(96)은 상부 포트형으로 되어 있고, 게다가, 패키지 내의 공간이 마이크 칩(42)의 프론트 챔버로 되어 있다.
(제10 실시형태)
이어서, 본 발명의 실시형태 10에 따른 마이크로폰(97)을 설명한다. 도 26의 (A)는 회로 소자(43)를 실장한 커버(44)의 하면도이고, 도 26의 (B)는 마이크 칩(42)을 실장한 기판(45)의 평면도이다. 도 27의 (A)는 도 26의 X10-X10선에 해당하는 지점에 있어서의 마이크로폰(97)의 단면도이다. 도 27의 (B)는 도 26의 Y10-Y10선에 해당하는 지점에 있어서의 마이크로폰(97)의 단면도이다.
마이크로폰(97)에 있어서는, 커버(44)의 오목부(46) 내에 회로 소자(43)를 실장해 두고, 평판 형상으로 된 기판(45)의 상면에 마이크 칩(42)을 실장하며, 마이크 칩(42)과 중첩되는 위치에 있어서 기판(45)에 음향 구멍(53)을 개구시키고 있다. 또한, 본딩 와이어(80)를 통해 회로 소자(43)와 본딩용 패드(68)를 접속하고, 본딩 와이어(50)를 통해 마이크 칩(42)과 본딩용 패드(48)를 접속하며, 도전성 재료(86)에 의해 기판측 접합부(69)와 커버측 접합부(49)를 접합시켜 두고, 이것에 의해 회로 소자(43)와 마이크 칩(42)이 접속되어 있다. 또한, 이 마이크로폰(97)은, 마이크 칩(42)의 하면에 음향 구멍(53)이 개구되어 있기 때문에, 하부 포트형으로 되어 있고, 패키지 내의 공간이 백 챔버로 되어 있다.
(제11 실시형태)
도 28은 본 발명의 실시형태 11에 따른 마이크로폰(98)을 설명한 도면이다. 도 28의 (A)는 마이크 칩(42)을 실장한 기판(45)의 평면도이고, 도 28의 (B)는 도 28의 (A)의 X11-X11선에 해당하는 지점에 있어서의 마이크로폰(98)의 단면도이다.
이 마이크로폰(98)에서는, 평판 형상으로 된 기판(45)의 상면에 마이크 칩(42)을 실장해 두고 있고, 마이크 칩(42)에 인접한 위치에 있어서 기판(45)에 음향 구멍(53)을 개구시키고 있다. 따라서, 마이크로폰(98)은 하부 포트형으로 되어 있고, 패키지 내의 공간은 프론트 챔버로 되어 있다.
(제12 실시형태)
도 29는 본 발명의 실시형태 12에 따른 마이크로폰(99)을 설명한 도면이다. 도 29의 (A)는 회로 소자(43)를 실장한 커버(44)의 하면도이고, 도 29의 (B)는 도 29의 (A)의 X12-X12선에 해당하는 지점에 있어서의 마이크로폰(99)의 단면도이다.
이 마이크로폰(99)에서는, 평판 형상으로 된 기판(45)의 상면에 마이크 칩(42)을 실장하고 있다. 또한, 커버(44)의 오목부(46) 내에 회로 소자(43)를 실장하고, 회로 소자(43)에 인접한 위치에 있어서 오목부(46) 내에 음향 구멍(53)을 개구시키고 있다. 따라서, 마이크로폰(99)은 상부 포트형으로 되어 있고, 패키지 내의 공간은 프론트 챔버로 되어 있다.
(제13 실시형태)
이어서, 본 발명의 실시형태 13에 따른 마이크로폰(100)을 설명한다. 도 30의 (A)는 마이크 칩(42)을 실장한 커버(44)의 하면도이고, 도 30의 (B)는 회로 소자(43)를 실장한 기판(45)의 평면도이다. 도 31의 (A)는 도 30의 X13-X13선에 해당하는 지점에 있어서의 마이크로폰(100)의 단면도이다. 도 31의 (B)는 도 30의 Y13-Y13선에 해당하는 지점에 있어서의 마이크로폰(100)의 단면도이다.
마이크로폰(100)에서는, 커버(44)에 실장된 마이크 칩(42)의 단자(54)에 본딩 와이어(50)의 일단을 접속하고, 본딩 와이어(50)의 타단을 커버(44)의 본딩용 패드(48)에 접속하고 있다. 또한, 기판(45)에 실장된 회로 소자(43)의 단자(79)에 본딩 와이어(80)의 일단을 접속하고, 본딩 와이어(80)의 타단을 기판(45)의 본딩용 패드(68)에 접속하고 있다. 그리고, 도 31의 (A) 및 도 31의 (B)에 도시된 바와 같이, 커버(44)의 본딩용 패드(48)와 기판(45)의 본딩용 패드(68)를 도전성 재료(86)에 의해 직접 접합하고, 그것에 의해 마이크 칩(42)과 회로 소자(43)를 접속하고 있다. 따라서, 실시형태 13에서는, 커버측 접합부(49)나 기판측 접합부(69)는 설치되어 있지 않다.
(제14 실시형태)
도 32는 본 발명의 실시형태 14에 따른 마이크로폰(101)을 나타낸 단면도이다. 이 실시형태에서는, 본딩 와이어(50)를 접속하는 본딩용 패드(48)와 대향하는 영역 및 그 근방에서, 기판(45)의 표면을 제거하여 오목부(88)를 형성하고 있다. 따라서, 본딩 와이어(50)가 기판(45)에 쉽게 접촉할 수 없게 된다. 마찬가지로, 본딩 와이어(80)를 접속하는 본딩용 패드(68)와 대향하는 영역 및 그 근방에서, 커버(44)의 표면을 제거하여 오목부(도시하지 않음)를 형성하고 있다. 따라서, 본딩 와이어(80)가 커버(44)에 쉽게 접촉할 수 없게 된다.
예컨대 본딩 와이어(50)가 기판(45)에 접촉했다고 해도, 기판(45)의 표면이 솔더 레지스트(72)로 덮여 있으면 단락의 우려는 없다. 그러나, 기판(45)에 닿음으로써 본딩 와이어(50)가 구부러지거나 변형되거나 하면, 본딩 와이어(50)가 도전층(47) 등에 접촉할 우려가 있다. 그 때문에, 이 실시형태에서는, 기판(45)에 오목부(88)를 형성함으로써 본딩 와이어(50)가 기판(45)에 접촉하는 것을 방지하고 있다. 본딩 와이어(80)에 대해서도 동일하다.
또한, 도 32에서는 커버(44)에 마이크 칩(42)을 실장한 마이크로폰을 나타내고 있지만, 실시형태 14는 커버(44)에 회로 소자(43)를 실장한 것에도 적용할 수 있다.
(제15 실시형태)
도 33은 본 발명의 실시형태 15에 따른 마이크로폰(102)을 나타낸 단면도이다. 이 실시형태에서는, 본딩 와이어(50)의 통과 영역에 있어서 커버(44)의 측벽부의 각을 제거하여 절결부(89)를 형성하고 있다. 따라서, 본딩 와이어(50)가 커버(44)의 도전층(47) 등에 접촉하여 단락을 쉽게 일으키지 않게 된다.
또한, 마찬가지로, 본딩 와이어(80)의 통과 영역에 있어서 기판(45)의 측벽부의 각을 제거하여 절결부를 형성하여도 좋다.
또한, 도 33에서는 커버(44)에 마이크 칩(42)을 실장한 마이크로폰을 나타내고 있지만, 실시형태 15는 커버(44)에 회로 소자(43)를 실장한 것에도 적용할 수 있다.
41, 91-102 : 마이크로폰 42 : 마이크 칩
43 : 회로 소자 44 : 커버
45 : 기판 46, 66 : 오목부
47, 67 : 도전층 48, 68, 73, 74 : 본딩용 패드
49 : 커버측 접합부 50, 80, 82, 84 : 본딩 와이어
51, 71 : 접지 접합부 52, 72 : 솔더 레지스트
53 : 음향 구멍 69 : 기판측 접합부
86, 87 : 도전성 재료

Claims (20)

  1. 한쪽 이상에 오목부가 형성된 제1 부재 및 제2 부재를 포함하는 패키지와,
    상기 제1 부재의 내면에 실장된 센서와,
    상기 제2 부재의 내면에 실장된 회로 소자
    를 포함한 반도체 장치로서,
    상기 패키지의 바닥면에 수직인 방향에서 보았을 때, 상기 센서와 상기 회로 소자가 적어도 일부 중첩되도록 배치되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 센서는, 상기 회로 소자의 수직 상측 또는 수직 하측에 위치되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 제1 부재의 표면에 제1 본딩용 패드를 설치하여, 상기 센서와 상기 제1 본딩용 패드를 제1 와이어 배선에 의해 접속하고,
    상기 제2 부재의 표면에 제2 본딩용 패드를 설치하여, 상기 회로 소자와 상기 제2 본딩용 패드를 제2 와이어 배선에 의해 접속하고,
    상기 제1 부재와 상기 제2 부재를 접합시켜 패키지를 형성할 때에, 상기 제1 본딩용 패드와 상기 제2 본딩용 패드를 도전성 재료로 접합시킨 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 제1 부재의 표면에 제1 본딩용 패드와 상기 제1 본딩용 패드에 도통한 제1 접합부를 설치하고, 상기 센서와 상기 제1 본딩용 패드를 제1 와이어 배선에 의해 접속하고,
    상기 제2 부재의 표면에 제2 본딩용 패드와 상기 제2 본딩용 패드에 도통한 제2 접합부를 설치하고, 상기 회로 소자와 상기 제2 본딩용 패드를 제2 와이어 배선에 의해 접속하고,
    상기 제1 부재와 상기 제2 부재를 접합시켜 패키지를 형성할 때에, 상기 제1 접합부와 상기 제2 접합부를 도전성 재료로 접합시킨 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 제1 본딩용 패드와 상기 제1 접합부는 연속된 금속막에 의해 형성되고, 상기 금속막의 표면을 부분적으로 절연막으로 덮음으로써 상기 제1 본딩용 패드와 상기 제1 접합부가 구분되며,
    상기 제2 본딩용 패드와 상기 제2 접합부는 연속된 금속막에 의해 형성되고, 상기 금속막의 표면을 부분적으로 절연막으로 덮음으로써 상기 제2 본딩용 패드와 상기 제2 접합부가 구분되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제3항 또는 제4항에 있어서, 상기 도전성 재료는 땜납, 도전성 수지, 도전성 테이프 또는 납재 중 하나 이상인 것을 특징으로 하는 반도체 장치.
  7. 제3항 또는 제4항에 있어서, 상기 제1 본딩용 패드와 대향하는 영역에서 상기 제2 부재의 표면을 부분적으로 제거하여, 상기 제1 와이어 배선을 놓아 주기 위한 공간을 형성한 것을 특징으로 하는 반도체 장치.
  8. 제3항 또는 제4항에 있어서, 상기 제2 본딩용 패드와 대향하는 영역에서 상기 제1 부재의 표면을 부분적으로 제거하여, 상기 제2 와이어 배선을 놓아 주기 위한 공간을 형성한 것을 특징으로 하는 반도체 장치.
  9. 제3항 또는 제4항에 있어서, 상기 센서는 상기 제1 부재에 형성된 상기 오목부 내에 실장되고, 상기 제1 와이어 배선의 통과 영역에서, 상기 제1 부재의 상기 오목부를 둘러싸는 둘레벽부의 각부(角部)를 우묵하게 들어가게 한 것을 특징으로 하는 반도체 장치.
  10. 제3항 또는 제4항에 있어서, 상기 회로 소자는 상기 제2 부재에 형성된 상기오목부 내에 실장되고, 상기 제2 와이어 배선의 통과 영역에서, 상기 제2 부재의 상기 오목부를 둘러싸는 둘레벽부의 각부를 우묵하게 들어가게 한 것을 특징으로 하는 반도체 장치.
  11. 제1항에 있어서, 상기 제1 부재는 패키지의 커버이고, 상기 제2 부재는 패키지의 기판인 것을 특징으로 하는 반도체 장치.
  12. 제1항에 있어서, 상기 제1 부재는 패키지의 기판이고, 상기 제2 부재는 패키지의 커버인 것을 특징으로 하는 반도체 장치.
  13. 제11항 또는 제12항에 있어서, 상기 커버 및 상기 기판은 각각 상기 오목부를 갖고 있는 것을 특징으로 하는 반도체 장치.
  14. 제11항 또는 제12항에 있어서, 상기 커버가 상기 오목부를 가지며, 상기 기판은 평판 형상으로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  15. 제1항에 있어서, 상기 제1 부재는, 구리 피복 적층판, 유리 에폭시, 세라믹, 플라스틱, 금속, 카본나노튜브 중 하나 이상의 재료 또는 이들의 복합 재료에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치.
  16. 제1항에 있어서, 상기 제2 부재는, 구리 피복 적층판, 유리 에폭시, 세라믹, 플라스틱, 금속, 카본나노튜브 중 하나 이상의 재료 또는 이들의 복합 재료에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치.
  17. 제1항에 있어서, 상기 제1 부재 및 상기 제2 부재는, 외부의 전자 노이즈를 차단하기 위한 전자 실드 기능을 갖추고 있는 것을 특징으로 하는 반도체 장치.
  18. 제1항에 기재된 반도체 장치에 있어서 상기 센서로서 마이크 칩을 이용한 마이크로폰으로서,
    상기 제1 부재에 음향 구멍이 개구되고, 상기 마이크 칩이 상기 음향 구멍을 덮도록 하여 상기 제1 부재에 실장되어 있는 것을 특징으로 하는 마이크로폰.
  19. 제1항에 기재된 반도체 장치에 있어서 상기 센서로서 마이크 칩을 이용한 마이크로폰으로서,
    상기 마이크 칩과 중첩되지 않도록 하여 상기 제1 부재에 음향 구멍이 개구되어 있는 것을 특징으로 하는 마이크로폰.
  20. 제1항에 기재된 반도체 장치에 있어서 상기 센서로서 마이크 칩을 이용한 마이크로폰으로서,
    상기 회로 소자와 중첩되지 않도록 하여 상기 제2 부재에 음향 구멍이 개구되어 있는 것을 특징으로 하는 마이크로폰.
KR1020110036057A 2010-06-01 2011-04-19 반도체 장치 및 마이크로폰 KR101206590B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-125527 2010-06-01
JP2010125527A JP5029727B2 (ja) 2010-06-01 2010-06-01 半導体装置及びマイクロフォン

Publications (2)

Publication Number Publication Date
KR20110132219A true KR20110132219A (ko) 2011-12-07
KR101206590B1 KR101206590B1 (ko) 2012-11-29

Family

ID=44475084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110036057A KR101206590B1 (ko) 2010-06-01 2011-04-19 반도체 장치 및 마이크로폰

Country Status (5)

Country Link
US (1) US20110293128A1 (ko)
EP (1) EP2393307B1 (ko)
JP (1) JP5029727B2 (ko)
KR (1) KR101206590B1 (ko)
CN (1) CN102275861A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014115929A1 (ko) * 2013-01-22 2014-07-31 아이쓰리시스템 주식회사 반도체칩의 밀폐형 패키지 및 공정 방법
KR20150127369A (ko) * 2014-05-07 2015-11-17 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5327299B2 (ja) 2011-09-09 2013-10-30 オムロン株式会社 半導体装置及びマイクロフォン
JP5633493B2 (ja) * 2011-09-16 2014-12-03 オムロン株式会社 半導体装置及びマイクロフォン
ITTO20110980A1 (it) * 2011-10-27 2013-04-28 St Microelectronics Srl Struttura incapsulante schermata e relativo metodo di fabbricazione
WO2013094684A1 (ja) * 2011-12-20 2013-06-27 京セラ株式会社 電子部品収納用パッケージおよび電子装置
ITTO20120515A1 (it) 2012-06-14 2013-12-15 St Microelectronics Nv Assemblaggio di un dispositivo integrato a semiconduttori e relativo procedimento di fabbricazione
US20140037120A1 (en) * 2012-08-01 2014-02-06 Knowles Electronics, Llc Microphone Assembly
US9491539B2 (en) 2012-08-01 2016-11-08 Knowles Electronics, Llc MEMS apparatus disposed on assembly lid
US9082883B2 (en) 2013-03-04 2015-07-14 Unisem (M) Berhad Top port MEMS cavity package and method of manufacture thereof
US8999757B2 (en) 2013-03-04 2015-04-07 Unisem (M) Berhad Top port MEMS cavity package and method of manufacture thereof
ITTO20130350A1 (it) * 2013-04-30 2014-10-31 St Microelectronics Srl Assemblaggio a livello di fetta di un dispositivo sensore mems e relativo dispositivo sensore mems
CN110078016A (zh) 2013-09-30 2019-08-02 日月光半导体制造股份有限公司 封装结构及其制造方法
US9307328B2 (en) 2014-01-09 2016-04-05 Knowles Electronics, Llc Interposer for MEMS-on-lid microphone
JP6311376B2 (ja) 2014-03-14 2018-04-18 オムロン株式会社 マイクロフォン
CN104394496B (zh) * 2014-11-18 2018-03-13 上海微联传感科技有限公司 一种小尺寸高灵敏度高信噪比的mems硅麦克风
US9738516B2 (en) 2015-04-29 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Structure to reduce backside silicon damage
DE102015107560A1 (de) * 2015-05-13 2016-11-17 USound GmbH Schallwandleranordnung mit MEMS-Schallwandler
US20170283247A1 (en) * 2016-04-04 2017-10-05 Infineon Technologies Ag Semiconductor device including a mems die
WO2017188125A1 (ja) * 2016-04-27 2017-11-02 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器
JP6224774B1 (ja) * 2016-06-09 2017-11-01 リオン株式会社 計測用マイクロホンモジュール
GB2555659B (en) * 2016-11-07 2020-01-15 Cirrus Logic Int Semiconductor Ltd Package for MEMS device and process
CN106410407A (zh) * 2016-11-30 2017-02-15 南通沃特光电科技有限公司 一种具有电磁屏蔽的天线装置
CN106449599A (zh) * 2016-11-30 2017-02-22 南通沃特光电科技有限公司 一种天线装置的制造方法
EP3339243B1 (en) * 2016-12-23 2023-07-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Interconnected layer stack with vertically aligned mems and assigned chip
US10501312B2 (en) * 2017-07-18 2019-12-10 Infineon Technologies Ag Over-under sensor packaging with sensor spaced apart from control chip
US10645797B2 (en) * 2017-07-26 2020-05-05 Intel Corporation Electromagnetic interference (EMI) shield for a printed circuit board (PCB)
US11181627B2 (en) 2018-02-05 2021-11-23 Denso Corporation Ultrasonic sensor
DE102018203098B3 (de) * 2018-03-01 2019-06-19 Infineon Technologies Ag MEMS-Sensor
DE102018208230B4 (de) * 2018-05-24 2021-01-28 Infineon Technologies Ag Mems-baustein und verfahren zum herstellen eines mems-bausteins
JP7211220B2 (ja) 2019-04-05 2023-01-24 株式会社デンソー 超音波センサ
CN110078015A (zh) * 2019-04-29 2019-08-02 深迪半导体(上海)有限公司 一种芯片封装结构及方法
JP7226154B2 (ja) 2019-07-10 2023-02-21 株式会社デンソー 超音波センサ
JP7435306B2 (ja) * 2020-06-25 2024-02-21 Tdk株式会社 キャビティを有する回路基板及びその製造方法
US11945714B2 (en) * 2020-07-30 2024-04-02 Stmicroelectronics S.R.L. Electronic device and corresponding method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6241734B1 (en) 1998-08-14 2001-06-05 Kyphon, Inc. Systems and methods for placing materials into bone
US7166910B2 (en) 2000-11-28 2007-01-23 Knowles Electronics Llc Miniature silicon condenser microphone
US20050189635A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
JP2005340961A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Works Ltd 音波受信装置
JP2007081614A (ja) 2005-09-13 2007-03-29 Star Micronics Co Ltd コンデンサマイクロホン
JP5174673B2 (ja) * 2005-10-14 2013-04-03 エスティーマイクロエレクトロニクス エス．アール．エル． 基板レベル・アセンブリを具えた電子装置及びその製造処理方法
JP2007150507A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Works Ltd マイクロホンパッケージ
EP1795496A2 (en) * 2005-12-08 2007-06-13 Yamaha Corporation Semiconductor device for detecting pressure variations
JP2008002953A (ja) * 2006-06-22 2008-01-10 Yamaha Corp 半導体装置及びその製造方法
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
US20080175425A1 (en) 2006-11-30 2008-07-24 Analog Devices, Inc. Microphone System with Silicon Microphone Secured to Package Lid
JP2008166381A (ja) * 2006-12-27 2008-07-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI327357B (en) * 2007-01-10 2010-07-11 Advanced Semiconductor Eng Mems microphone package and method thereof
TWI370101B (en) 2007-05-15 2012-08-11 Ind Tech Res Inst Package and packaging assembly of microelectromechanical sysyem microphone
WO2009037655A2 (en) * 2007-09-17 2009-03-26 Koninklijke Philips Electronics, N.V. Production of pre-collapsed capacitive micro-machined ultrasonic transducers and applications thereof
JP4950006B2 (ja) * 2007-11-14 2012-06-13 パナソニック株式会社 微小コンデンサマイクロホンの製造方法
JP2009289924A (ja) * 2008-05-28 2009-12-10 Yamaha Corp 半導体装置用パッケージ本体及びその製造方法、パッケージ、半導体装置、並びにマイクロフォンパッケージ
US8467548B2 (en) * 2009-04-07 2013-06-18 The United States Of America As Represented By The Secretary Of The Navy Miniature micro-electromechanical system (MEMS) based directional sound sensor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014115929A1 (ko) * 2013-01-22 2014-07-31 아이쓰리시스템 주식회사 반도체칩의 밀폐형 패키지 및 공정 방법
KR101470946B1 (ko) * 2013-01-22 2014-12-09 아이쓰리시스템 주식회사 반도체칩의 밀폐형 패키지 및 공정 방법
KR20150127369A (ko) * 2014-05-07 2015-11-17 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9706661B2 (en) 2014-05-07 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Electronic device module and manufacturing method thereof

Also Published As

Publication number Publication date
EP2393307A3 (en) 2014-05-21
KR101206590B1 (ko) 2012-11-29
EP2393307A2 (en) 2011-12-07
EP2393307B1 (en) 2019-01-09
JP5029727B2 (ja) 2012-09-19
JP2011254192A (ja) 2011-12-15
CN102275861A (zh) 2011-12-14
US20110293128A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
KR101206590B1 (ko) 반도체 장치 및 마이크로폰
JP4947191B2 (ja) マイクロフォン
KR101229142B1 (ko) 반도체 장치 및 마이크로폰
EP2755401B1 (en) Semiconductor device and microphone
JP5633493B2 (ja) 半導体装置及びマイクロフォン
KR20050001368A (ko) 적층형 반도체 장치
JP2006074736A (ja) 圧電発振器およびその製造方法
JP2008160352A (ja) 静電容量センサ
JP4947238B2 (ja) マイクロフォン
KR20100031775A (ko) 전자 부품
JP5121534B2 (ja) 表面実装用の水晶発振器
JP5354045B2 (ja) マイクロフォン
KR20240014979A (ko) 멤스 마이크로폰
KR20240014981A (ko) 멤스 마이크로폰
KR20240014978A (ko) 멤스 마이크로폰
KR20240014980A (ko) 멤스 마이크로폰

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 8