KR20100031775A - 전자 부품 - Google Patents

전자 부품 Download PDF

Info

Publication number
KR20100031775A
KR20100031775A KR1020107003090A KR20107003090A KR20100031775A KR 20100031775 A KR20100031775 A KR 20100031775A KR 1020107003090 A KR1020107003090 A KR 1020107003090A KR 20107003090 A KR20107003090 A KR 20107003090A KR 20100031775 A KR20100031775 A KR 20100031775A
Authority
KR
South Korea
Prior art keywords
wire bonding
terminal
die bond
electronic component
semiconductor element
Prior art date
Application number
KR1020107003090A
Other languages
English (en)
Inventor
카즈유키 오노
요시오 타나카
키요시 나카지마
나오토 쿠라타니
토모후미 마에카와
Original Assignee
오므론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오므론 가부시키가이샤 filed Critical 오므론 가부시키가이샤
Publication of KR20100031775A publication Critical patent/KR20100031775A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0026—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields integrally formed from metal sheet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

기판(52)(프린트 기판)의 윗면에는, 도체 패턴에 의해 다이 본드부(55)와 와이어 본딩용 단자(56)가 형성되어 있다. 다이 본드부(55)의 윗면에는 다이 본드 수지(68)를 이용하여 반도체 소자(53)를 접착 고정하고 있다. 반도체 소자(53)의 단자와 와이어 본딩용 단자(56) 사이는, 본딩 와이어(69)에 의해 결선되어 있다. 또한, 와이어 본딩용 단자(56)의 주위에는 와이어 본딩용 단자(56)를 둘러싸도록 하여, 다이 본드 수지(68)를 포착하여 와이어 본딩용 단자(56)측으로 흐르는 것을 방지하기 위한 홈부(64)를 형성하고 있다.

Description

전자 부품{ELECTRONIC COMPONENT}
본 발명은 전자 부품에 관한 것이다. 구체적으로는, 센서 칩이나 전자 회로 등의 반도체 소자를 기판상에 실장한 전자 부품에 관한 것이다.
반도체 소자를 패키지에 실장하여 캡으로 덮은 전자 부품으로서는, 예를 들면 특허 문헌 1에 개시된 것(3축 가속도 센서)이 있다. 특허 문헌 1에 개시된 전자 부품(11)에서는, 도 1에 도시하는 바와 같이, 패키지(12)는 윗면 중앙부에 패임부(13)가 형성된 캐비티 기판으로 구성되어 있고, 패임부(13) 내의 저면에 반도체 소자(14)를 다이 본드 수지로 고정하고 있다. 패키지(12)에서는, 반도체 소자(14)를 접착하는 면보다도 높은 위치, 즉 패임부(13)의 주위에 와이어 본딩용의 단자 패턴(15)를 마련하고 있다. 반도체 소자(14)의 단자는, 패키지(12)의 단자 패턴(15)와 본딩 와이어(16)로 결선된다. 그리고, 반도체 소자(14)를 패키지(12) 내에 실장한 후, 패키지(12)에 캡(17)을 겹처서 접착하고, 반도체 소자(14)를 패키지(12)와 캡(17)의 내부에 가둔다.
이와 같은 구조의 전자 부품(11)에 의하면, 반도체 소자(14)를 다이 본드할 때에, 반도체 소자(14)를 패임부(13)의 저면에 접착하고 있는 다이 본드 수지가 단자 패턴(15)의 위로 흐르는 일이 없다. 그 때문에, 유출된 다이 본드 수지에 의해 단자 패턴(15)에 피막이 형성되는 것을 방지할 수 있고, 본딩 와이어(16)을 단자 패턴(15)에 본딩할 때에 다이 본드 수지의 피막에 방해되어 와이어 본딩 불량을 발생하는 것을 억제할 수 있다.
그러나, 내부에 패임부(13)가 형성된 캐비티 기판은 고가이기 때문에, 이와 같은 전자 부품(11)에서는 생산 원가가 비싸게 들고 불편한 점이 있다.
또한, 비용을 내리기 위해 캐비티 기판이 아니라, 평면형상의 프린트 기판을 사용하면, 다이 본드 수지를 도포하는 면과 와이어 본딩용의 단자면이 동일면이 되기 때문에, 다이 본드 수지가 와이어 본딩용의 단자면에 흘러서 해당 단자면을 더럽혀, 와이어 본딩 불량의 원인이 될 우려가 있다. 즉, 다이 본드 수지의 도포량을 정확하게 관리하거나, 반도체 소자(14)의 가압력이 일정하게 되도록 관리하였다고 하여도, 도포된 다이 본드 수지를 경화시키기까지의 시간이나 외부 환경의 온도 등에 의해 반도체 소자(14)의 하면에서 유출되는 다이 본드 수지의 양이 변동한다. 게다가, 다이 본드 수지로서는, 반도체 소자의 외부로부터의 진동 등에 의한 특성 변동 요인을 완화시키기 위해 실리콘 등의 유연한 수지를 사용하는 일이 많이, 이와 같은 수지를 사용한 경우에는 보다 한층 유동하기 쉬워진다. 그 결과, 유출된 다이 본드 수지가 와이어 본딩용의 단자면에 부착하여 해당 단자면에 피막이 형성되고, 피막에 방해되어 본딩 와이어를 단자면에 접합할 수가 없게 되는 일이 있다.
염가의 프린트 기판을 이용하여 이와 같은 문제를 해결하고자 하면, 반도체 소자를 다이 본드하는 영역과 와이어 본딩용의 단자면과의 거리를 충분히 크게 하여야 한다. 그러나, 이 거리를 크게 하면, 전자 부품(11)의 사이즈가 커져서 소형화가 방해되고, 또한 본딩 와이어(Au선)가 길어져서 고비용을 초래한다.
일본국특개2006-98323호공보
본 발명은, 이와 같은 기술적 과제를 감안하여 이루어진 것으로서, 그 목적으로 하는 점은, 염가의 프린트 기판을 이용한 경우에도, 본딩 와이어의 결선 불량을 일으키기 어려운 전자 부품을 제공하는 것에 있다.
본 발명에 관한 전자 부품은, 프린트 기판의 다이 본드부에 다이 본드 수지를 사용하여 반도체 소자를 접착 고정하고, 프린트 기판의 도체 패턴에 의해 형성된 와이어 본딩용 단자와 상기 반도체 소자를 본딩 와이어에 의해 결선한 전자 부품으로서, 상기 와이어 본딩용 단자를 둘러싸는 영역중 적어도 상기 다이 본드부측에 위치하는 영역에, 상기 프린트 기판의 도체 패턴보다도 낮은 홈부를 형성한 것을 특징으로 하고 있다.
본 발명의 전자 부품에서는, 와이어 본딩용 단자를 둘러싸는 영역중 적어도 다이 본드부측에 위치하는 영역에, 프린트 기판의 도체 패턴보다도 낮은 홈부를 형성하고 있기 때문에, 다이 본드부에 반도체 소자를 실장할 때에 다이 본드 수지가 다이 본드부로부터 유출하였다고 하여도, 와이어 본딩용 단자측으로 흐른 다이 본드 수지를 홈부에서 포착할 수 있고, 와이어 본딩용 단자의 표면에 다이 본드 수지가 부착하는 것을 방지할 수 있다. 그 때문에, 다이 본드 수지에 의해 와이어 본딩용 단자의 표면에 피막이 생길 우려가 없고, 와이어 본딩용 단자에의 와이어 본딩을 확실하게 행하게 할 수 있고, 와이어 본딩 불량을 저감시킬 수 있다.
본 발명에 관한 전자 부품의 어느 실시예에서의 상기 홈부는, 상기 와이어 본딩용 단자를 둘러싸는 영역의 전둘레에 형성되어 있는 것을 특징으로 하고 있다. 이러한 실시예에 의하면, 와이어 본딩용 단자를 둘러싸도록 하여 홈부가 형성되어 있기 때문에, 다이 본드부로부터 돌아 들어가 와이어 본딩용 단자에 달한 다이 본드 수지도 홈부에서 포착할 수 있다.
본 발명에 관한 전자 부품의 다른 실시예에서의 상기 홈부는, 상기 프린트 기판의 도체 패턴을 제거하여 형성되어 있는 것을 특징으로 하고 있다. 이러한 실시예에 의하면, 도체 패턴을 제거한 부분에 의해 홈부를 형성할 수 있기 때문에, 간단하면서 염가로 홈부를 형성할 수 있다.
본 발명에 관한 전자 부품의 또다른 실시예에서의 상기 홈부는, 또한 상기 프린트 기판의 기판 코어재를 제거하여 형성되어 있는 것을 특징으로 하고 있다. 이러한 실시예에 의하면, 도체 패턴과 기판 코어재를 제거하여 홈부를 형성하고 있기 때문에, 홈부를 깊게 할 수 있고, 다이 본드부로부터 유출된 다이 본드 수지의 양이 많은 경우에도, 와이어 본딩용 단자의 위에 다이 본드 수지가 부착하는 것을 막을 수 있다.
본 발명에 관한 전자 부품의 또 다른 실시예는, 상기 와이어 본딩용 단자의 표면에 Au 도금을 시행한 것이다. 다이 본드 수지는 Au 도금에 대해서는 젖음성이 나쁘기 때문에, 홈부에 유입된 다이 본드 수지를 Au 도금에서 튀김에 의해 와이어 본딩용 단자의 위에 다이 본드 수지가 보다 한층 부착하기 어려워진다.
또한, 본 발명에서의 상기 과제를 해결하기 위한 수단은, 이상 설명한 구성 요소를 적절히 조합한 특징을 갖는 것이고, 본 발명은 이러한 구성 요소의 조합에 의한 많은 변화를 가능하게 하는 것이다.
본 발명에 의하면, 염가의 프린트 기판을 이용한 경우에도, 본딩 와이어의 결선 불량을 일으키기 어려운 전자 부품을 제공할 수 있다.
도 1은, 특허 문헌 1에 개시된 전자 부품의 한 형태를 도시하는 단면도.
도 2는, 본 발명의 실시 형태 1에 의한 전자 부품의 구조를 도시하는 단면도.
도 3(a)는 도 2의 X부의 평면도, 도 3(b)는 도 2의 X부의 확대 단면도.
도 4는, 전자 부품의 도전성 캡을 제외한 상태의 평면도.
도 5(a)는 본 발명의 실시 형태 2에 의한 전자 부품의 일부를 도시하는 평면도, 도 5(b)는 그 확대 단면도.
도 6(a)는 본 발명의 실시 형태 3에 의한 전자 부품의 일부를 도시하는 평면도, 도 6(b)는 그 확대 단면도.
도 7(a)는 본 발명의 실시 형태 4에 의한 전자 부품의 일부를 도시하는 평면도, 도 7(b)는 그 확대 단면도.
이하, 첨부 도면을 참조하면서 본 발명의 알맞는 실시 형태를 설명한다.
(제 1의 실시 형태)
도 2는 본 발명의 실시 형태 1에 의한 전자 부품의 구조를 도시하는 단면도, 도 3(a)는 도 2의 X부의 평면도, 도 3(b)는 도 2의 X부의 확대 단면도이다. 또한, 도 4는 전자 부품의 도전성 캡을 제외한 상태의 평면도이다. 여기에 도시하는 전자 부품(51)은, 기판(52)의 윗면에 반도체 소자(53)를 실장하고, 기판(52)과 도전성 캡(54)으로 이루어지는 패키지(패러데이 케이지) 내에 반도체 소자(53)를 수납한 것이다.
기판(52)은 프린트 기판에 의해 구성되어 있고, 절연성의 기판 코어재(52a)의 윗면 및 하면에 Cu 등의 금속 박막을 패터닝한 도체 패턴이 마련되어 있다. 도 4에 도시하는 바와 같이, 기판(52)의 윗면에는, 도체 패턴에 의해 다이 본드부(55), 와이어 본딩용 단자(56), 접지 전극(57), 표면측 접지 패턴(58)이 형성되어 있다.
와이어 본딩용 단자(56)는, 본딩 와이어(69)를 통하여 반도체 소자(53)에 급전하거나, 신호 입출력시키거나 하기 위한 단자이고, 이 실시 형태에서는 복수개의 와이어 본딩용 단자(56)이 마련되어 있다. 와이어 본딩용 단자(56)의 주위는 홈부 (60)(공극)에 의해 표면측 접지 패턴(58)으로부터 분리되어 있다. 윗면측의 홈부 (60)란, 도체 패턴의 적어도 일부가 제거되어서 도체 패턴의 윗면보다도 낮아진 영역을 말한다. 특히, 실시 형태 1에서는, 윗면측의 홈부(60)는, 도체 패턴끼리가 분리되어 있고 저면에 기판 코어재(52a)가 노출된 영역이다. 홈부(60)는 금속 박막을 에칭함에 의해 형성되어 있고, 그 폭은 0.10㎜ 정도로 되어 있고, 홈 깊이는 0.02 내지 0.03㎜로 되어 있다. 또한, 와이어 본딩용 단자(56)는 다이 본드부(55)의 부근에 배치되어 있고, 그 표면은 Au 도금(61)에 의해 덮혀 있다.
다이 본드부(55), 접지 전극(57) 및 표면측 접지 패턴(58)은 연속하여 있고 서로 연결되어 있다. 접지 전극(57)은, 도전성 캡(54)을 접합시키기 위한 영역이다. 접지 전극(57)은 기판(52)의 외주부에 형성되어 있고, 다이 본드부(55), 와이어 본딩용 단자(56) 및 표면측 접지 패턴(58)을 둘러싸고 있다. 또한, 접지 전극(57)의 표면은 Au 도금(61)에 의해 덮혀 있다.
다이 본드부(55)는, 반도체 소자(53)를 실장하기 위한 영역이다. 표면측 접지 패턴(58)은, 윗면의 도체 패턴중 다이 본드부(55), 접지 전극(57) 및 와이어 본딩용 단자(56) 이외의 영역이다. 다이 본드부(55)는 표면측 접지 패턴(58)에 둘러싸인 영역에 정하여지고, 다이 본드부(55) 및 표면측 접지 패턴(58)의 표면은 솔더 레지스트(67)에 의해 덮혀 있다. 솔더 레지스트(67)는, 용융 상태의 솔더 레지스트를 스크린 인쇄함에 의해 기판(52)의 표면에 균일한 두께로 도포한 후, 가열함에 의해 경화시켜서 있다. 또한, 솔더 레지스트(67)에 대신하여 실크 스크린을 이용할 수도 있다.
기판(52)의 하면에는, 도체 패턴에 의해 복수의 인출 전극(62)과 이면측 접지 패턴(63)이 마련되어 있다. 이면측 접지 패턴(63)은 인출 전극(62)이 없는 영역의 거의 전체를 덮고 있고, 인출 전극(62)과 이면측 접지 패턴(63)은 홈부(64)에 의해 서로 분리되어 있다. 인출 전극(62)이나 이면측 접지 패턴(63)은, 전자 부품(51)을 실장하기 위한 기판(예를 들면 휴대 전화용의 머더 보드)에 솔더 실장하기 위한 패턴이고, 표면에는 Au 도금을 시행하고 있다.
기판 코어재(52a)에는 표리에 관통하도록 스루홀(65, 66)이 마련되어 있고, 각 와이어 본딩용 단자(56)는 스루홀(65)에 의해 각 인출 전극(62)에 전기적으로 접속되어 있다. 일체로 연속하여 있는 다이 본드부(55), 표면측 접지 패턴(58), 접지 전극(57)은, 스루홀(66)에 의해 이면측 접지 패턴(63)에 접속되어 있다.
반도체 소자(53)는, 각종 센싱용의 센서 칩(예를 들면, 음향 센서, 가속도 센서, 압력 센서 등), LSI, ASIC 등의 소자이다. 반도체 소자(53)의 하면은 다이 본드 수지(68)에 의해 다이 본드부(55)의 위에 접착 고정되어 있다. 다이 본드 수지(68)로서는 유연성을 갖는 실리콘 등의 접착 수지가 사용되고 있고, 전사 핀(스탬퍼)에 도포된 다이 본드 수지(68)을 다이 본드부(55)의 위에 전사시킨 후, 그 위에 반도체 소자(53)를 실어서 균등한 힘으로 가압하고, 다이 본드 수지(68)을 가열 경화시켜서 반도체 소자(53)를 고정한다. 다이 본드 수지(68)는, 반도체 소자(53)를 고정하는 외에, 그 유연성에 의해 외부 환경으로부터의 여분의 힘을 차단하는 작용도 하고 있다.
반도체 소자(53)의 단자와 와이어 본딩용 단자(56)에는, 각각 Au 선으로 이루어지는 본딩 와이어(69)의 단(端)이 초음파 용착되어 있고, 반도체 소자(53)와 와이어 본딩용 단자(56)는 본딩 와이어(69)에 의해 결선되어 있다. 따라서, 반도체 소자(53)의 각 단자는 하면의 각 인출 전극(62)에 도통하고 있다.
또한, 기판(52)의 윗면에는, 복수개의 반도체 소자가 실장되어 있어도 좋고, 또 다른 전기 전자 부품도 실장되어 있어도 좋다. 따라서, 도체 패턴은, 실장되는 반도체 소자나 전기 전자 부품 등의 형태에 응하여 적절히 자유롭게 설계할 수 있다.
도전성 캡(54)은, 비저항의 작은 금속재료에 의해 캡형상으로 형성되어 있고, 하면에는 반도체 소자(53) 등을 수용하기 위한 공간이 형성되어 있다. 도전성 캡(54)의 하단부 전둘레에는 개략 수평으로 늘어난 플랜지(70)가 형성되어 있다.
도전성 캡(54)은 반도체 소자(53) 등을 덮도록 하여 기판(52)의 위에 재치되고, 플랜지(70) 하면이 도전성 접합 부재(71)에 의해 접지 전극(57)에 접합 고정됨과 함께, 도전성 접합 부재(71)의 도전성에 의해 접지 전극(57)에 전기적으로 접속되어 있다. 따라서, 도전성 캡(54)은, 하면의 이면측 접지 패턴(63)과 동전위(그라운드 전위)가 된다. 도전성 접합 부재(71)로서는, 도전성 에폭시 수지(예를 들면, 은 필러를 함유한 에폭시 수지)나 솔더 등의 재료를 사용한다.
또한, 실장되는 반도체 소자(53)이 음향 센서 등인 경우에는, 도전성 캡(54)에 음향 진동을 통과시키기 위한 구멍(도시 생략)이 뚫려 있어도 좋다. 또한, 도전성 캡(54)과 기판(52)으로 이루어지는 패키지는, 수용하는 반도체 소자(53)의 종류에 응하여 밀폐 구조로 되어 있어도 좋다. 예를 들면, 외부로부터의 먼지, 광 등을 차단하면 좋은 경우에는, 패키지로 반도체 소자(53) 등을 덮고 있으면 좋고, 반드시 기밀성까지 요구되지 않지만, 내습성, 내약품성을 필요로 하는 경우에는, 패키지는 기밀성을 주는 것이 바람직하다.
이리하여, 이 전자 부품(51)에 의하면, 그라운드에 접속되는 도전성 캡(54)과 그라운드에 접속되는 이면측 접지 패턴(63)이나 표면측 접지 패턴(58)을 갖는 기판(52)에 의해 패러데이 케이지가 구성되기 때문에, 반도체 소자(53)를 외부의 고주파 노이즈로부터 차단할 수 있고, 반도체 소자(53)의 외부 노이즈에 의한 영향을 저감할 수 있다.
또한, 기판(52)은, 윗면과 하면의 어느것이나 거의 전면이 도체 패턴에 의해 덮혀 있기 때문에, 온도 변화 등에 의한 기판(52)의 휘어짐을 막을 수 있다.
또한, 기판(52) 윗면의 도체 패턴에 있어서, Au 도금(61)이 시행되지 않은 영역에 솔더 레지스트(67)을 도포하고 있는 것은, 도체 패턴의 전기적인 접합의 필요가 없는 영역을 염가의 재료에 의해 보호하기 위해서다. 또한, 실리콘 등의 다이 본드 수지(68)는, Au 도금에 대한 것보다도, 솔더 레지스트에 대한 접착 강도의 쪽이 높기 때문에, 다이 본드부(55)를 솔더 레지스트(67)로 덮음에 의해, 다이 본드 수지(68)에 의한 반도체 소자(53)의 접착 강도를 높힐 수 있다.
또한, 이 전자 부품(51)에 의하면, 와이어 본딩용 단자(56)에서의 와이어 본딩의 불량을 저감시킬 수 있다. 배경 기술에서는, 다이 본드부(55)로부터 유출된 다이 본드 수지(68)이 와이어 본딩용 단자(56)에 피막을 형성함으로써 와이어 본딩 불량을 발생하는 것을 설명하였지만, 해당 실시 형태에서 이와 같은 와이어 본딩 불량을 저감시킬 수 있는 이유를 이하에서 설명한다.
해당 실시 형태에서는, 상기한 바와 같이 와이어 본딩용 단자(56)을 둘러싸도록 폭의 작은 홈부(60)을 마련하고 있다. 그 때문에, 다이 본딩시에 다이 본드부(55)로부터 와이어 본딩용 단자(56)를 향하여 다이 본드 수지(68)이 유출되어도, 그 다이 본드 수지(68)가 홈부(60)에 도달하면, 모세관 현상에 의해 홈부(60) 내로 흡인된다. 그래서, 홈부(60)에 흡인된 다이 본드 수지(68)는 홈부(60)에 따라 넓어지기 때문에, 홈부(60)를 넘어서 와이어 본딩용 단자(56)에 피막을 형성하는 것을 방지할 수 있다. 이 실시 형태에서는 홈 폭은 0.1㎜ 정도로 하고 있지만, 홈 폭이 좁은 쪽이 모세관 현상에 의해 다이 본드 수지(68)을 흡인하기 쉬워지기 때문에, 홈부(60)의 홈 폭은 절연성 등을 고려한 다음, 보다 좁게 하여도 좋다.
이리하여 와이어 본딩용 단자(56)가 다이 본드 수지(68)로 더러워져서 피막을 형성하는 것을 막을 수 있기 때문에, 와이어 본딩용 단자(56)에 본딩 와이어(69)를 본딩할 때에 피막에 의해 방해되지 않고, 와이어 본딩 불량을 저감시킬 수 있다. 또한, 다이 본드부(55)와 와이어 본딩용 단자(56)의 거리를 크게 할 필요가 없어지기 때문에, 본딩 와이어(69)의 선 길이를 단축할 수 있고, 비용의 상승을 억제할 수 있다.
또한, 와이어 본딩용 단자(56)와 인출 전극(62)를 연결하기 위한 스루홀(65)은, 본딩 와이어(69)를 접합하는 부위에서 떨어진 위치에 마련하고 있다. 이것은 와이어 본딩시의 초음파 진동에 의해 스루홀(65)이 파손되는 것을 막기 위해서다.
(제 2의 실시 형태)
도 5(a)는 본 발명의 실시 형태 2에 의한 전자 부품의 일부를 도시하는 평면도, 도 5(b)는 그 확대 단면도이다. 이 실시 형태에서는, 와이어 본딩용 단자(56)을 둘러싸도록 전둘레에 걸쳐서 홈부(60)를 형성한 후, 다이 본드부(55)로부터 먼 측에서 홈부(60)의 일부를 솔더 레지스트(67)로 메움과 함께 와이어 본딩용 단자(56)의 일부를 솔더 레지스트(67)로 덮고 있다. 그리고, 와이어 본딩용 단자(56)중 솔더 레지스트(67)로부터 노출되는 영역, 즉 다이 본드부(55)에 가까운 측의 영역을 Au 도금(61)으로 덮고, Au 도금(61)으로 덮여진 영역을 본딩 와이어(69)의 접합 부위로 하고 있다.
이러한 실시 형태에 의하면, 와이어 본딩용 단자(56)중 와이어 본딩에 사용하지 않는 영역을 솔더 레지스트(67)으로 덮고 있기 때문에, 와이어 본딩용 단자(56)의 Au 도금 영역의 면적을 작게 할 수 있고, 기판(52)의 비용을 내릴 수 있다. 한편, 다이 본드 수지(68)가 흘러 오는 방향에서는, 홈부(60)가 솔더 레지스트(67)로 덮여 있지 않기 때문에, 다이 본드 수지(68)를 흡인할 수 있고, 다이 본드 수지(68)로 와이어 본딩용 단자(56)에 피막이 형성되는 것을 막을 수 있다.
(제 3의 실시 형태)
도 6(a)는 본 발명의 실시 형태 3에 의한 전자 부품의 일부를 도시하는 평면도, 도 6(b)는 그 확대 단면도이다. 이 실시 형태는, 그라운드용의 와이어 본딩용 단자(76)의 경우이다. 그라운드용의 와이어 본딩용 단자(76)는 스루홀(66)에 의해 하면의 이면측 접지 패턴(63)에 연결되어 있다. 또한, 와이어 본딩용 단자(76)의 주위에서는, 다이 본드부(55)에 가까운 변(다이 본드 수지(68)가 흘러 오는 방향)과 양 측변에 따라 홈부(60)가 형성되어 있고, 와이어 본딩용 단자(76)의 다이 본드부(55)로부터 먼 측의 변은 표면측 접지 패턴(58) 또는 접지 전극(57)에 연결되어 있다.
와이어 본딩용 단자(76)의 표면(솔더 레지스트(67)로부터 노출된 영역)에는 Au 도금(61)이 시행되어 있다. 그리고, 반도체 소자(53)의 그라운드 단자와 와이어 본딩용 단자(76)가 본딩 와이어(69)에 의해 결선되어 있다.
이와 같은 실시 형태에서는, 홈부(60)는 고리형상으로 닫혀 있지 않지만, 흘러 온 다이 본드부(55)는 다이 본드부(55)에 가까운 측의 홈부(60)에서 흡인되고, 또한 홈부(60)가 없는 부분은 다이 본드부(55)로부터 먼 개소이고, 다이 본드 수지(68)가 돌아 들어가 도달하기 어려운 부분이기 때문에, 다이 본드 수지(68)로 와이어 본딩용 단자(76)에 피막이 형성되는 것을 막는 효과에 대한 영향은 작다.
(제 4의 실시 형태)
도 7(a)는 본 발명의 실시 형태 4에 의한 전자 부품의 일부를 도시하는 평면도, 도 7(b)는 그 확대 단면도이다. 이 실시 형태에서는, 도체 패턴을 제거하여 홈부(60)를 형성함과 함께, 그 아래의 기판 코어재(52a)를 제거하여 홈부(60)를 깊게 하고 있다. 이와 같은 구조에 의하면, 홈부(60)의 깊이를 크게 함에 의해 홈부(60) 내에 저장되는 수지량을 증가시킬 수 있다. 또한, 홈부(60)의 깊이를 크게 하여 저장되는 수지량을 증가시키고 있기 때문에, 홈부(60)의 홈 폭을 넓혀서 저장된 수지량을 증가시키는 경우와 같이 모세관 현상으로 다이 본드 수지(68)를 흡인한 힘이 저하될 우려가 없다.
51 : 전자 부품
52 : 기판
52a : 기판 코어재
53 : 반도체 소자
55 : 다이 본드부
56 : 와이어 본딩용 단자
58 : 표면측 접지 패턴
60 : 홈부
61 : Au 도금
62 : 인출 전극
63 : 이면측 접지 패턴
64 : 홈부
65, 66 : 스루홀
67 : 솔더 레지스트
68 : 다이 본드 수지
69 : 본딩 와이어
70 : 플랜지
71 : 도전성 접합 부재
76 : 와이어 본딩용 단자

Claims (5)

  1. 프린트 기판의 다이 본드부에 다이 본드 수지를 사용하여 반도체 소자를 접착 고정하고, 프린트 기판의 도체 패턴에 의해 형성된 와이어 본딩용 단자와 상기 반도체 소자를 본딩 와이어에 의해 결선한 전자 부품으로서,
    상기 와이어 본딩용 단자를 둘러싸는 영역중 적어도 상기 다이 본드부측에 위치하는 영역에, 상기 프린트 기판의 도체 패턴보다도 낮은 홈부를 형성한 것을 특징으로 하는 전자 부품.
  2. 제 1항에 있어서,
    상기 홈부는, 상기 와이어 본딩용 단자를 둘러싸는 영역의 전둘레에 형성되는 것을 특징으로 하는 전자 부품.
  3. 제 1항에 있어서,
    상기 홈부는, 상기 프린트 기판의 도체 패턴을 제거하여 형성되는 것을 특징으로 하는 전자 부품.
  4. 제 3항에 있어서,
    상기 홈부는, 또한 상기 프린트 기판의 기판 코어재를 제거하여 형성되는 것을 특징으로 하는 전자 부품.
  5. 제 1항에 있어서,
    상기 와이어 본딩용 단자의 표면에 Au 도금을 시행한 것을 특징으로 하는 전자 부품.
KR1020107003090A 2008-07-02 2009-02-18 전자 부품 KR20100031775A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-173383 2008-07-02
JP2008173383A JP5458517B2 (ja) 2008-07-02 2008-07-02 電子部品

Publications (1)

Publication Number Publication Date
KR20100031775A true KR20100031775A (ko) 2010-03-24

Family

ID=41465615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107003090A KR20100031775A (ko) 2008-07-02 2009-02-18 전자 부품

Country Status (6)

Country Link
US (1) US8274797B2 (ko)
EP (1) EP2187437A1 (ko)
JP (1) JP5458517B2 (ko)
KR (1) KR20100031775A (ko)
CN (1) CN101785100A (ko)
WO (1) WO2010001505A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011003195B4 (de) * 2011-01-26 2019-01-10 Robert Bosch Gmbh Bauteil und Verfahren zum Herstellen eines Bauteils
CN105555018A (zh) * 2016-02-16 2016-05-04 广东欧珀移动通信有限公司 一种印刷电路板及电子终端
JP6678506B2 (ja) * 2016-04-28 2020-04-08 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
US10544040B2 (en) * 2017-05-05 2020-01-28 Dunan Microstaq, Inc. Method and structure for preventing solder flow into a MEMS pressure port during MEMS die attachment
FR3090264B1 (fr) * 2018-12-13 2022-01-07 St Microelectronics Grenoble 2 Procédé de montage de composant
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법
CN110930879B (zh) * 2019-11-25 2020-11-10 武汉华星光电半导体显示技术有限公司 一种显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508556A (en) * 1994-09-02 1996-04-16 Motorola, Inc. Leaded semiconductor device having accessible power supply pad terminals
JPH08181166A (ja) 1994-12-22 1996-07-12 Ibiden Co Ltd プリント配線板
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
JP2000223613A (ja) * 1999-01-28 2000-08-11 Citizen Watch Co Ltd 半導体装置
JP2001267452A (ja) 2000-03-16 2001-09-28 Hitachi Ltd 半導体装置
US6426565B1 (en) * 2000-03-22 2002-07-30 International Business Machines Corporation Electronic package and method of making same
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
JP4963148B2 (ja) 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7164192B2 (en) * 2003-02-10 2007-01-16 Skyworks Solutions, Inc. Semiconductor die package with reduced inductance and reduced die attach flow out
US7144517B1 (en) * 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
JP2006098323A (ja) 2004-09-30 2006-04-13 Hitachi Metals Ltd 半導体型３軸加速度センサ
KR100688857B1 (ko) * 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
JP4736451B2 (ja) * 2005-02-03 2011-07-27 パナソニック株式会社 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器

Also Published As

Publication number Publication date
EP2187437A1 (en) 2010-05-19
WO2010001505A1 (ja) 2010-01-07
CN101785100A (zh) 2010-07-21
JP5458517B2 (ja) 2014-04-02
US8274797B2 (en) 2012-09-25
US20110044017A1 (en) 2011-02-24
JP2010016096A (ja) 2010-01-21

Similar Documents

Publication Publication Date Title
US20090230487A1 (en) Semiconductor device, semiconductor device manufacturing method and lid frame
JP5277755B2 (ja) 電子部品
JP4058642B2 (ja) 半導体装置
JP5894186B2 (ja) パッケージされた電子デバイス
CN100536128C (zh) 半导体模块及其制造方法
KR20100031775A (ko) 전자 부품
KR101166654B1 (ko) 반도체 장치
KR101135858B1 (ko) 전자 부품
US11552053B2 (en) Miniaturization of optical sensor modules through wirebonded ball stacks
EP2884242B1 (en) Sensor Package And Manufacturing Method
JP6666048B2 (ja) 回路基板装置
CN112911490B (zh) 传感器封装结构及其制作方法和电子设备
US20090294953A1 (en) Integrated circuit package module and method of the same
JP2005079387A (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법
KR100686823B1 (ko) 반도체패키지
KR100927423B1 (ko) 글라스 캡 몰딩 패키지 및 그 제조방법, 그리고 카메라모듈
JP2015076584A (ja) 電子部品収納用パッケージ
EP1918988A2 (en) A semiconductor package manufacturing method and semiconductor apparatus
JPH08213733A (ja) 混成集積回路装置
JPH08204305A (ja) 混成集積回路装置
KR20080077459A (ko) 멀티 칩이 실장된 기판의 제조방법 및 멀티 칩이 실장된기판

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application