CN101154638B - 半导体模块、便携式设备及半导体模块的制造方法 - Google Patents

半导体模块、便携式设备及半导体模块的制造方法 Download PDF

Info

Publication number
CN101154638B
CN101154638B CN2007101371831A CN200710137183A CN101154638B CN 101154638 B CN101154638 B CN 101154638B CN 2007101371831 A CN2007101371831 A CN 2007101371831A CN 200710137183 A CN200710137183 A CN 200710137183A CN 101154638 B CN101154638 B CN 101154638B
Authority
CN
China
Prior art keywords
semiconductor module
semiconductor substrate
radiating part
jut
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101371831A
Other languages
English (en)
Other versions
CN101154638A (zh
Inventor
长松正幸
臼井良辅
井上恭典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101154638A publication Critical patent/CN101154638A/zh
Application granted granted Critical
Publication of CN101154638B publication Critical patent/CN101154638B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体模块、便携式设备及半导体模块的制造方法，该半导体模块能抑制由于散热部引起可靠性的恶化，而且，提高散热性。该半导体模块具有：半导体基板(1)，其表面(S)上形成有电路元件(2)的电极(2a)；再配线图形(4)，其为了进一步拓宽电极(2a)的间距而与电极(2a)连接；电极(4a)，其与该再配线图形(4)形成为一体；绝缘层(7)，其形成在半导体基板(1)的背面(R)；散热部(8)，其形成在该绝缘层7上；突起部(8a)，其与该散热部(8)设置在一起，贯通绝缘层(7)与半导体基板(1)的背面(R)连接。

Description

半导体模块、便携式设备及半导体模块的制造方法
技术领域
本发明涉及半导体模块，特别是涉及具有散热材料的半导体模块。
背景技术
在便携式电话、PDA、DVC、DSC这些便携式电子设备的多功能化急速发展中，为使这些产品被市场接受、小型、轻型化是必须的，为了实现该目标需要高集成电路系统LSI。另一方面，对于这些电子设备，需要使用更加方便，对于使用在设备中的LSI，要求多功能化、高性能化。因此，伴随着LSI芯片的高集成化，其I/O数量增加，另一方面，也要求封装自身的小型化，为了使这两者并存，适应于半导体部件的高密度的基板安装的半导体封装的开发也被强烈要求。为了对应这些要求，被称为CSP(Chip SizePackage：芯片尺寸封装)的各种各样的封装技术被开发。
在CSP中，通过将在一主面上形成有LSI(电路元件)及与其连接的外部连接电极的半导体晶片(半导体基板)进行切割而单个化来形成封装。因此，CSP能够以与LSI芯片相同的尺寸固定在安装基板上，使安装有CSP一侧的安装基板小型化成为可能。因此，通过采用CSP，也可以使电子设备等全套设备整体小型化。
另外，近些年，伴随着LSI的进一步的高性能化、多功能化，其消耗的电能有增加的趋势。因此，设置有LSI的CSP(半导体模块)的单位体积的消耗电能(热密度)上升，其散热对策的必要性提高。作为对策，提出以下的方法，在构成CSP(半导体模块)的半导体基板的背面形成散热率高的散热膜(例如含有陶瓷粉末的覆盖膜)或热传导率高的传热膜(例如铜或铝)，使由CSP(半导体模块)产生的热量有效地排出到外部(参照专利文献1)。
专利文献1：(日本)特开2004-172542号公报
一般，在CSP(半导体模块)中采用的散热材料(特别是传热膜)中具有在形成过程中产生的内应力(散热材料伸长方向的应力)，作为CSP，即使在单个化的状态下，散热材料中残留也有内应力。因此，在半导体基板与散热材料之间产生剥落，损坏CSP(半导体模块)的可靠性。特别是在对CSP(半导体模块)加热时其可能性进一步增大。
另外，今后，为了实现CSP(半导体模块)的薄型化而发展半导体基板的薄膜化时，残留在该散热材料中的内应力的影响相对变强。因此，例如，当散热材料的残余应力超过半导体基板的刚性时，半导体基板与散热材料之间即使不产生剥落，含有半导体基板的CSP(半导体模块)也有可能会翘曲产生变形。
发明内容
本发明是鉴于上述状况而提出的，其目的在于提供一种抑制由于散热材料引起的可靠性的恶化、提高半导体模块的散热性。
为了解决上述课题，本发明的一种方式的半导体模块具有：半导体基板，其具有设置有电路元件的第一主表面和与该第一主表面相对的第二主表面；电极，其设置在所述第一主表面上，与所述电路元件电连接；绝缘层，其设置在所述第二主表面上；散热部，其设置在所述绝缘层上；突起部，其与所述散热部设置为一体，贯通所述绝缘层与所述第二主表面连接。
根据该结构，利用与散热部一体设置的突起部降低散热部的内应力(散热部伸长的方向的应力)，因此，抑制散热部自身的翘曲。因此，在将这样的散热部设置到半导体基板的半导体模块中，与以往相比，可以抑制从半导体基板的剥落或半导体基板的翘曲(变形)的问题。另外，由于经由突起部可以使来自半导体基板的热量传递到散热部，并能使热量排出到外部，因此，与经由绝缘层在半导体基板上设置散热部(没有突起部的散热部)的情况相比，可以谋求提高半导体模块的散热性。因此，可以抑制由于散热部引起的可靠性的恶化，同时，提高半导体模块的散热性。
在上述结构中，优选突起部设置成多个，相对散热部平面排列成矩阵状。由此，可以有效地降低散热部的内应力，可以进一步提高半导体模块的可靠性。
在上述结构中，优选突起部其前端埋入到半导体基板内。由此，在对半导体基板与散热部之间施加剪切应力时，通过埋入到半导体基板内的突起部可以防止两者的错位，因此，可以进一步提高半导体基板与散热部之间的连接可靠性。
在上述结构中，也可以在除去突起部的散热部与绝缘层之间形成间隙。
在上述结构中，散热部也可以以有选择地覆盖所述半导体基板的特定区域的方式构图。这时，图形的一部分也可以作为配线而被利用。这时，由于可以将散热部的一部分作为配线利用，能提高配线的设计自由度，实现半导体模块的小型化。
本发明的其他的方式为便携式设备。该便携式设备具有框体和收纳在框体的上述任意一项的结构的半导体模块。在上述结构的便携式设备中，半导体模块的散热部也可以与框体的内面连接。
本发明的其他的方式为半导体模块的制造方法，该半导体模块的制造方法具有：准备半导体基板的工序，该半导体基板在第一主表面上设置有电路元件；形成绝缘层的工序，在半导体基板的第二主表面形成具有开口部的绝缘层；形成散热部的工序，在所述开口部的内部埋入金属，而且，通过在所述开口部及所述绝缘层的上部覆盖金属，形成与突起部一体设置的散热部。
本发明其他的方式为半导体模块的制造方法。该半导体模块的制造方法具有：准备半导体基板的工序，该半导体基板在第一主表面上设置有电路元件；形成绝缘层的工序，在半导体基板的第二主表面形成绝缘层；接触工序，将与突起部一体设置的散热部相对所述半导体基板的第二主表面压接，使贯通所述绝缘层的所述突起部接触到所述半导体基板的第二主表面。在上述结构的半导体模块的制造方法中，绝缘层也可以具有粘接性。
在上述结构的半导体模块的制造方法中，绝缘层也可以由通过加压引起可塑流动性的绝缘树脂形成。另外，在上述结构的半导体模块的制造方法中也可以进一步具有有选择地去除所述散热部形成图形的工序。另外，在上述结构的半导体模块的制造方法中也可以在相对所述半导体基板的第二主表面而被压接的所述散热部上预先形成图形。另外，在上述结构的半导体模块的制造方法中所述绝缘层也可以具有粘接性。
根据本发明，提供能抑制由于散热部而引起的可靠性的恶化，同时、提高散热性的半导体模块。
附图说明
图1是本发明的第一实施方式的半导体模块的简略剖面图；
图2(A)、(B)是表示图1中的散热部上设置的突起部的排列状态的平面图；
图3(A)～(D)是用于说明本发明第一实施方式的半导体模块的制造工艺的简略剖面图；
图4(A)～(C)是用于说明本发明第一实施方式的半导体模块的制造工艺的简略剖面图；
图5是本发明的第二实施方式的半导体模块的简略剖面图；
图6(A)～(D)是用于说明本发明第二实施方式的半导体模块的一体形成有突起部的铜板的形成方法的简略剖面图；
图7(A)～(D)是用于说明本发明第二实施方式的半导体模块的制造工艺的简略剖面图；
图8(A)～(D)是用于说明本发明第二实施方式的半导体模块的制造工艺的简略剖面图；
图9是本发明的第三实施方式的半导体模块的简略剖面图；
图10是本发明的第四实施方式的半导体模块的简略剖面图；
图11是本发明的第五实施方式的半导体模块的简略剖面图；
图12是本发明的第六实施方式的便携式电话的简略剖面图；
图13是图12所示的便携式电话的局部剖面图(第一框体的剖面图)。
附图标记
1：半导体基板
2：电路元件
2a：电极
3：保护膜
4：再配线图形
4a：与再配线图形一体化形成的电极
7：绝缘层
8：散热部
8a：与散热部一体化形成的突起部
具体实施方式
下面，基于附图对具体实现本发明的实施方式进行说明。另外，在全部附图中，同样的构成要素附上相同的附图标记，适当省略说明。
第一实施方式
图1是本发明的第一实施方式的半导体模块简略剖面图。基于图1对第一实施方式的半导体模块进行说明。
半导体基板1采用P型硅基板等，在其表面S(下面侧)利用公知的技术形成规定的电气电路等电路元件2，在作为安装面的表面S(特别是周边部)上形成有电路元件2的电极2a。在除该电极2a之外的半导体基板1的表面上的区域形成有保护膜3。进而，为进一步拓宽电极2a的间距，连接电极2a的露出面形成有再配线图形4及与该再配线图形4一体设置的电极4a。另外，半导体基板1为本发明的半导体基板、电路元件2为本发明的电路元件、表面S为本发明的第一主表面、电极4a为本发明的电极的一实施例。
绝缘层7形成在半导体基板1的背面R(上面侧)上。绝缘层7采用以环氧树脂为主要成分的膜，其厚度例如大约为100μm。在此，作为以环氧树脂为主要成分的绝缘层7，可以是在编织的玻璃纤维中浸渍有树脂类型的膜，或者，也可以是在绝缘层7添加直径大约为2μm～10μm左右的填料的膜。作为该填料，为氧化铝(Al2O3)、氧化硅(SiO2)、氮化铝(AlN)、氮化硅(SiN)及氮化硼(BN)等。这样的填料的重量填充率优选为大约30％～80％。另外，优选绝缘层7具有粘接性。由此，抑制后述的散热部8从半导体基板1剥离。
在绝缘层7上形成有直径大约为60μm且在厚度方向贯通绝缘层7的多个开口部7a，该开口部7a以规定的间隔(例如，约300μm)而形成。为了有效地降低散热部8的内应力，该多个开口部7a相对散热部8设置成平面矩阵状。作为矩阵排列，例如列举有正方格栅状或蜂窝状(配置成正六方形及其中心的状态)。另外，背面R是本发明的第二主表面、绝缘层7是本发明的绝缘层的一实施例。
散热部形成在绝缘层7上，贯通绝缘层7的开口部7a内形成的突起部8a一体设置在散热部8上。在散热部8及突起部8a上，例如采用铜或铝等金属膜，散热部8的厚度例如为大约10μm，散热部8以覆盖半导体基板1的背面R的方式在整个面设置，突起部8a的前端直接与半导体基板1的背面R连接而形成。这样，突起部8a与半导体基板1处于热接合状态，来自半导体基板1的热量经由突起部8a传递到散热部8，半导体基板1的热量有效地被排出。突起部8a设置为具有大约为60μm的直径的圆型，对应各个开口部7a而设置。因此，多个突起部8a与开口部7a相同，具有平面的矩阵状排列，如图2所示，相对散热部8以(A)正方格栅状或(B)蜂窝状等间隔(间隔X)排列。另外，散热部8为本发明的散热部、突起部8a为本发明的突起部的一实施例。
制造方法
图3及图4是用于说明图1所示的第一实施方式的半导体模块的制造工艺的简略剖面图。接着，参照图1、图3及图4对第一实施方式的半导体模块的制造工艺进行说明。
如图3(A)所示，准备半导体基板1形成为矩阵状的半导体晶片，该半导体基板1在表面S具有电路元件2的电极2a及保护膜3。另外，半导体晶片通过多个划线5划分成多个半导体模块形成区域6。该半导体模块形成区域6为前面所述的形成半导体模块的区域。具体地，相对P型硅基板等半导体晶片内的各自的半导体基板1，在其表面S(下面侧)利用公知的技术形成规定的电路等电路元件2，并在其周边部或者上部形成电极2a。电极2a的材料一般采用铝(Al)等金属。在除该电极2a之外的半导体基板1的表面S上的区域，形成用于保护半导体基板1的绝缘性保护膜3。作为保护膜3采用氧化硅膜(SiO2)或氮化硅膜(SiN)等。
如图3(B)所示，为了拓宽电极2a的间距，与电极2a的露出面连接，形成由铜(Cu)构成的再配线图形4及与该再配线图形4一体化的电极4a。在此，重复两次抗蚀剂图形的形成、镀铜处理及抗蚀剂的去除过程，形成所希望的再配线图形4及电极4a。这样，由于再配线图形4与电极4a一体化形成，从电路元件2的电极2a到电极4a之间的路径没有不同材料之间的连接部。因此，由于半导体模块的使用状况下的温度变化，在该部分即使作用热应力，断线等的可能性也小。
如图3(C)所示，将附有铜箔8z的绝缘层7从半导体基板1(半导体晶片)的背面R(上面侧)在真空下或减压状态下进行热压接。在此，绝缘层7的厚度例如大约为100μm，铜箔8z的厚度例如大约为10μm。作为绝缘层7采用以上所示的材料。另外，作为绝缘层7，在采用编织的玻璃纤维中浸渍有树脂的类型的膜或添加填料的膜时，由于绝缘层7的热导率高，因此，来自半导体基板1的热量经由绝缘层7传递到散热部8上，可以提高半导体模块的散热性。
如图3(D)所示，利用光刻技术及蚀刻技术除去位于开口部7a(参照图1)的形成区域的铜箔8z。由此，使绝缘层7的开口部7a的形成区域露出。
接着，如图4(A)所示，通过从铜箔8z的上方照射碳酸气体激光或UV激光，除去自绝缘层7的露出表面直到半导体基板1的背面R的区域。由此，在绝缘层7上形成直径大约为60μm、贯通绝缘层7的开口部7a。
如图4(B)所示，使用无电解电镀法，在铜箔8z的表面及开口部7a的内面上以大约1μm的厚度镀铜。接着，使用电解电镀法，在铜箔8z的表面及开口部7a的内部镀铜。另外，在本实施方式中，通过在电镀液中添加抑制液及促进剂，使抑制剂吸附在铜箔8z的表面上，而且，使促进剂吸附在开口部7a的内面上。由此，由于能够使开口部7a的内面上镀铜的厚度厚，因此，可以将铜埋入到开口部7a内。其结果，如图4(B)所示，具有大约为100μm的厚度的散热部8以覆盖半导体基板1(半导体晶片)整个面的方式形成在绝缘层7上，而且，在开口部7a内埋入形成有突起部8a。即、突起部8a与散热部8形成为一体，而且，突起部8a贯通绝缘层7，其前端与半导体基板1(半导体晶片)的背面R直接连接而形成。
如图4(C)所示，通过沿着划分多个半导体模块形成区域6的划线5、从半导体晶片的背面R(上面侧)切割半导体晶片，单个形成具有与半导体基板1相同的外形尺寸的半导体模块。然后，通过药液进行洗净处理，除去切割时产生的残渣等。这时，半导体模块的侧壁露出的绝缘层7仅被除去少许，散热部8的表面积增加，因此，与没有进行药液处理的情况相比，散热部8的散热性提高。另外，当切割时在散热部8的侧面及半导体基板1的侧面分别形成凹凸时，各自的侧面的表面积增加，由于该部分的散热性增加，因此，可以提高作为半导体模块的散热性。
通过这些工序，制造前面的图1所示的第一实施方式的半导体模块。
根据以上说明的第一实施方式的半导体模块及其制造方法，可以得到以下的效果。
(1)由于通过与散热部8一体设置的突起部8a降低散热部8的内应力(散热部8伸长方向的应力)，抑制散热部8自身的翘曲。因此，在将这样的散热部8设置到半导体基板1的半导体模块中，与以往相比，可以抑制从半导体基板1的剥落或半导体基板1的翘曲(变形)的问题。另外，由于经由突起部8a可以使来自半导体基板1的热量传递到散热部8，并能使热量排出到外部，因此，与经由绝缘层在半导体基板上设置散热部(没有突起部的散热部)的情况相比，可以谋求提高半导体模块的散热性。因此，可以抑制由于散热部8引起的可靠性的恶化，同时，提高半导体模块的散热性。
(2)通过将突起部8a相对散热部8排列成平面矩阵状。由此，可以有效地降低散热部8的内应力，可以进一步提高半导体模块的可靠性。
(3)通过将散热部8与半导体基板1经由突起部8a连接，即使在热量从半导体基板1传递到散热部8，散热部伸长的情况下，突起部8a缓和该伸长对半导体基板1的影响(散热部8与半导体基板1的伸长量的差)，与以往相比，可以提高半导体模块的可靠性。
(4)由于是在半导体模块单个化之前的半导体晶片的状态下一并形成散热部8，因此，与在每个半导体模块上分别形成散热部8等的情况相比，可以降低半导体模块的制造成本。
第二实施方式
图5是本发明的第二实施方式的半导体模块的简略剖面图。基于图5对第二实施方式的半导体模块进行说明。
半导体基板11采用P型硅基板等，在其表面S2(下面侧)利用公知的技术形成所规定的电路等电路元件12，在作为安装面的表面S2(特别是周边部)上形成有电路元件12的电极12a。在除该电极12a之外的半导体基板11的表面上的区域形成有保护膜13。另外，半导体基板11为本发明的半导体基板、电路元件12为本发明的电路元件、表面S2为本发明的第一主表面的一实施例。
绝缘层17形成在半导体基板1的背面R2(上面侧)上，其厚度例如大约为100μm。绝缘层17由加压时引起塑性流动的材料构成。作为加压时引起塑性流动的材料，列举有环氧类热固性树脂。绝缘层17中所采用的环氧类热固性树脂，例如只要是具有在温度为160℃、压力为8MPa的条件下、粘度为1kPa·s的特性的材料就可以。另外，在温度为160℃的条件下，在该材料以15MPa加压的情况下，与没有加压的情况相比，树脂的粘度约下降为1/8。对此，热固化之前的B级的环氧树脂，在玻化温度Tg以下的条件下，与树脂没有加压时相同水平，没有粘性，即使加压也不产生粘性。另外，背面R2为本发明的第二主表面、绝缘层17为本发明的绝缘层的一实施例。
散热部18在绝缘层17上形成，贯通该绝缘层17的突起部18a一体设置在散热部18上。散热部18及突起部18a例如采用铜等金属膜，散热部18的厚度例如大约为100μm，突起部18a的高度例如大约为100μm。散热部18以覆盖半导体基板11的背面R2的方式设置在整个面。突起部18a设置成圆型，具有与半导体基板11的接触面平行的前端部18a1和伴随着靠近前端部18a1直径变细而形成的侧面部18a2。突起部18a的前端(前端部18a1)的直径及其基面的直径分别大约为φ40μm及φ60μm。另外，多个突起部18a相对散热部18平面设置成矩阵状。作为矩阵状的排列列举有例如前面第一实施方式中的图2所示的正方格栅状或蜂窝状。多个突起部18a隔开所规定的间隔(例如大约为300μm)而形成。突起部18a的前端(18a1)与半导体基板11的背面R2直接连接而形成。这样，突起部18a与半导体基板11处于热接合状态，来自半导体基板11的热量经由突起部18a传递到散热部18，半导体基板11的热量有效地被放出。另外，散热部18是本发明的散热部、突起部18a为本发明的突起部的一实施例。
在半导体基板11的表面S2(下面侧)，为了进一步拓宽电极12a的间距，在电极12a及保护膜13上形成绝缘层19，形成有贯通该绝缘层19并与电极12a的露出面连接的突起状的导体部14a，和一体设置有该导体部14a的再配线图形14。经由导体部14a与电极12a连接的部分的再配线图形14上，在其外面侧(下面侧)设置有电极(焊锡凸起)20。另外，电极20为本发明的电极的一实施例。
绝缘层19采用与绝缘层17相同的材料，其厚度例如大约为60μm。
再配线图形14形成在绝缘层19上，在再配线图形14上一体设置有贯通该绝缘层19的突起状的导体部14a。在再配线图形14及导体部14a上，例如采用由轧制的铜构成的轧制金属。由铜构成的轧制金属与由电镀处理形成的铜构成的金属膜比较时，机械强度变强，很适于作为用于再配线的材料。再配线图形14的厚度例如大约为30μm，导体部14a的高度(厚度)例如大约为60μm。导体部14a设置成圆型，具有与半导体基板11的电极12a的接触面平行的前端部14a1和伴随着靠近前端部14a1直径变细而形成的侧面部14a2。导体部14a的前端(前端部14a1)的直径及其基面的直径分别大约为φ40μm及φ60μm。另外，导体部14a分别对应电极12a而设置。导体部14a的前端(前端部14a1)与半导体基板11的电极12a直接连接而形成，电极12a与再配线图形14电连接。
制造方法
图6是用于说明一体形成突起部的铜板的形成方法的剖面图。图7及图8是用于说明图6所示的第二实施方式的半导体模块的制造工艺的剖面图。接着，参照图5～图8，对第二实施方式的半导体模块的制造工艺进行说明。
如图6(A)所示，准备厚度至少比突起部18a的高度与散热部18的厚度之和更大的铜板18z。在此，铜板18z的厚度大约为300μm。作为铜板18z采用被轧制的铜构成的轧制金属。
如图6(B)所示，使用通常的光刻法，在突起部形成区域形成抗蚀剂掩模21。突起部形成区域的排列为如上所述。
如图6(C)所示，将该抗蚀剂掩模21作为掩模进行蚀刻处理，在铜板18z上形成所规定图形的突起部18a。这时，通过调整蚀刻条件，形成具有随着靠近突起部的前端部18a1、直径变细的侧面部18a2。在此，突起部18a的高度大约为100μm，突起部18a的前端(前端部18a1)的直径及其基面的直径分别大约为φ40μm及φ60μm。
如图6(D)所示，除去抗蚀剂掩模21。由此，相对铜板18z形成具有前端部18a1及侧面部18a2的突起部18a，该侧面部18a2伴随着靠近前端部18a1、直径变细而形成。另外，代替抗蚀剂掩模21也可以采用银(Ag)等金属掩模。在这种情况下，由于充分确保与铜板18z的蚀刻选择比，因此，可以实现突起部18a的构图的进一步精细化。
另外，对于一体形成突起状的导体部14a的铜板14z也可以采用上述方法形成。由此，相对铜板14z形成具有前端部14a1及侧面部14a2的导体部14a，该侧面部14a2伴随着靠近前端部14a1、直径变细而形成。另外，突起状的导体部14a的高度大约为60μm，导体部14a的前端(前端部18a1)的直径及其基面的直径分别大约为φ40μm及φ60μm。
另外，分别准备用上述工序制造的铜板18z及铜板14z，用于下面说明的第二实施方式的半导体模块的制造工艺。
首先，如图7(A)所示，准备在表面S2上具有电极12a及保护膜13的半导体基板11形成为矩阵状的半导体晶片。另外，半导体晶片由多个划线15划分成多个半导体模块形成区域16。该半导体模块形成区域16为前面所述的形成半导体模块的区域。具体地，相对P型硅基板等半导体晶片内的各自的半导体基板11，在其表面S2(下面侧)利用公知的技术在规定的电路等电路元件12及其周边部或上部形成电极12a。电极12a的材料一般采用铝等金属。在除该电极12a之外的半导体基板11的表面S2上的区域形成用于保护半导体基板11的绝缘性保护膜13。作为保护膜13采用氧化硅膜(SiO2)或氮化硅膜(SiN)等。
如图7(B)所示，在半导体晶片(半导体基板11)的背面R2(上面侧)，在半导体基板11和一体形成有突起部18a的铜板18z之间夹持有绝缘层17。绝缘层17的厚度与突起部18a的高度为相同水平，大约为100μm。进而，在半导体晶片(半导体基板11)的表面S2(下面侧)，在半导体基板11和一体形成有突起状导体部14a的铜板14z之间夹持有绝缘层19。绝缘层19的厚度与导体部14a的高度为相同水平，大约为60μm。另外，一体形成有突起部18a的铜板18z及一体形成有导体部14a的铜板14z的形成方法为如上所述。另外，优选绝缘层17及绝缘层19具有粘接性。据此，抑制后述的散热部18及再配线图形14从半导体基板11剥离的情况。
如图7(C)所示，在上述的夹持的基础上，由利用冲压装置进行加压成形，使铜板18z、绝缘层17、半导体基板11、绝缘层19及铜板14z一体化。冲压加工时的压力及温度分别为15MPa及180℃。通过冲压加工，突起部18a贯通绝缘层17，突起部18a与半导体基板11的背面R2连接。与此同时，突起状的导体部14a贯通绝缘层19，导体部14a与半导体基板11的电极12a电连接。由于突起部18a(导体部14a)具有伴随着前端部18a1(前端部14a1)直径变细而形成的侧面部18a2(侧面部14a2)，突起部18a(导体部14a)顺畅地贯通绝缘层17(绝缘层19)。
利用冲压加工时的压力，使绝缘层17(绝缘层19)的粘度降低，绝缘层17(绝缘层19)引起塑性流动。由此，绝缘层17(绝缘层19)从突起部18a(导体部14a)与半导体基板11的背面R2(半导体基板11的电极12)的界面被挤出，绝缘层17(绝缘层19)的一部分难于残留在界面。
如图7(D)所示，通过对铜板18z整体进行蚀刻，将铜板18z调整到散热部18的厚度。本实施方式中的散热部18的厚度大约为100μm。由此，在绝缘层17上形成与贯通该绝缘层17的突起部18a一体设置的散热部18。
接着，如图8(A)所示，通过对铜板14z整体进行蚀刻，将铜板14z调整到再配线图形14的厚度。本实施方式中的再配线图形14的厚度大约为30μm。
如图8(B)所示，使用光刻技术及蚀刻技术，以生成再配线图形14的方式而构图。
如图8(C)所示，使用焊锡印刷法，经由导体部14a相对于与电极12a连接的部分的再配线图形14形成作为外部连接端子而起作用的电极(焊锡柱)20。具体地，将用树脂与焊锡材料作为膏状的“焊锡膏”，通过网版印刷到所希望的部位，通过加热到焊锡熔化温度，形成电极(焊锡柱)20。或者，作为另外的方法，预先也可以在再配线图形14侧涂布焊剂，将焊锡柱固定在再配线图形14上。
如图8(D)所示，沿着划分多个半导体模块形成区域16的划线15，通过从半导体晶片的背面R2(上面侧)切割半导体晶片，从而使具有与半导体基板11相同外形尺寸的半导体模块单个化。然后，通过由药液进行洗涤处理，除去切割时产生的残渣等。
利用上述的工序，制造所述图4所示的第二实施方式的半导体模块。
根据该第二实施方式的半导体模块及其制造方法，可以得到以下的效果。
(5)由于通过与散热部18一体设置的突起部18a降低散热部18的内应力(散热部18伸长方向的应力)，抑制散热部18自身的翘曲。因此，在将这样的散热部18设置到半导体基板11的半导体模块中，与以往相比，可以抑制从半导体基板11的剥落或半导体基板11的翘曲(变形)的问题。另外，由于经由突起部8a可以使来自半导体基板11的热量传递到散热部，并能使热量排出到外部，因此，与经由绝缘层在半导体基板上设置散热部(没有突起部的散热部)的情况相比，可以谋求提高半导体模块的散热性。因此，可以抑制由于散热部18引起的可靠性的恶化，同时，提高半导体模块的散热性。
(6)通过将突起部18a相对散热部18排列成平面矩阵状。由此，可以有效地降低散热部18的内应力，可以进一步提高半导体模块的可靠性。
(7)通过将散热部18与半导体基板11经由突起部18a连接，即使在热量从半导体基板11传递到散热部18从而散热部伸长的情况下，突起部18a缓和该伸长对半导体基板11的影响(散热部18与半导体基板11的伸长量的差)，与以往相比，可以提高半导体模块的可靠性。
(8)一体形成有突起部18a的铜板18z(散热部18)通过另外的工序进行制造，可以只选择合格品进行贴附，另外，仅通过一个工序(冲压加工)就可以自配合地形成贯通绝缘层17的突起部18a，与所述的第一实施方式相比，可以实现高的与突起部一体化的散热部的制造成品率。因此，能实现半导体模块的低成本化。
(9)通过在半导体模块11的背面S2(下面侧)设置与导体部14a一体化的再配线图形14，可以利用再配线图形14作用到半导体基板11的应力(由导体部14a降低的再配线图形14的应力)来抵消散热部18作用到半导体基板11的应力(由突起部18a降低的散热部18的应力)。因此，在由突起部18a引起的散热部18的内应力降低的效果的基础上，利用两者产生的应力抵消效果，可以抑制半导体模块整体的翘曲，进一步提高半导体模块的可靠性。
(10)通过将以散热部18及再配线图形14为基础的铜板18z及铜板14z的冲压加工同时进行，可以在以后的工序中降低、抑制半导体模块的内应力的影响，因此，可以实现高的半导体模块的制造成品率。因此，能实现半导体模块的低成本化。
(11)由于是在半导体模块单个化之前的半导体晶片的状态下一次形成散热部18及再配线图形14等，因此，与在每个半导体模块上分别形成散热部8及再配线图形14等的情况相比，可以降低半导体模块的制造成本。
第三实施方式
图9是本发明的第三实施方式的半导体模块的简略剖面图。与第二实施方式不同之处为突起部18a的一部分埋入半导体基板11的背面R2(上面侧)。除此之外，与第二实施方式相同。
相对前面的图7(A)中准备的半导体晶片(半导体基板11)的背面R2(上面侧)，利用光刻技术及蚀刻技术，通过在连接突起部18a的区域预先形成凹部22，可以实现这样的突起部18a的埋入结构。凹部22的形状对应突起部18a的埋入部分形成为锥状。另外，凹部22的深度D例如大约为20μm，与此相对应，突起部18a的高度形成为较高。
根据该第三实施方式的半导体模块及其制造方法，在第二实施方式上述的(5)～(11)的效果的基础上，还可以得到下面的效果。
(12)通过使突起部18a的前端部埋入到半导体基板11内而形成，增加半导体基板11与突起部18a的接触面积，提高两者之间的密封性，因此，可以进一步提高半导体基板11与散热部18a(突起部18a)之间的连接可靠性。另外，通过增加半导体基板11与突起部18a的接触面积，由于来自半导体基板11的热量有效地传递到突起部18a，因此，可以进一步提高半导体模块的散热性。
(13)在半导体基板11与散热部18之间施加有剪切应力的情况下，由于利用埋入到半导体基板11部分的突起部18a，可以防止两者之间的错位，因此，可以进一步提高半导体基板11与散热部18a之间的连接可靠性。
(14)通过在半导体基板11的背面R2(上面侧)设置凹部22，在对一体形成有突起部18a的铜板18z进行冲压加工的工序中，相对凹部22可以自配合地对准位置，因此，可以容易地制造半导体模块。
第四实施方式
图10是本发明的第四实施方式的半导体模块的简略剖面图。与第二实施方式的不同之处是在绝缘层17与散热部18之间设置间隙H。除此之外，与第二实施方式相同。另外，间隙H只要设置在除突起部18a之外的散热部18与绝缘层17之间的至少一部分就可以。间隙H也可以在半导体模块的截面方向与外部空气连通。由此，在半导体模块发热的情况下，通过将间隙H中被加热的空气与外部空气交换，可以提高半导体模块的散热性。另外，间隙H也可以是密封的空间。由此，在从外部给半导体模块施加力时，由于间隙H作为冲击缓冲层而发挥作用，可以抑制半导体模块的损伤。
在对一体形成有突起部18a的铜板18z进行冲压加工的工序中，通过使绝缘层17的膜厚比突起部18a的高度薄、可以实现这样的结构。作为绝缘层17的厚度，例如大约为75μm。由此，绝缘层17与散热部18之间的间隙H大约为25μm。
根据该第四实施方式的半导体模块及其制造方法，在第二实施方式上述的(5)～(11)的效果的基础上，还可以得到下面的效果。
(15)通过在绝缘层17与散热部18之间设置间隙，由于增加散热部18与外部环境(大气)的接触面积，因此，可以进一步提高半导体模块的散热性。
第五实施方式
图11是本发明的第五实施方式的半导体模块的简略剖面图。与第二实施方式的不同之处是通过使绝缘层17与散热部18的厚度与半导体基板11的表面S2(下面侧)设置的绝缘层19及再配线图形14的厚度相同，图形加工散热部18。除此之外，与第二实施方式相同。另外，只要是半导体基板11的表面、背面的热膨胀系数相同，绝缘层17及散热部18的厚度没有必要在表面背面都相同。
接着图7(A)所示的工序，在散热部18压接在半导体基板11之前，利用光刻技术及蚀刻技术，通过预先进行构图使散热部18成为所规定的图形而实现这样的结构。另外，也可以在散热部18半蚀刻加工之后将散热部18压接在半导体基板11上，进而对散热部18进行全蚀刻加工。
另外，接着图7(B)所示的工序，利用光刻技术及蚀刻技术，通过进行图形加工使散热部18为所规定的图形而实现这样的结构。
根据该第五实施方式的半导体模块及其制造方法，在第二实施方式上述的(5)～(11)的效果的基础上，还可以得到下面的效果。
(16)通过将散热部18加工成所规定的图形，由于可以将散热部18的一部分作为配线(例如接地配线)而利用，可以提高配线的设计自由度，实现半导体模块的小型化。
第六实施方式
接着，对具有上述任意一项实施方式的半导体模块的便携式设备进行说明。另外，作为便携式设备举出搭在在便携式电话的例子进行说明，但是，也可以是例如个人用便携式信息终端(PDA)、数码摄像机(DVC)、音乐播放器及数码相机等电子设备。
图12是表示本发明的第六实施方式的便携式电路的构成的图。便携式电话110是第一框体112与第二框体114由活动部120连结的结构。第一框体112与第二框体114以活动部120为轴可以转动。在第一框体112上设置有显示文字或图像等信息的显示部118或扬声器124。在第二框体114上设置有操作用按钮等操作部122或话筒部126。另外，在本实施方式中，在便携式电话110的内部搭载有第二实施方式的半导体模块(参照图5)。另外，作为搭载在便携式电话中的半导体模块，可以采用用于驱动各电路的电源电路、产生RF的RF发生电路、DAC、编码电路、作为使用在便携式电话的显示部的液晶面板的光源的背光灯的驱动电路等。
图13是图12所示的便携式电话的局部剖面图(第一框体112的剖面图)。本发明的第六实施方式的半导体模块130经由电极20搭载在印刷基板128上，经由该印刷基板128与显示部118等电连接。另外，在半导体模块130的背面侧(与电极20相反侧的面)设置有具有突起部的散热部18。散热部18的一侧的面连接在第一框体112连接。由此，从半导体模块130产生的热量不会停滞在第一框体112的内部，可以有效地排出到第一框体112的外部。
根据本发明的第六实施方式的便携式设备，可以得到以下的效果。
(17)由于经由散热部18可以将来自半导体模块130的热量有效地排出到外部，因此，抑制半导体模块130的温度上升，降低再配线图形14与绝缘层19之间的热应力及散热部18与绝缘层17之间的热应力。因此，防止半导体模块内的从绝缘层19剥落再配线图形14及从绝缘层17剥落散热部18的情况，提高半导体模块130的可靠性(耐热可靠性)。其结果使便携式电话的可靠性(耐热可靠性)提高。
(18)由于利用上述实施方式所示的晶片水平CSP(Chip Size Package)工艺制造的半导体模块130薄型化、小型化，因此，可以实现搭载有这样的半导体模块130的便携式设备的薄型化、小型化。
另外，在第一实施方式中，以覆盖半导体基板1的背面R的方式全面设置散热部8为例进行了说明，本发明并不限于此，例如，如第五实施方式那样，也可以对散热部8进行构图加工仅仅有选择地覆盖半导体基板1的特定区域。在这种情况下，也可以在设置散热部8及突起部8a的区域上得到上述效果。该例也同样适用于第二实施方式，可以得到同样的效果。
在上述第一实施方式中，举例说明了包括在划线5上形成的散热部8在内进行切割而制造半导体模块，本发明并不限于此，例如，也可以在切割前蚀刻除去划线5内的散热部8，然后，利用切割进行单个化而制造半导体模块。在这种情况下，抑制切割散热部8时产生的应力载荷(从散热部8传递到突起部8a的应力载荷)，由于提高半导体模块的制造稳定性，因此，可以降低半导体模块的制造成本。另外，从第二实施方式到第五实施方式都相同。
在上述第一实施方式中，以突起部8a相对散热部8的整体而平面设置成矩阵状的例进行了说明，本发明并不限于此，例如，相对散热部8可以平面设置在任意的位置。特别是在具有作为半导体基板1内的散热部的电路元件的区域有选择地设置突起部8a的情况下，在半导体模块内可以有效地散热，同时提高连接可靠性。另外，从第二实施方式到第五实施方式都相同。
在上述第一实施方式中，以将在散热部上一体化形成的突起部8a与半导体基板1的背面R直接连接而设置的例进行了说明，但是，本发明并不限于此，例如，也可以使绝缘层的一部分介于半导体基板1的背面R与突起部8a之间。在这种情况下，虽然降低了半导体模块的散热性能的提高效果，但由突起部8a抑制散热部8自身的翘曲，因此，与以往相比，可以抑制从半导体基板1的剥落或半导体基板1的翘曲(变形)的问题。
在上述第二实施方式中，相对半导体基板11，以一体形成有突起部18a的铜板18z和一体形成有突起状的导体部14a的铜板14z同时进行冲压加工的例进行了说明，但是，也可以是在一个铜板进行冲压加工之后再对另一个铜板进行冲压加工的两个阶段冲压加工。在这种情况下，也可以得到上述同样的效果。另外，也可以相对图3(B)所示的第一实施方式的形成再配线图形4的半导体晶片，对一体形成有该突起部18a的铜板18z进行冲压加工，形成散热部18。在这种情况下，至少可以得到上述(5)～(8)的效果。
在上述第二实施方式中，以突起部18为圆型、伴随着靠近其前端部18a1直径变细而形成的例进行了说明，但是，本发明并不限于此，例如也可以是具有所规定的直径的圆柱状的突起部。另外，作为突起部18，采用圆型，也可以采用四方形等多边形。在这种情况下，经由突起部有效地散热，同时，提高该部分的连接可靠性。
在上述第三实施方式中，以使凹部22与突起部18a的形状一致的例进行了说明，但是，本发明并不限于此，例如，相对凹部22的大小(开口部的尺寸)也可以使突起部18a(特别是前端部)大。突起部18a的前端部由于冲压加工时的压力而被压变形。在这种情况下，突起部18a埋入在凹部22内，进而与其周边的半导体基板11接触而设置。因此，进一步增加突起部18a与半导体基板11的接触面积，提高半导体模块的连接可靠性及散热性。另一方面，与此相反，在相对凹部22的大小(开口部的尺寸)也使突起部18a(特别是前端部)小的情况下，即使突起部18a的前端部由于冲压加工时的压力而被压变形，由于可以将其仅仅控制在凹部22内，因此，通过突起部18a的接触面积的偏差可以减少连接可靠性及散热性的制造偏差。
在上述第三实施方式中，以相对全部的突起部18a设置凹部22的例进行了说明，但是，本发明并不限于此，例如，相对半导体晶片内的各个半导体基板11，设置有凹部22的部分和没有凹部的部分，通过调整突起部18a的高度，可以使埋入突起部18a部分与没有埋入突起部18a部分混在一起。在这种情况下，至少在埋入突起部18a的部分，可以得到上述(12)～(14)的效果。

Claims (7)

1.一种半导体模块的制造方法，其特征在于，具有：
准备半导体基板的工序，该半导体基板在第一主表面上设置有电路元件；
形成绝缘层的工序，在所述半导体基板的第二主表面形成绝缘层；
准备散热部的工序，通过另外的工序准备一体形成有突起部的散热部；
接触工序，将与所述突起部一体设置的散热部相对所述半导体基板的第二主表面压接，使贯通所述绝缘层的所述突起部接触到所述半导体基板的第二主表面。
2.如权利要求1所述的半导体模块的制造方法，其特征在于，所述绝缘层由通过加压引起可塑流动性的绝缘树脂形成。
3.如权利要求1或2所述的半导体模块的制造方法，其特征在于，还具有有选择地去除所述散热部以进行图形形成的工序。
4.如权利要求1或2所述的半导体模块的制造方法，其特征在于，在相对所述半导体基板的第二主表面而被压接的所述散热部上预先形成图形。
5.如权利要求1或2所述的半导体模块的制造方法，其特征在于，所述绝缘层具有粘接性。
6.如权利要求3所述的半导体模块的制造方法，其特征在于，所述绝缘层具有粘接性。
7.如权利要求4所述的半导体模块的制造方法，其特征在于，所述绝缘层具有粘接性。
CN2007101371831A 2006-07-28 2007-07-30 半导体模块、便携式设备及半导体模块的制造方法 Expired - Fee Related CN101154638B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006205466 2006-07-28
JP205466/06 2006-07-28
JP2007176296A JP2008053693A (ja) 2006-07-28 2007-07-04 半導体モジュール、携帯機器、および半導体モジュールの製造方法
JP176296/07 2007-07-04

Publications (2)

Publication Number Publication Date
CN101154638A CN101154638A (zh) 2008-04-02
CN101154638B true CN101154638B (zh) 2012-07-18

Family

ID=39237390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101371831A Expired - Fee Related CN101154638B (zh) 2006-07-28 2007-07-30 半导体模块、便携式设备及半导体模块的制造方法

Country Status (3)

Country Link
US (1) US8068343B2 (zh)
JP (1) JP2008053693A (zh)
CN (1) CN101154638B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4753960B2 (ja) * 2008-03-31 2011-08-24 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法
JP4596053B2 (ja) * 2008-07-22 2010-12-08 カシオ計算機株式会社 半導体装置の製造方法および半導体構成体組立体
JP5151907B2 (ja) * 2008-10-27 2013-02-27 ソニー株式会社 半導体装置及びその製造方法
CN102870209B (zh) * 2010-04-28 2016-04-20 松下知识产权经营株式会社 电路装置的制造方法
DE102012205240B4 (de) * 2012-03-30 2016-08-04 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Substrats für mindestens ein Leistungshalbleiterbauelement, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
JP2019009287A (ja) * 2017-06-26 2019-01-17 パナソニックＩｐマネジメント株式会社 実装基台、部品実装モジュール及び移動体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713865B2 (en) * 2001-08-27 2004-03-30 Nec Compound Semiconductor Devices, Ltd. Semiconductor device having semiconductor element housed in packed with heat sink

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4298903A (en) * 1978-06-29 1981-11-03 The General Electric Company Limited Electronic component cooling arrangements
IL61678A (en) * 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
NO150932C (no) * 1981-02-09 1989-01-25 Svenska Flaektfabriken Ab Varmeveksler.
US4722914A (en) * 1984-05-30 1988-02-02 Motorola Inc. Method of making a high density IC module assembly
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
US5829514A (en) * 1997-10-29 1998-11-03 Eastman Kodak Company Bonded cast, pin-finned heat sink and method of manufacture
US6633120B2 (en) * 1998-11-19 2003-10-14 Unisplay S.A. LED lamps
US6570247B1 (en) * 1997-12-30 2003-05-27 Intel Corporation Integrated circuit device having an embedded heat slug
JP3410651B2 (ja) * 1998-02-06 2003-05-26 松下電器産業株式会社 半導体装置及びその製造方法
US6222276B1 (en) * 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
FR2789226B1 (fr) * 1999-01-29 2002-06-14 Commissariat Energie Atomique Dispositif de protection contre les decharges electrostatiques pour composants microelectroniques sur substrat du type soi
US6432809B1 (en) * 2000-02-28 2002-08-13 International Business Machines Corporation Method for improved passive thermal flow in silicon on insulator devices
US6462951B2 (en) * 2000-04-10 2002-10-08 Alcatal Canada Inc. Securing heat sinks to electronic components
JP3830726B2 (ja) * 2000-04-26 2006-10-11 松下電器産業株式会社 熱伝導基板とその製造方法およびパワーモジュール
US7190585B2 (en) * 2000-09-29 2007-03-13 Intel Corporation Thermal heat spreaders designed for lower cost manufacturability, lower mass and increased thermal performance
US6707671B2 (en) * 2001-05-31 2004-03-16 Matsushita Electric Industrial Co., Ltd. Power module and method of manufacturing the same
US6867976B2 (en) * 2002-02-12 2005-03-15 Hewlett-Packard Development Company, L.P. Pin retention for thermal transfer interfaces, and associated methods
JP2003258165A (ja) * 2002-03-05 2003-09-12 Toshiba Corp 半導体装置
JP3595323B2 (ja) 2002-11-22 2004-12-02 沖電気工業株式会社 半導体装置及びその製造方法
US6943436B2 (en) * 2003-01-15 2005-09-13 Sun Microsystems, Inc. EMI heatspreader/lid for integrated circuit packages
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
CA2520241C (en) * 2003-04-15 2013-05-28 Naomi Yonemura Metal base circuit board and its production process
US20050116235A1 (en) * 2003-12-02 2005-06-02 Schultz John C. Illumination assembly
US7091594B1 (en) * 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
JP4641423B2 (ja) * 2004-02-18 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI267173B (en) * 2004-03-29 2006-11-21 Sanyo Electric Co Circuit device and method for manufacturing thereof
KR100623024B1 (ko) * 2004-06-10 2006-09-19 엘지전자 주식회사 고출력 ｌｅｄ 패키지
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4624775B2 (ja) * 2004-12-27 2011-02-02 富士通セミコンダクター株式会社 半導体装置
TWI245388B (en) * 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
JP2006234362A (ja) * 2005-02-28 2006-09-07 Komatsu Electronics Inc 熱交換器及び熱交換器の製造方法
JP4617209B2 (ja) * 2005-07-07 2011-01-19 株式会社豊田自動織機 放熱装置
US20070262441A1 (en) * 2006-05-09 2007-11-15 Chi-Ming Chen Heat sink structure for embedded chips and method for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713865B2 (en) * 2001-08-27 2004-03-30 Nec Compound Semiconductor Devices, Ltd. Semiconductor device having semiconductor element housed in packed with heat sink

Also Published As

Publication number Publication date
US8068343B2 (en) 2011-11-29
JP2008053693A (ja) 2008-03-06
US20080197482A1 (en) 2008-08-21
CN101154638A (zh) 2008-04-02

Similar Documents

Publication Publication Date Title
CN101154638B (zh) 半导体模块、便携式设备及半导体模块的制造方法
CN101355857B (zh) 电子部件内置基板及其制造方法
JPH10178028A (ja) 再加工可能な直接チップ取付けアセンブリ
US20190006195A1 (en) Chip encapsulating method and chip encapsulating structure
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
CN102034768B (zh) 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
CN101197338B (zh) 半导体模块、半导体模块的制造方法及便携式设备
CN101714531A (zh) 半导体模块、半导体模块的制造方法和便携设备
CN102027591B (zh) 半导体模块、半导体模块的制造方法及便携式设备
CN101499443B (zh) 元件安装用基板、半导体组件及便携式设备
US20080124840A1 (en) Electrical Insulating Layer for Metallic Thermal Interface Material
CN101510539A (zh) 元件搭载用基板、半导体组件及其制造方法及便携式设备
KR101971402B1 (ko) 투명 캐리어를 이용한 인쇄회로기판의 제조방법
TW200901396A (en) Semiconductor device package having chips
JP2002299546A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
CN101488487B (zh) 元件搭载用基板、半导体组件及其制造方法及便携式设备
US20120153507A1 (en) Semiconductor device and method for manufacturing the same
JP2016213315A (ja) 半導体装置の製造方法、及び半導体装置
JP2002110714A (ja) チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
KR101626536B1 (ko) 반도체 패키지 및 그 제조 방법
JP2000332034A (ja) 電子部品の製造方法
CN210575901U (zh) 具有高散热性的板级扇出封装结构
EP3751603A2 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
JP2020004926A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20150730

EXPY Termination of patent right or utility model