CN101714531A - 半导体模块、半导体模块的制造方法和便携设备 - Google Patents

半导体模块、半导体模块的制造方法和便携设备 Download PDF

Info

Publication number
CN101714531A
CN101714531A CN200910221457A CN200910221457A CN101714531A CN 101714531 A CN101714531 A CN 101714531A CN 200910221457 A CN200910221457 A CN 200910221457A CN 200910221457 A CN200910221457 A CN 200910221457A CN 101714531 A CN101714531 A CN 101714531A
Authority
CN
China
Prior art keywords
electrode
layer
semiconductor
semiconductor module
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910221457A
Other languages
English (en)
Inventor
冈山芳央
中里真弓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101714531A publication Critical patent/CN101714531A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体模块，其包括元件装载用基板和在其上装载的半导体元件。元件装载用基板包括：绝缘树脂层、在绝缘树脂层的一个主表面S1上设置的布线层、与布线层电连接并从布线层向绝缘树脂层一侧突出的突起电极。半导体元件具有半导体基板和与各个突起电极相对的元件电极。由于在元件电极上设置的金属层的表面具有凹凸形状，所以与绝缘树脂层的粘结性提高。

Description

半导体模块、半导体模块的制造方法和便携设备
技术领域
本发明涉及装载了半导体元件的半导体模块、半导体模块的制造方法和便携设备。
背景技术
近些年来，随着电子设备的小型化、高性能化，要求在电子设备中使用的半导体元件进一步小型化。随着半导体元件的小型化，必须实现用来安装在布线基板上的电极间的窄节距化。作为半导体元件的表面安装方法，已知在半导体元件的电极上形成焊球，然后将焊球和布线基板的焊盘焊接起来的倒装方法。在倒装安装方法中，焊球本身的大小和焊接时的架桥现象的发生等成为发展该方法的制约点，所以电极的窄节距化有局限。作为用来克服这样局限的结构，已知以通过对基材进行半蚀刻形成的突起结构为电极或通路，在基材上经由环氧树脂等绝缘树脂安装半导体元件，将突起结构与半导体元件的电极连接起来的结构。
另一方面，公开了设置露出于在绝缘层中形成的开口部的电极的半导体元件。在该半导体元件中，绝缘层的侧壁位于电极的周围。
为了解决由金属构成的布线层和绝缘性树脂的密接性不好，已知采用在导电性树脂层内混合了金属粉的导电性树脂层作为布线层的技术，但是存在着在半导体基板上形成的元件电极与绝缘性树脂层的密接性低的问题。
发明内容
本发明是鉴于这样的问题完成的，其目的是提供一种提高在半导体元件中设置的电极与突起电极的连接可靠性的技术。
本发明的一种形态是半导体模块。该半导体模块包括：在半导体基板上形成的半导体元件、经由绝缘层装载了所述半导体元件的元件装载用基板，其特征在于，所述半导体元件的元件电极由多个金属层构成，这些金属层中的距离所述半导体基板最远的金属层表面的凹凸的深度比所述多个金属层中其他金属层表面的凹凸的深度深，所述绝缘层与元件电极的凹凸形状相接。
此外，技术方案1所述的半导体模块，其特征在于，所述元件装载用基板包括：绝缘层、在所述绝缘层的一个主表面设置的布线层、与所述布线层电连接并且从所述布线层向与所述绝缘层相反的一侧突出的突起电极，所述突起电极与所述半导体元件的元件电极电连接，所述绝缘层与所述元件电极的凹凸形状相接。
通过该形态，由于绝缘层进入到在元件电极的表面形成的凹凸形状中，所述能够防止绝缘层与元件电极的剥离，并且能够进一步提高元件电极与突起电极的电连接。
在该形态的半导体元件中，优选的是，元件电极含Ni/Au层。
在该形态的半导体模块中，优选的是，一体形成布线层和突起电极。此外，可以在突起电极的顶部面设置Ni/Au层。
本发明的其他形态是便携设备。该便携设备的特征在于装载了上述的任意一种半导体模块。
本发明的其他形态是半导体模块的制造方法。该半导体模块的制造方法的特征在于包括：准备半导体元件的工序，在该半导体元件中，在半导体基板上形成的元件电极由多个金属层构成，这些金属层中的距离所述半导体基板最远的金属层表面的凹凸的深度比所述多个金属层中的其他金属层表面的凹凸的深度深；准备金属板的工序，在该金属板上突出设置了多个突起电极；使所述突起电极朝向绝缘树脂层一侧将所述金属板设置在绝缘树脂层的一个主表面，并且使所述突起电极贯通所述绝缘树脂层从所述绝缘树脂层的另一个主表面露出的工序；将设置了所述元件电极的所述半导体元件设置在所述绝缘树脂层的另一个主表面，使所述突起电极和与其对应的元件电极电连接的工序；和选择性地除去所述金属板而形成布线层的工序。
本发明的其他形态是半导体模块的制造方法。该半导体模块的制造方法的特征在于，包括准备半导体元件的工序，在该半导体元件中，在半导体基板上形成的元件电极由多个金属层构成，这些金属层中的距离所述半导体基板最远的金属层表面的凹凸的深度比所述多个金属层中的其他金属层表面的凹凸的深度深；准备元件装载用基板的工序，在元件装载用基板的一个主表面形成有电极；使元件电极与电极电连接的工序；在半导体元件与元件装载用基板之间形成绝缘树脂层的工序。
再有，适当地组合上述各个要素的技术方案也包含在本专利申请所要求专利保护的本发明的范围内。
附图说明
图1是示出根据实施方式1的半导体元件和半导体模块的结构的概括剖面图。
图2(A)～(C)是示出半导体元件的形成方法的工序剖面图。
图3(A)～(D)是示出突起电极的形成方法的工序剖面图。
图4(A)～(D)是示出在突起电极的顶部面形成金属层的方法的工序剖面图。
图5(A)～(B)是示出突起电极的出头方法的工序剖面图。
图6(A)～(C)是示出半导体元件与设置了突起电极的基板(元件装载用基板)的贴合方法的工序剖面图。
图7(A)～(B)是输出再布线加工的工序剖面图。
图8是示出根据实施方式2的半导体模块的结构的概略剖面图。
图9(A)～(E)是示出根据实施方式2的半导体模块的制造方法的工序剖面图。
图10是示出根据实施方式2的便携电话的结构的图。
图11是便携电话的局部剖面图。
图12(A)～(B)是示出金属层的表面状态的AFM像图。
图13(A)～(B)是示出金属层的表面状态的AFM像图。
图14(A)～(B)是示出含金属层的表面的状态的剖面图。
图15是示出密接强度评价方法的剖面图。
图16是示出表面粗糙度与密接强度的关系的图。
具体实施方式
下面参照附图说明本发明的优选实施方式，其并不是要限定本发明的范围，而是例示本发明。在各个图中示出的相同或等同的构成元件、部件、处理用相同的符号表示，适当地省略重复的说明。此外，实施方式不限定发明，只是例示，在实施方式中记述的全部特征或其组合不限定本发明的本质。
(实施方式1)
图1是示出根据实施方式1的半导体元件50和半导体模块30的结构的剖面图。半导体模块30包括元件装载用基板10和其上装载的半导体元件50。
元件装载用基板10包括：绝缘树脂层12、在绝缘树脂层12的一个主表面S1上设置的布线层14、与布线层14电连接并从布线层14向绝缘树脂层12侧突出的突起电极16。
绝缘树脂层12由绝缘性的树脂构成，由例如加压时发生塑性流动的材料形成。作为加压时发生塑性流动的材料，可举出环氧类热固性树脂。在绝缘树脂层12中采用的环氧类热固性树脂可以具有例如在温度160℃、压力8Mpa的条件下粘度为1kPa·s的特性。此外，该环氧类热固性树脂例如在温度160℃的条件下，在加压5～15Mpa的情况下，与不加压的情况相比，树脂的粘度降低到约1/8。与此相比，热固化前的B阶段的环氧树脂在玻璃转变温度Tg以下的条件下，与不对树脂加压的情况相同，没有粘性，即使加压也不产生粘性。此外，该环氧类热固性树脂是具有约3～4的介电常数的电介体。
布线层14设置在绝缘树脂层12的一个主表面S1上，由导电材料形成，优选是轧制金属，更优选是轧制铜。或者可以由电解铜等形成。在布线层14上在绝缘树脂层12侧突出设置突起电极16。在本实施方式中，一体形成布线层14和突起电极16，由此使布线层14和突起电极16的连接可靠。因此，在与元件电极52电连接时，能够与布线层14在进行压接时同时实施，所以能够起到不增加工序的效果。但是，本发明不限定于一体形成布线层14和突起电极16的结构。在布线层14的与绝缘树脂层12相反侧的主表面设置用于防止布线层14的氧化等的保护层18。作为保护层18，可列举焊料抗蚀层等。在保护层18的规定区域中形成开口部18a，通过开口部18a使布线层14的一部分露出。在开口部18a内形成作为外部连接电极的焊球20，焊球20与布线层14电连接。形成焊球20的位置，即、开口部18a的形成区域例如是通过再布线拉回的前端部。
突起电极16的整体形状是随着靠近前端直径变细。换句话说，突起电极16的侧面成锥形。在突起电极16的顶部面17上设置金属层22。Ni/Au镀层作为金属层22是优选的。
在具有上述结构的元件装载用基板10上装载半导体元件50而形成半导体模块30。本实施方式的半导体模块30具有元件装载用基板10的突起电极16与半导体元件50的元件电极52经由金属层22和金属层55而进行电连接的结构。
半导体元件50具有半导体基板51和与各个突起电极16相对的元件电极52。在与绝缘树脂层12相接侧的半导体元件50的主表面叠层绝缘层53和保护层54，在绝缘层53和保护层54上设置了使元件电极52露出的开口。在元件电极52的表面覆盖金属层55。在半导体基板51的规定位置设置对准标记57。只要对准标记57在光学上可见，就可以如本实施方式所示被绝缘层53覆盖，在其他方式中，也可以设置在绝缘层53和保护层54的开口部中。此外，在半导体基板51的背面设置绝缘层56。再有，将元件电极52和金属层55合称为元件电极。
在本实施方式中，金属层55(元件电极)的表面是凹凸形状，绝缘树脂层12与该凹凸形状相接。
作为半导体元件50的具体例子，可列举集成电路(IC)、大规模集成电路(LSI)等半导体芯片。作为绝缘层53的具体例子，可列举SiN膜。作为保护层54的具体例子，可列举聚酰亚胺层。此外，例如用铝(Al)作元件电极52。Ni/Au镀层优选作为金属层55。作为绝缘层56的具体例子，可列举环氧树脂膜。
这里对在元件电极的表面形成的凹凸形状进行说明。
在图12和图13中，示出了按照靠近元件电极的顺序层叠镍(Ni)、金(Au)的金属层55的状态的元件电极52的表面的状态。
图12(A)是示出对金属层55的表面未实施等离子体处理的表面状态的AFM像，图12(B)、图13(A)和图13(B)是示出对金属层55的表面实施了氩气(Ar)等离子体处理的表面状态的AFM像。
各个等离子体处理的条件是，图12(B)等离子体处理时间5分钟、表面粗糙度2.1nm，图13(A)等离子体处理时间10分钟、表面粗糙度2.5nm，图13(B)等离子体处理时间15分钟表面粗糙度4.8nm。再有，表面粗糙度指的是在任意的剖面中中央线的平均粗糙度。
可见，与金属层55的表面未实施等离子体处理的图12(A)中示出的表面状态相比，实施了等离子体处理的金属层55的表面粗糙度增加。
在图14(A)中示出了含未实施等离子体处理的金属层55的剖面照片，在图14(B)中示出了含实施了等离子体处理的金属层55的剖面照片。
如图所示，与未实施等离子体处理的Au的表面相比，实施了等离子体处理的Au的表面的凹凸变大。此外，与最表面的Au膜表面的表面粗糙度相比，该Au膜的底层Ni膜表面的表面粗糙度小。与金属层55密接的层有突起电极16和绝缘层12，由于金属层55的最表面的表面粗糙度大，所以与突起电极16的电连接提高，并且通过绝缘树脂进入粗糙的表面，所以能够提高与绝缘树脂的密接性。
下面对由于金属层表面的凹凸引起的密接强度的评价进行说明。
在图15中示出了密接强度的评价方法，在图16中示出了表示其表面粗糙度Ra与密接强度的关系的曲线图。
密接强度的评价是在硅基板上依次层叠Ni膜、Au膜、绝缘树脂，事先在绝缘树脂的表面形成柱状凸起，其后向上拉伸柱状凸起，通过将绝缘树脂与Au膜剥离时的力换算为每单位面积的力来测定密接强度。
示出了其结果的图16表示横轴的表面粗糙度与纵轴的密接强度之间的关系。如该图所示，表面粗糙度为2nm～2.5nm时密接强度最高。
(半导体元件和半导体模块的制造方法)
这里说明实施方式1的半导体元件和半导体模块的制造方法。
图2(A)～(C)是示出半导体元件的形成方法的工序剖面图。
首先，如图2(A)所示，准备设置了构成元件电极的一部分的元件电极52的半导体基板51。半导体基板51例如是Si基板，形成集成电路(IC)、大规模集成电路(LSI)等。元件电极52例如可以通过对Al进行图案形成。此外，在半导体基板51的规定位置上设置对准标记57。对准标记57例如可以在对元件电极52用的Al进行图案形成的同时形成。即，该情况的对准标记57由Al形成。但是，只要对准标记57是光学可见的，也可以用其他材料或通过其他工序来形成。
接下来，如图2(B)所示，利用光刻法形成绝缘层53和保护层54以覆盖元件电极52周围的半导体基板51的表面。例如可以用氮化硅(SiN)作为绝缘层53。此外，例如可以用聚酰亚胺作为保护层54。
接下来，如图2(C)所示，通过无电解电镀法在元件电极52上形成由Ni/Au镀层构成的金属层55。
在此，对金属层55的表面进行等离子体处理以使金属层55的表面成为凹凸形状。具体地说，例如进行氩气(Ar)等离子体处理10分钟。由此在元件电极52即金属层55的表面形成约2.5nm的凹凸形状。
通过上面的工序形成半导体元件50。
图3(A)～(D)是示出突起电极的形成方法的工序剖面图。
如图3(A)所示，准备作为金属板的铜板13，其厚度至少比如图1所示的突起电极16的高度和布线层14的厚度之和大。铜板13的厚度例如为125μm。
接下来，如图3(B)所示，通过平版印刷法，按照与突起电极16的形成预定区域相对应的图案选择性地形成抗蚀剂70。具体地说，利用层压装置在铜板13上贴附规定膜厚的抗蚀剂膜，利用具有突起电极16的图案的光掩模曝光后，进行显影，从而在铜板13上选择性地形成抗蚀剂70。再有，为了提高与抗蚀剂的密接层，希望在层压抗蚀剂膜之前，根据需要对铜板13的表面实施研磨、清洗等的前处理。
接下来，如图3(C)所示，以抗蚀剂70为掩模，在铜板13上形成规定图案的突起电极16。
接下来，如图3(D)所示，利用剥离剂剥离抗蚀剂70。通过上面说明的工序在铜板13上形成突起电极16。本实施方式的突起电极16中的基底部的直径、顶部的直径、高度例如分别是100～140μm、50μmΦ、20～25μm。
图4(A)～(D)是示出在突起电极的顶部面形成金属层的方法的工序剖面图。
如图4(A)所示，利用层压装置在设置了突起电极16的一侧的铜板13的表面层叠耐金抗蚀剂60。
接下来，如图4(B)所示，利用O2等离子体蚀刻，对耐金抗蚀剂60进行薄膜化以露出突起电极16的顶部面17。
接下来，如图4(C)所示，利用非电解电镀法在突起电极16的顶部面17上形成了由Ni/Au层构成的金属层22之后，除去耐金抗蚀剂60。
接下来，如图4(D)所示，通过对与设置了突起电极16的一侧的相反侧的铜板13的表面进行蚀刻而对铜板13进行薄膜化，之后通过利用抗蚀剂(未图示)对铜板13的规定区域进行蚀刻来形成成为对准标记的凹部62。
图5(A)～(B)是示出突起电极的出头方法的工序剖面图。
如图5(A)所示，利用真空层压法在设置了突起电极16侧的铜板13的表面层叠绝缘树脂层12。例如可以利用环氧类热固性树脂作为绝缘树脂层12。
接下来，如图5(B)所示，利用O2等离子体蚀刻，对绝缘树脂层12进行薄膜化以露出在突起电极16的顶部面17上设置的金属层22。在本实施方式中，露出作为金属层22的表面的Au。
图6(A)～(C)是示出半导体元件与设置了突起电极的基板(元件装载用基板)的贴合方法的工序剖面图。
如图6(A)所示，利用对准装置等，使在铜板13设置的凹部62与在半导体基板51上设置的对准标记57的位置对上。
接下来，如图6(B)所示，在铜板13的中央部分(设置了凹部62的区域)，绝缘树脂层12与半导体元件50临时粘结。
接下来，如图6(C)所示，在半导体元件50的背面贴合带铜箔72的绝缘层56，并且通过真空压接将绝缘树脂层12和金属层22与半导体元件50贴合。在本实施方式中，在元件装载用基板10的一侧的突起电极16上设置的金属层22与在半导体元件50一侧的元件电极52上设置的金属层55之间产生金-金接合。
此外，由于在金属层55的表面设置凹凸形状，所以在与绝缘树脂层12相接的区域中，绝缘树脂层12进入该凹凸部分中，从而提高密接性，同时在与金属层22电连接的区域中，能够可靠地与金属层22连接。
此外，通过事先在半导体元件50的背面贴合带铜箔72的绝缘层56，铜箔13引起的弯曲被铜箔72的弯曲所抵消，所以能够抑制整体弯曲的发生。希望铜箔72的厚度与铜板13的厚度相等。
图7(A)～(B)是示出再布线加工的工序剖面图。
如图7(A)所示，利用光刻法和蚀刻法选择性地除去铜板13，从而形成布线层14(称为再布线层)。
接下来，如图7(B)所示，在布线层14和绝缘树脂层12上层叠保护层(光焊抗蚀剂层)18之后，通过光刻法在保护层18的规定区域(焊球装载区域)中设置开口，通过丝网印刷法在该开口部分中装载焊球20。
可以通过上面的工序制造根据实施方式的半导体模块30。再有，在晶片级进行上面的工序的情况下，通过切片进行单片化。
此外，由于提高了半导体元件50侧的元件电极52与突起电极16的连接可靠性，所以提高了半导体模块30的可靠性。此外，能够提高半导体模块30的制造成品率，进而能够降低半导体模块30的制造成本。
(实施方式2)
图8是示出根据实施方式2的半导体元件50和半导体模块30的结构的剖面图。根据实施方式2的半导体模块30包括元件装载用基板10和装载在其上的半导体元件50。在本实施方式中，将半导体元件50倒装连接在元件装载用基板10上。
元件装载用基板10是通过装配方法等周知的方法形成的多层布线基板或印刷基板。更具体地说，元件装载用基板10包括：由布线层14a、14b、14c、14d4层构成的多层布线、介于布线层间的层间绝缘膜19、通路导体15a、15b、15c和保护层18、21。
布线层14a设置在焊球20装载侧的层间绝缘膜19的主表面，在焊球20的装载侧，布线层14a和层间绝缘膜19被焊料抗蚀剂层等保护层18所覆盖。在保护层18的规定区域中形成开口部18a，开口部18a使布线层14a的一部分露出。在开口部18a内形成作为外部连接电极的焊球20，焊球20与布线层14a电连接。形成焊球20的位置，即、开口部18a的形成区域例如是通过再布线拉回的前端部。
布线层14b、14c是在布线层14a和布线层14d之间形成的布线层，为了布线的拉回，分别具有规定的图形。
布线层14d设置在半导体元件50装载侧的层间绝缘膜19的主表面，在半导体元件50的装载侧，布线层14d和层间绝缘膜19被焊料抗蚀剂层等保护层21所覆盖。在保护层21的规定区域形成开口部21a，开口部21a使布线层14d的一部分露出。在开口部21a内设置作为电极的金属层22。Ni/Au镀层优选作为金属层22。
在具有上述结构的元件装载用基板10上装载半导体元件50形成半导体模块30。本实施方式的半导体模块30具有元件装载用基板10的金属层22与在半导体元件50的元件电极52上设置的金属层55电连接的结构。
在本实施方式的半导体元件50中，在电极形成面层叠设置了使元件电极52露出的开口的绝缘层53。在元件电极52的表面覆盖金属层(Ni/Au镀层)55。金属层55表面的凹凸形状与实施方式1相同。
布线层14a与布线层14b、布线层14b与布线层14c、布线层14c与布线层14d分别通过通路导体15a、15b、15c电连接。
半导体元件50与元件装载用基板10之间的间隙被底填充材料12’所填充。即，通过底填充材料12’半导体元件50被装载在元件装载用基板10上，底填充材料12’是与金属层55表面的凹凸形状相接的绝缘树脂层。
(半导体模块的制造方法)
这里说明实施方式2的半导体模块的制造方法。
图9(A)～(E)是示出实施方式2的半导体模块的制造方法工序剖面图。
首先，如图9(A)所示，准备半导体基板51。在半导体基板51的电极形成面设置元件电极52。半导体基板51例如是Si基板，形成集成电路(IC)、大规模集成电路(LSI)等。元件电极52例如可以通过对Al进行图案形成。在半导体元件50的电极形成面层叠设置了使元件电极52露出的开口的绝缘层53。SiN膜或聚酰亚胺膜等优选作为绝缘层53。
接下来，如图9(B)所示，通过非电解电镀法在元件电极52上形成由Ni/Au镀层构成的金属层55。
对此，对金属层55的表面进行等离子体处理以使金属层55的表面成为凹凸形状。具体地说，例如进行氩气(Ar)等离子体处理10分钟。由此可以在元件电极52即金属层55的表面形成约2.5nm的凹凸形状。通过上面的工序形成半导体元件50。
另一方面，如图9(C)所示，准备元件装载用基板10。元件装载用基板10具有如参照图8说明的多层布线结构，通过周知的装配方法等制作。再有，由Ni/Au镀层构成的金属层22通过非电解电镀法形成在布线层14d的规定区域。
接下来，如图9(D)所示，在采用倒装接合剂等将半导体元件50位置对应地载置在元件装载用基板10上的状态下，进行加热(例如200℃)、加压(例如10kgf)，倒装连接半导体元件50，以使半导体元件50的金属层55与元件装载用基板10的金属层22相接。由此在半导体元件50的元件电极52上设置的金属层55与元件装载用基板10的金属层22之间形成金-金接合。此时，由于在金属层55的表面设置了凹凸形状，所以在电连接金属层55和金属层22的区域中，能够可靠地连接金属层55和金属层22。
接下来，如图9(E)所示，向半导体元件50与元件装载用基板10之间的间隙中注入环氧树脂等底填充材料12’。此时，由于在金属层55的表面设置了凹凸形状，所以在与底填充材料12’相接的区域中，底填充材料12’进入该凹凸部分，从而使密接性提高。另一方面，通过光刻法在保护层18的规定区域(焊球装载区域)中设置开口部18a，在该开口部18a中通过丝网印刷法装载焊球20。
根据本实施方式，在倒装连接了半导体元件50的半导体模块30中，由于半导体元件50侧的元件电极52与元件装载用基板10侧的布线层14d的连接可靠性提高了，所以半导体模块30的可靠性提高了。此外，能够提高半导体模块30的制造成品率，进而能够降低半导体模块30的制造成本。
作为本实施方式的变形例，可以用密封树脂层密封半导体元件50。由此能够保护半导体元件50不受外界的影响，能够进一步提高半导体模块30的可靠性。此外，本实施方式具有对在半导体元件50侧的元件电极52上形成的金属层55的表面进行等离子体处理而形成凹凸，从而成为与底填充材料12’相接的结构，但是作为变形例，也可以对元件装载用基板10侧的金属层22的表面进行等离子体处理而形成凹凸，从而形成与底填充材料12’相接的结构。在该情况下，至少将金属层22的一部分形成为不与金属层55重叠。
(实施方式3)
接下来，对包括本发明的半导体模块的便携设备进行说明。再有，虽然以装载在便携电话上作为便携设备的例子进行了说明，但是也可以是个人便携信息终端(PDA)、数字视频摄像机(DVC)、以及数字静态摄影机(DSC)这样的电子设备。
图10是示出包括根据本发明实施方式的半导体模块30的便携电话的结构的图。便携电话111具有第1框体112与第2框体114通过可动部120连结的结构。第1框体112与第2框体114可以以可动部120为轴转动。在第1框体112上设置了显示文字和图像等信息的显示部118和扬声器部124。在第2框体114上设置了操作用按钮等操作部122和话筒部126。再有，根据本发明各实施方式的半导体模块30装载在这样的便携电话111的内部。
图11是图10中示出的便携电话的局部剖面图(第1框体112的剖面图)。根据本发明实施方式的半导体模块30经由焊球20装载在印刷基板128上，经由这样的印刷基板128与显示部118等电连结。此外，在半导体模块30的背面侧(与焊球20相反侧的面)上设置金属基板等散热基板116，例如使半导体模块30产生的热不滞留在第1框体112的内部，而是高效率地散热到第1框体112的外部。
通过根据本发明实施方式的半导体模块30，提高了半导体模块30向印刷布线基板上安装的可靠性。因此，对于装载了这样的半导体模块30的根据本实施方式的便携设备来说，其可靠性提高了。
本发明不限定于上述各实施方式，根据本领域技术人员的知识可以附加各种设计变更等的变形，附加了那样的变形的实施方式也包含在本发明的范围内。
例如，在上述的实施方式中，元件装载用基板的布线层是单层，但是不限于此，布线层也可以更多层化。
此外，在上述的实施方式中，元件装载用基板10的突起电极16、半导体元件50的元件电极52通过金-金接合电连接，但是也可以通过金-锡接合电连接。
此外，本发明的结构适用于称为晶片级CSP(芯片尺寸封装；Chip SizePackage)的半导体封装的制造工艺。由此可以实现半导体模块的薄型化/小型化。
本申请基于并要求2008年9月30日提出的在先日本专利申请No.2008-255412的优先权，其全部内容包括在此作为参考。

Claims (15)

1.一种半导体模块，其特征在于，包括：
在半导体基板上形成的半导体元件，和
经由绝缘层装载了所述半导体元件的元件装载用基板，
所述半导体元件的元件电极由多个金属层构成，这些金属层中的距离所述半导体基板最远的金属层表面的凹凸的深度比所述多个金属层中的其他金属层表面的凹凸的深度深，所述绝缘层与元件电极的凹凸形状相接。
2.如权利要求1所述的半导体模块，
其特征在于，所述元件装载用基板包括：绝缘层、在所述绝缘层的一个主表面设置的布线层、与所述布线层电连接并且从所述布线层向与所述绝缘层相反的一侧突出的突起电极，
所述突起电极与所述半导体元件的元件电极电连接，所述绝缘层与所述元件电极的凹凸形状相接。
3.如权利要求1所述的半导体模块，其特征在于，所述元件电极含Ni/Au层。
4.如权利要求2所述的半导体模块，其特征在于，所述元件电极含Ni/Au层。
5.如权利要求2所述的半导体模块，其特征在于，所述布线层和突起电极一体形成。
6.如权利要求3所述的半导体模块，其特征在于，所述布线层和突起电极一体形成。
7.如权利要求4所述的半导体模块，其特征在于，所述布线层和突起电极一体形成。
8.如权利要求2所述的半导体模块，其特征在于，在所述突起电极的顶部面设有Ni/Au层。
9.如权利要求3所述的半导体模块，其特征在于，在所述突起电极的顶部面设有Ni/Au层。
10.如权利要求4所述的半导体模块，其特征在于，在所述突起电极的顶部面设有Ni/Au层。
11.一种便携设备，其特征在于，装载了如权利要求1所述的半导体模块。
12.一种便携设备，其特征在于，装载了如权利要求2所述的半导体模块。
13.一种便携设备，其特征在于，装载了如权利要求3所述的半导体模块。
14.一种半导体模块的制造方法，其特征在于，包括：
准备半导体元件的工序，在该半导体元件中，在半导体基板上形成的元件电极由多个金属层构成，这些金属层中的距离所述半导体基板最远的金属层表面的凹凸的深度比所述多个金属层中的其他金属层表面的凹凸的深度深；
准备金属板的工序，在该金属板上突出设置了多个突起电极；
使所述突起电极朝向绝缘树脂层一侧将所述金属板设置在绝缘树脂层的一个主表面，并且使所述突起电极贯通所述绝缘树脂层从所述绝缘树脂层的另一个主表面露出的工序；
将设置了所述元件电极的所述半导体元件设置在所述绝缘树脂层的另一个主表面，使所述突起电极和与其对应的元件电极电连接的工序；和
选择性地除去所述金属板而形成布线层的工序。
15.一种半导体模块的制造方法，其特征在于，包括
准备半导体元件的工序，在该半导体元件中，在半导体基板上形成的元件电极由多个金属层构成，这些金属层中的距离所述半导体基板最远的金属层表面的凹凸的深度比所述多个金属层中其他金属层表面的凹凸的深度深；
准备元件装载用基板的工序，在元件装载用基板的一个主表面形成有电极；
使所述元件电极与所述电极电连接的工序；
在所述半导体元件与所述元件装载用基板之间形成绝缘树脂层的工序。
CN200910221457A 2008-09-30 2009-09-30 半导体模块、半导体模块的制造方法和便携设备 Pending CN101714531A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP254412/08 2008-09-30
JP2008254412A JP2010087229A (ja) 2008-09-30 2008-09-30 半導体モジュール、半導体モジュールの製造方法および携帯機器

Publications (1)

Publication Number Publication Date
CN101714531A true CN101714531A (zh) 2010-05-26

Family

ID=42056518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910221457A Pending CN101714531A (zh) 2008-09-30 2009-09-30 半导体模块、半导体模块的制造方法和便携设备

Country Status (3)

Country Link
US (1) US20100078813A1 (zh)
JP (1) JP2010087229A (zh)
CN (1) CN101714531A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103548135A (zh) * 2011-03-23 2014-01-29 大日本印刷株式会社 散热基板及使用其的元件
CN105051896A (zh) * 2013-03-08 2015-11-11 吉林克斯公司 用于堆栈式硅晶互连技术产物的无基板插入物技术
TWI707889B (zh) * 2017-08-01 2020-10-21 日商旭化成股份有限公司 半導體裝置及其製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5173758B2 (ja) * 2008-11-17 2013-04-03 新光電気工業株式会社 半導体パッケージの製造方法
JP6208164B2 (ja) * 2015-03-03 2017-10-04 三菱電機株式会社 半導体モジュールおよびその製造方法
CN105072826A (zh) * 2015-07-14 2015-11-18 三星半导体(中国)研究开发有限公司 印刷电路板及其制造方法、制造半导体封装件的方法
JP7083256B2 (ja) 2018-02-19 2022-06-10 富士電機株式会社 半導体モジュール及びその製造方法
JP7428000B2 (ja) * 2020-02-20 2024-02-06 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法
WO2022070362A1 (ja) * 2020-09-30 2022-04-07 昭和電工マテリアルズ株式会社 樹脂組成物、半導体装置の製造方法、硬化物及び半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63129635A (ja) * 1986-11-20 1988-06-02 Seiko Epson Corp バンプ付基板
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
USRE43509E1 (en) * 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP2003051665A (ja) * 2001-05-31 2003-02-21 Fujikura Ltd 電子部品の実装方法
JP3761461B2 (ja) * 2001-12-13 2006-03-29 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4568215B2 (ja) * 2005-11-30 2010-10-27 三洋電機株式会社 回路装置および回路装置の製造方法
JP2008135719A (ja) * 2006-10-31 2008-06-12 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP4922891B2 (ja) * 2006-11-08 2012-04-25 株式会社テラミクロス 半導体装置およびその製造方法
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US20090168391A1 (en) * 2007-12-27 2009-07-02 Kouichi Saitou Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
JP2009158751A (ja) * 2007-12-27 2009-07-16 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
US8309864B2 (en) * 2008-01-31 2012-11-13 Sanyo Electric Co., Ltd. Device mounting board and manufacturing method therefor, and semiconductor module
JP5022963B2 (ja) * 2008-03-26 2012-09-12 三洋電機株式会社 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103548135A (zh) * 2011-03-23 2014-01-29 大日本印刷株式会社 散热基板及使用其的元件
CN103548135B (zh) * 2011-03-23 2017-02-15 大日本印刷株式会社 散热基板及使用其的元件
CN105051896A (zh) * 2013-03-08 2015-11-11 吉林克斯公司 用于堆栈式硅晶互连技术产物的无基板插入物技术
CN105051896B (zh) * 2013-03-08 2017-06-06 吉林克斯公司 用于堆栈式硅晶互连技术产物的无基板插入物技术
TWI707889B (zh) * 2017-08-01 2020-10-21 日商旭化成股份有限公司 半導體裝置及其製造方法
TWI803315B (zh) * 2017-08-01 2023-05-21 日商旭化成股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20100078813A1 (en) 2010-04-01
JP2010087229A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
CN101714531A (zh) 半导体模块、半导体模块的制造方法和便携设备
US7985663B2 (en) Method for manufacturing a semiconductor device
US7619317B2 (en) Carrier structure for semiconductor chip and method for manufacturing the same
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
US8373281B2 (en) Semiconductor module and portable apparatus provided with semiconductor module
TWI690045B (zh) 構裝結構、其接合方法及用於其的線路板
US20080079151A1 (en) Semiconductor module, method for manufacturing the semiconductor module and portable device carrying the same
JP2010262992A (ja) 半導体モジュールおよび携帯機器
JP2005235860A (ja) 半導体装置及びその製造方法
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
JP4950743B2 (ja) 積層配線基板及びその製造方法
CN102027591B (zh) 半导体模块、半导体模块的制造方法及便携式设备
CN101154638B (zh) 半导体模块、便携式设备及半导体模块的制造方法
JP4588046B2 (ja) 回路装置およびその製造方法
CN101499443B (zh) 元件安装用基板、半导体组件及便携式设备
WO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP5165190B2 (ja) 半導体装置及びその製造方法
US8129846B2 (en) Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device
JP2009146940A (ja) 積層配線基板及びその製造方法
US20080251915A1 (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
JP5295211B2 (ja) 半導体モジュールの製造方法
JP5285385B2 (ja) 積層配線基板の製造方法
TWI720735B (zh) 封裝結構及其製造方法
JP4955997B2 (ja) 回路モジュールおよび回路モジュールの製造方法
KR20180072395A (ko) 인쇄회로기판 및 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100526