CN101197338B - 半导体模块、半导体模块的制造方法及便携式设备 - Google Patents

半导体模块、半导体模块的制造方法及便携式设备 Download PDF

Info

Publication number
CN101197338B
CN101197338B CN2007103051594A CN200710305159A CN101197338B CN 101197338 B CN101197338 B CN 101197338B CN 2007103051594 A CN2007103051594 A CN 2007103051594A CN 200710305159 A CN200710305159 A CN 200710305159A CN 101197338 B CN101197338 B CN 101197338B
Authority
CN
China
Prior art keywords
jut
electrode
semiconductor module
plastic region
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007103051594A
Other languages
English (en)
Other versions
CN101197338A (zh
Inventor
冈山芳央
臼井良辅
井上恭典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101197338A publication Critical patent/CN101197338A/zh
Application granted granted Critical
Publication of CN101197338B publication Critical patent/CN101197338B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种半导体模块、半导体模块的制造方法及便携式设备，其提高半导体模块在电极部的连接可靠性。首先，准备在表面具有电极及保护膜的半导体基板以矩阵状形成的半导体晶片。其次，在半导体晶片(半导体基板)的表面，在半导体基板和在前端部一体形成有含有塑性区域的突起部的铜板(金属板)之间夹持绝缘层。然后，在这样夹持的状态下，使用压力装置进行加压成型，使半导体基板、绝缘层及铜板一体化。由此，突起部贯通绝缘层的同时，前端部的塑性区域在与电极的接触面处发生塑性变形，使突起部和电极电连接。

Description

半导体模块、半导体模块的制造方法及便携式设备
技术领域
本发明涉及一种半导体模块、半导体模块的制造方法及便携式设备。
背景技术
在以前的半导体模块中有被称为CSP(Chip Size Package：芯片尺寸封装)的结构。基于CSP的半导体模块是通过切割在一主表面上形成LSI(半导体元件)及与其连接的外部连接电极的半导体晶片(半导体基板)进行单个化来形成的。因此，能够以与LSI芯片相同的尺寸将半导体模块固着在布线基板上，使安装半导体模块侧的布线基板能够达到小型化。
近年来，随着电子设备的小型化、高功能化，要求在电子设备中使用的半导体模块进一步小型化。随着这种半导体模块的小型化，用于向布线基板上安装的电极间的窄间距化成为不可缺少的技术。作为半导体元件的表面安装方法，在半导体元件的外部连接电极上形成焊料凸起，焊接焊料凸起和布线基板的电极焊盘的倒装芯片的安装方法是公知的。在倒装芯片安装方法中，焊料凸起本身的大小和焊接时的桥接产生等成为制约条件，使外部连接电极的窄间距化存在限制。近年来，为了克服这样的限制，正在进行通过在半导体元件上形成再布线的外部连接电极的再配置。作为这种再配置的方法，例如，将通过半蚀刻金属板形成的突起结构作为电极或通路，在金属板上通过环氧树脂等绝缘层安装半导体元件，在突起结构处连接半导体元件的外部连接电极的方法是公知的。
另一方面，在柔性基板和印刷基板的制造中，为了提高由金属制成的电极和突起结构之间的连接可靠性，提出有如下方法，即在突起结构的前端部设置软质金属覆盖膜(例如金覆盖膜)或导电性粘接剂(例如焊糊)等粘接层，通过此粘接层进行电极和突起结构的连接。
但是，与柔性基板和印刷基板中的连接的情形不同，在半导体模块的情形下，在构成半导体元件的硅和铜等金属板之间热膨胀系数大大不同。因此，根据热处理等温度变化，在外部连接电极和突起结构的连接部产生起因于材料间的热膨胀系数之差的热应力。特别在今后，为了实现半导体模块的进一步小型化而推进外部连接电极和突起结构的连接间距的微细化的情况下，由于外部连接电极和突起结构的接触面积变小，因此担心这种热应力导致在外部连接电极和突起结构的连接部发生断线。
发明内容
本发明是鉴于这样的课题而作出的，其目的在于，提供一种提高半导体模块的电极部的连接可靠性的技术。
为了解决上述课题，本发明的一实施例的半导体模块具有：绝缘层、在此绝缘层的一侧表面上设置的第1电极、在绝缘层的另一侧表面上设置的第2电极，以及与第1电极一体设置的贯通绝缘层与所述第2电极电连接的突起部；其特征在于，突起部在其前端部具有塑性区域，此塑性区域发生塑性变形，与第2电极连接。
根据本实施例，由于通过在前端部含有塑性区域且与第1电极一体设置的突起部连接第1电极和第2电极，所以能够控制因温度变化而在第1电极(突起部)和第2电极之间的交界面发生的断线等，提高第1电极和第2电极之间的连接可靠性。这是因为含有塑性区域的突起部可以与第1电极一体设置，所以在突起部和塑性区域之间不产生交界面(接触面)，能够控制以前的使用焊剂等粘接层时产生的热膨胀导致的应力负荷。另一个原因是，塑性变形的突起部(前端部的塑性区域)增加与第2电极的交界面的接触面积，提高了突起部和第2电极之间的紧密接合性。
在上述结构中，突起部和第2电极也可以由相同的金属制成。根据此结构，由于突起部和第2电极的热膨胀系数相同，所以能够进一步提高相对于半导体模块的热应力的连接可靠性。
在上述结构中，第1电极和突起部也可以由轧制金属制成。根据此结构，能够进一步降低半导体模块的制造成本。
在上述结构中，塑性区域也可以由在突起部的前端部形成的微细凹凸形成。根据此结构，能够提高半导体模块的连接可靠性，此外还可以进一步降低其制造成本。
在上述结构中，塑性区域也可以由比突起部容易塑性变形的金属制成。根据此结构，能够进一步提高突起部和第2电极间的紧密接合性。由此，还可以进一步提高半导体模块的连接可靠性。
在上述结构中，塑性区域也可以由金形成。根据此结构，能够进一步提高突起部和第2电极间的紧密接合性。由此，还可以进一步提高半导体模块的连接可靠性。
在上述结构中，突起部通过塑性区域的塑性变形，前端部可以成为逆锥台(逆メサ)结构。根据此结构，利用含有塑性区域的突起部的锚定效果(固定效果)可以控制突起部相对于贯通方向的移动，提高突起部和第2电极间的紧密接合性。因此，能够进一步提高相对于半导体模块的热应力的连接可靠性。
本发明的另一实施例是便携式设备。此便携式设备搭载有上述任意实施例的半导体模块。
根据本实施例，由于可以提高突起部和第2电极的连接可靠性，进而提高半导体模块的连接可靠性，所以能够提高搭载这种半导体模块的便携式设备的可靠性。此外，可以减少半导体模块的制造成本，因此还能够控制搭载这种半导体模块的便携式设备的制造成本。
为了解决上述课题，涉及本发明的一实施例的半导体模块的制造方法，其特征在于，包括：制备在表面具有电极的半导体基板的第1工序；形成在前端部一体设置具有塑性区域的突起部的金属板的第2工序；以及隔着绝缘层压接金属板和半导体基板，使突起部贯通绝缘层的同时，使塑性区域发生塑性变形，由此电连接突起部和电极的第3工序。
根据此实施例，由于可以压接制造在前端部一体设置具有塑性区域的突起部的金属板，所以与以往采用焊糊等的粘接层的情况相比，能够容易地制造出提高相对于热应力的连接可靠性的半导体模块。
另外，当压接金属板时，由于在与半导体基板的电极的接触面使突起部的塑性区域发生塑性变形，所以可以吸收、缓和制造工序中突起部的前端面(与半导体基板的电极对抗的面)的平行度的偏差和突起部本身的高度的偏差，而且能够确实地、再现性良好地、稳定地进行突起部和第2电极的连接。因此，能够提高这种半导体模块的成品率，可以减少半导体模块的制造成本。
在上述结构的第2工序中，也可以在板状金属的一侧表面上形成作为塑性区域的微细凹凸后，有选择地去除一侧的表面形成突起部。根据此结构，能够容易地制造金属板的突起部和半导体基板的电极间的连接可靠性提高的半导体模块，能够进一步减少半导体模块的制造成本。
在上述结构的第2工序中，也可以在有选择地去除板状金属的一侧的表面形成突起部后，在突起部的前端部形成作为塑性区域的微细凹凸。根据此结构，能够容易地制造出金属板的突起部和半导体基板的电极间的连接可靠性提高的半导体模块，能够进一步减少半导体模块的制造成本。
在上述结构的第2工序中，也可以利用电解电镀法或非电解电镀法使用金形成塑性区域。根据此结构，能够容易地制造金属板的突起部和半导体基板的电极间的连接可靠性进一步提高的半导体模块。
在上述结构的第2工序中，也可以以随着靠近前端部使直径变细的方式形成突起部的形状；在第3工序中，也可以使塑性区域发生塑性变形以使突起部的前端的形状成为逆锥台结构。通过这样的制造，在压接层叠金属板、绝缘层及半导体基板时，能够使突起部平滑地贯通绝缘层，此时在金属板的突起部和半导体基板的电极的交界面不存在绝缘层的残膜；同时在金属板的突起部连接到半导体基板的电极时，使突起部的塑性区域发生塑性变形，容易地将突起部的前端形成为逆锥台结构。因此，可以容易地制造出进一步提高了金属板的突起部和半导体基板的电极间的连接可靠性的半导体模块。
附图说明
图1是本发明的实施例1的半导体模块的剖面略图。
图2是放大图1所示的半导体模块的电极部的剖面图。
图3(A)～(E)是用于说明具有在前端部含有塑性区域的突起部的铜板的形成方法的剖面图。
图4是表示由多条划线划分的半导体基板以矩阵状配置的半导体晶片的平面图。
图5(A)～(D)是用于说明实施例1的半导体模块的制造过程的剖面略图。
图6(A)～(C)是用于说明实施例1的半导体模块的制造过程的剖面略图。
图7(A)～(C)是表示在半导体模块的电极部有无突起部的塑性区域情况下的连接状态的剖面图。
图8(A)、(B)是表示在半导体模块的电极部有无突起部的塑性区域情况下的连接状态的剖面图。
图9是本发明的实施例2的半导体模块的剖面略图。
图10是放大图9所示的半导体模块的电极部的剖面图。
图11(A)～(E)是用于说明具有实施例3的含有塑性区域的突起部的铜板的形成方法的剖面图。
图12是表示实施例4的便携式电话的结构的图。
图13是便携式电话的部分剖面图。
具体实施例
现在，参考各优选实施例来说明本发明。优选实施例并不限定本发明的范围，而仅举例说明本发明。
下面根据附图说明将本发明具体实现的实施例。在所有的附图中，对相同的结构要素标注相同的符号，并适当省略说明。
实施例1
图1是本发明的实施例1的半导体模块的剖面略图。图2是放大图1所示的半导体模块的电极部(用图1的X表示的剖面部分)的剖面图。根据图1及图2，说明实施例1的半导体模块。
半导体基板1采用P型硅基板等，在其表面S1(下面侧)利用周知的技术形成规定的电气线路等半导体元件2，在成为安装面的表面S1(特别是周边部)形成半导体元件2的电极2a。在去除此电极2a的半导体基板1的表面上的区域形成有保护膜3。在半导体基板1的表面S1，为了进一步扩大电极2a的间距，在电极2a及保护膜3之上形成绝缘层7，并且形成贯通此绝缘层7与电极2a的露出面连接的突起部(突起状的导体部)4a、和在主表面S2侧一体设置此突起部4a的再布线图案(布线层)4。此突起部4a在其前端部具有塑性区域4b，此塑性区域4b发生塑性变形与电极2a连接。此外，在再布线图案4中，在与此主表面S2相反侧(下侧面)设置外部连接电极(焊料凸起)8。
具体地，电极2a与构成半导体元件2的电气线路连接，并把多个电极2a配置在周边部。作为电极2a的材料通常采用铝(Al)或铜(Cu)。
绝缘层7形成在半导体基板1的表面S1上，其厚度例如约为30μm。绝缘层7由加压时产生塑性流动的材料形成。作为加压时产生塑性流动的材料，可列举环氧类热固化型树脂。绝缘层7中优选采用的环氧类热固化型树脂可以是具有：例如，在温度160℃、压力8MPa的条件下，其黏度为1kPa·s的特性。此外，在温度160℃的条件下，以15MPa对此材料加压时，与不加压场合比较，树脂的黏度降低到约1/8。相对于此，热固化前的B级的环氧树脂，在玻璃转移温度Tg以下的条件下，与树脂未加压时同样没有黏度，即使加压也不产生黏性。
在绝缘层7之上形成再布线图案4。在再布线图案4中，一体地设置从主表面S2突出并贯通此绝缘层7的突起部4a，同时，在此突起部4a的前端部设置塑性区域4b。此塑性区域4b是与突起部4a一体地连续形成的，并且此塑性区域4b的塑性调整为当经由绝缘层7压接突起部4a和半导体基板1的电极2a时，使其在与电极2a的接触面处发生塑性变形。在此，通过利用RTA等热处理进行结晶粒径的微细化，控制塑性区域4b的塑性的程度和厚度。在再布线图案4及突起部4a(包含塑性区域4b的突起部4a)中，例如采用由轧制的铜制成的轧制金属。由铜制成的轧制金属与通过电镀处理等形0成的铜制成的金属膜相比，在机械强度上优异，适合作为再布线的材料。再布线图案4的厚度例如约为20μm，突起部4a的高度(厚度)例如约为30μm。在此突起部4a的高度(厚度)中，塑性区域4b的厚度例如约为5μm。突起部4a设计为圆形，具有与半导体基板1的电极2a的接触面平行的前端部4a1和随着靠近前端部4a1使直径变细这样形成的侧面部4a2。突起部4a的前端(前端部4a1)的直径及底面的直径分别为约φ40μm及约φ60μm。另外，将突起部4a设置在对应于电极2a的位置。突起部4a的前端(前端部4a1)被形成得直接与半导体基板1的电极2a接触，通过包含塑性变形的塑性区域4b的突起部4a，电连接电极2a和再布线图案4。另外，电极2a是本发明的“第2电极”或“电极”，再布线图案是本发明的“第1电极”，突起部4a是本发明的“突起部”，塑性区域4b是本发明的“塑性区域”，以及绝缘层7是本发明“绝缘层”的一个例子。
图3是用于说明具有在前端部含有塑性区域的突起部的铜板的形成方法的剖面图。图4是表示由多条划线划分的半导体基板以矩阵状配置的半导体晶片的平面图。图5及图6是用于说明实施例1的半导体模块的制造过程的剖面略图。下面，参照图3～图6说明实施例1的半导体模块的制造过程。
首先，如图3(A)所示，准备铜板4z，其厚度至少比突起部(突起状的导体部)4a的高度和再布线图案(布线层)4的厚度之和大。在此，铜板4z的厚度约为100μm。作为铜板4z，可采用由轧制的铜制成的轧制金属。
如图3(B)所示，对铜板4z的一侧的表面通过RTA法连续地进行急速加热和急速冷却，使铜板4z表面的铜结晶的粒径微细化。由此，在铜板4z的表面形成具有约5μm厚度的、以后成为突起部的塑性区域的热处理层4z1。热处理层4z1的塑性的程度为比由轧制铜制成的铜板4z大。而且，通过调整热处理条件，能够容易地控制热处理层4z1的塑性程度和厚度。
如图3(C)所示，使用常规的光刻法，在半导体模块形成区域6内的突起部形成区域形成抗蚀剂掩模9。在此，突起部形成区域的排列与由多条划线5划分成多个半导体模块形成区域6的半导体晶片中半导体基板1的各电极2a的位置相对应。
如图3(D)所示，将此抗蚀剂掩模9作为掩模进行蚀刻处理，形成以从铜板4z的主表面S2突出来的形式设计的规定图案的突起部4a(在前端部具有塑性区域4b的突起部4a)。此时，通过调整蚀刻条件，形成随着靠近突起部4a的前端部4a1直径变细的侧面部4a2。在此，设突起部4a的高度约为30μm，突起部4a的前端(前端部4a1)的直径和底面的直径分别为约φ40μm及约φ60μm。此外，塑性区域4b的厚度反映热处理层4z1的厚度，约为5μm。另外，设置突起部4a的铜板4z是本发明的“金属板”的一个例子。
如图3(E)所示，去除抗蚀剂掩模9。由此，相对于铜板4z形成具有前端部4a1及以随着靠近前端部4a1直径变细方式形成的侧面部4a2的突起部4a(在前端部包含塑性区域4b的突起部4a)。另外，代替抗蚀剂掩模9也可以采用银(Ag)等金属掩模。在此情况下，由于能充分确保与铜板4z的蚀刻选择比，所以能够实现突起部4a构图的进一步微细化。
预先另外准备这样制造的铜板4z，在以下说明的实施例1的半导体模块的制造过程中采用。另外，如图4所示，半导体晶片由多条划线5被划分成格子状的多个半导体模块形成区域6(半导体基板1)。此半导体模块形成区域6是形成前面所述的半导体模块的区域。
首先，如图5(A)所示，制备在表面S1上具有半导体元件2、电极2a及保护膜3的半导体基板1以矩阵状形成的半导体晶片。
具体地，如图5(A)所示，相对于P型硅基板等半导体晶片内的各个半导体基板1，在其表面S1(下面侧)利用公知的技术形成规定的电气线路等半导体元件2，以及在其周边部或上部形成电极2a。电极2a的材料通常可采用铝(Al)或铜(Cu)等金属。在去除此电极2a的半导体基板1的表面S1上的区域形成用于保护半导体基板1的绝缘性的保护膜3。作为保护膜3可采用氧化硅膜(SiO2)或氮化硅膜(SiN)等。半导体基板1是本发明的“半导体基板”的一个例子。
如图5(B)所示，在半导体晶片(半导体基板1)的表面S1中，在半导体基板1和一体地形成突起部4a(在前端部含有塑性区域4b的突起部4a)的铜板4z之间夹持有绝缘层7。绝缘层7的厚度与突起部4a的高度为相同程度，约为30μm。而且，具有含有塑性区域4b的突起部4a的铜板4z的形成方法按上述方法进行。
如图5(C)所示，在如上那样夹持的状态下，使用加压装置进行加压成型，实现半导体基板1、绝缘层7及铜板4z的一体化。压力加工时的压力及温度分别为约5MPa及200℃。通过压力加工，绝缘层7的黏度下降，绝缘层7产生塑性流动。由此，突起部4a贯通绝缘层7，同时，其前端部的塑性区域4b在电极2a的接触面发生塑性变形，电连接突起部4a和半导体基板1的电极2a。由于突起部4a具有以随着靠近前端部4a1直径变细的方式形成的侧面部4a2，所以突起部4a平滑地贯通绝缘层7。其结果，从突起部4a和半导体基板1的电极2a的交界面有效地挤压出绝缘层7，使得绝缘层7的一部分难以残留在交界面。
如图5(D)所示，通过从主表面S2的相反侧蚀刻整个铜板4z，将铜板4z调整到再布线图案4的厚度。本实施例的再布线图案4的厚度约为20μm。
接着，如图6(A)所示，通过使用光刻技术和蚀刻技术加工铜板4z来进行加工，以使其成为具有规定的线条/空间图案的再布线图案(布线层)4的方式构图。
具体地，使用层压装置在铜板4z上粘贴膜厚10μm左右的抗蚀剂膜，并利用具有规定的线条/空间图案的光掩模经曝光后，使用Na2CO3溶液显影，去除未曝光区域的抗蚀剂膜，由此在铜板4z上有选择地形成抗蚀剂掩模(未图示)。为了提高与抗蚀剂掩模的紧密接合性，在抗蚀剂膜的层压前，优选根据需要对铜板4z的表面实施研磨、清洗等前处理。接着，通过使用氯化铁溶液，蚀刻铜板4z的露出部分，形成具有规定的线条/空间图案的再布线图案(布线层)4。此后，使用NaOH溶液等剥离剂剥离抗蚀剂掩模。
如图6(B)所示，使用焊料印刷法，相对于通过突起部4a与电极2a连接的部分的再布线图案4，形成作为外部连接端子起作用的外部连接电极(焊球)8。具体地，将树脂和焊料做成糊状的“焊糊”通过丝网掩模印刷到所希望的部位，并加热到焊料熔化温度，由此形成外部连接电极(焊球)8。或者，作为另一方法，也可以预先在再布线图案4侧涂敷熔剂，将焊球固定在再布线图案4上。在此，突起部4a和电极2a之间的连接通过塑性区域4b来进行，并且由于其间不存在以前的焊糊，能够抑制在形成这种外部连接电极(焊球)8时由于热处理发生再熔化，突起部4a和电极2a之间的连接的劣化。此外，也可以用抗焊剂(未图示)覆盖焊球的形成区域以外的表面。
如图6(C)所示，通过沿着划分多个半导体模块形成区域6的划线5，切割半导体晶片得到与半导体基板1相同外型尺寸的半导体模块，以实现单个化。此后，通过用药液进行清洗处理，去除切割时产生的残渣等。
通过这些工序，制造出前面图1所示的实施例1的半导体模块。
下面，说明突起部的塑性区域的有用性。
图7及图8是表示在半导体模块的电极部，有无突起部的塑性区域情况下的连接状态的剖面图。图7是突起部4a的前端面(与半导体基板1的电极2a相对的面)倾斜的情形，图8是电极2a的表面有凹凸的情形。
在突起部4a的前端面倾斜的情况下，如果在突起部4a的前端部没有设置塑性区域4b，则如图7(A)所示，突起部4a的前端部仅与电极2a的一部分接触，或者，如图7(B)所示，突起部4a的前端部侵入到电极2a中。在如图7(A)所示的连接状态下，连接电阻与设计值相比显著升高。在如图7(B)所示的连接状态下，在电极2a产生裂纹(龟裂)。因此，即使在任意的连接状态下，半导体模块的可靠性大幅度地下降。相对于此，如果在突起部4 a的前端部设置塑性区域4b，在制造过程中，突起部4a的塑性区域4b发生塑性变形，使其与电极2a的接触面积增大，如图7(C)所示，突起部4a的前端部处于与电极2a良好的接触状态。由于突起部4a的塑性区域4b发生塑性变形，所以能够同时控制其向电极2a的侵入。
另外，在电极2a的表面具有凹凸的情况下，如果在突起部4a的前端部没有设置塑性区域4b，则如图8(A)所示，突起部4a的前端部仅与电极2a的表面的凸部分接触。因此，由于根据电极2a的表面凹凸的状态连接电阻上升，所以半导体模块的可靠性下降。相对于此，如果在突起部4a的前端部设置塑性区域4b，在制造过程中，由于突起部4a的塑性区域4b发生塑性变形进入到电极2a的表面的凹部内，所以如图8(B)所示，突起部4a的前端部处于与电极2a良好的连接状态。
根据该实施例1的半导体模块及其制作方法，能够取得如下效果。
(1)由于在前端部含有塑性区域4b，通过与再布线图案4(加工前是铜板4z)一体设置的突起部4a可连接再布线图案4和半导体基板1的电极2a，所以能够抑制因热处理等温度变化而发生的再布线图案4和电极2a的接触面(交界面)处的断线，提高再布线图案4和电极2a之间的连接可靠性。这是因为，通过将含有塑性区域4b的突起部4a与再布线图案4一体地设置，突起部4a和塑性区域4b之间的交界面(接触面)消失，能够抑制使用以前的焊糊等粘接层时产生的热膨胀导致的应力负荷。另外，是因为通过塑性变形的突起部4a(前端部的塑性区域4b)增加其与电极2a的交界面的接触面积，提高突起部4a和电极2a之间的紧密接合性。
(2)通过用相同的铜(Cu)制成的金属设置突起部4a(再布线图案4)和电极2a，由于突起部4a和电极2a的热膨胀系数相同，所以可以进一步提高半导体模块的相对于热应力的连接可靠性。
(3)由于在前端部一体设置有具有塑性区域4b的突起部4a的铜板4z通过压接制造，所以与采用以前的焊糊等粘接层的情况相比，能够容易地制造相对于热应力的连接可靠性提高的半导体模块。
(4)由于在压接铜板4z时，在与半导体基板1的电极2a的接触面处，位于突起部4a前端部的塑性区域4b发生塑性变形，所以能够吸收、缓和制造工序中的突起部4a的前端面(与半导体基板1的电极2a相对的面)的平行度的偏差和突起部本身的高度的偏差等，能够确实地、再现性良好地、稳定地进行突起部4a和电极2a的连接。因此，能够提高这种半导体模块的成品率，能够减少半导体模块的制造成本。
(5)通过形成突起部4a的塑性区域4b时，使其塑性比突起部4a大，由于在与半导体基板1的电极2a的接触面处突起部4a的塑性区域4b容易发生塑性变形，所以突起部4a与电极2a的交界面处的接触面积增加，能够容易地制造此接触面处的紧密接合性提高的半导体模块。
(6)由于在半导体模块被单个化前的半导体晶片的状态下，一并形成具有突起部4a及塑性区域4b的再布线图案(布线层)4，所以相比于对每个半导体模块逐个形成再布线图案4等的情形，能够降低半导体模块的制造成本。
实施例2
图9是用于说明本发明的实施例2的半导体模块的剖面略图。图10是放大图9所示的半导体模块的电极部(用图9的X示出的剖面部分)的剖面图。与实施例1不同之处是压接后的突起部4a(含有塑性区域4c的突起部4a)的形状，即塑性区域4c发生塑性变形时，以沿着与电极2a的接触面的方式也向横方向扩展变形，突起部4a的前端的形状成为逆锥台结构。这里所谓逆锥台结构，是指相比于突起部的塑性区域附近的部分的直径，在塑性区域部分其直径至少变大的状态。
具有这种塑性区域4c的突起部4a是，在使用如图5(C)所示的加压装置进行加压成型时，例如，通过增强其压力就能够容易地制造。除此之外，与实施例1中说明的结构及制造方法相同。
根据该实施例2的半导体模块及其制造方法，除实施例1的上述(1)～(6)的效果外，还能得到如下效果。
(7)通过塑性区域4c的塑性变形，使突起部4a的前端的形状成为逆锥台结构，利用含有塑性区域4c的突起部4a的锚固效果(固定效果)能够控制绝缘层7内的突起部4a相对贯通方向的移动，使得突起部4a不容易从绝缘层7中脱出。其结果，由于提高了突起部4a和半导体基板1的电极2a之间的紧密接合性，因此能够进一步提高相对于半导体模块的热应力的连接可靠性。
(8)通过压接前以随着靠近前端部4a1而使直径变细的方式形成突起部4a的形状，压接后按照使突起部4a的前端的形状成为逆锥台结构的方式对塑性区域4c进行塑性变形，在压接层叠铜板4z、绝缘层7及半导体基板1时，能够使突起部4a平滑地贯通绝缘层7，此时在铜板4z的突起部4a和半导体基板1的电极2a的交界面(接触面)不存在绝缘层7的残膜；同时，在将铜板4z的突起部4a连接到半导体基板1的电极2a时，突起部4a的塑性区域4c发生塑性变形，能够使突起部4a的前端容易地形成为逆锥台结构。因此，能够容易地制造铜板4z(再布线图案4)的突起部4a和半导体基板1的电极2a之间的连接可靠性进一步提高的半导体模块。
实施例3
在上述实施例1中，虽然利用RTA法在突起部4a形成塑性区域4b，但也可以按照本实施例形成塑性区域4d。下面说明本实施例的塑性区域4d的形成方法。
图11是用于说明本发明的实施例3的、具有含有塑性区域的突起部的铜板的形成方法的剖面图。
首先，如图11(A)所示，准备厚度至少比突起部4a的高度和再布线图案4的厚度之和大的铜板4z。
如图11(B)所示，使用光刻法，在突起部形成区域有选择地形成抗蚀剂掩模(未图示)，将此抗蚀剂掩模作为掩模进行蚀刻处理，在铜板4z形成规定图案的突起部4a。
如图11(C)所示，在铜板4z的突起部4a侧层压抗蚀剂，使用光掩模通过光刻法曝光显影该抗蚀剂，使突起部4a上方的区域的抗蚀剂开口。
如图11(D)所示，在抗蚀剂的开口内形成塑性区域4d。例如由通过电极电解法或非电解电镀法，作为比突起部4a容易塑性变形的金属制成的金属层，优选金(Au)的金属层，例如Au/Ni的金属层形成塑性区域4d。Au及Ni的膜厚分别为例如0.5μm、3.0μm。此时，按照随着靠近前端使直径变细的方式形成塑性区域4d，通过例如作为抗蚀剂使用负抗蚀剂，在曝光不足的条件下选择性地进行抗蚀剂的曝光而设置开口，在该开口内形成金属层来实现。或者，通过在抗蚀剂中设置比塑性区域4d的尺寸大的开口形成金属层，蚀刻该金属层，就能够形成同样形状的塑性区域4d。作为塑性区域4d的形成方法，没有特别的限定，例如也可以使用铜糊、银糊、金糊等导电糊来形成。
如图11(E)所示，去除抗蚀剂掩模。由此，在铜板4z上形成形成有塑性区域4d的突起部4a。
根据该实施例3的半导体模块及其制造方法，除实施例1的上述(1)～(6)的效果及实施例2的上述(7)、(8)的效果外，还能够得到如下的效果。
(9)由于塑性区域4d为金，在压接铜板4z时，在与半导体基板1的电极2a的接触面处，塑性区域4d更容易发生塑性变形，所以增加在突起部4a和电极2a的交界面处的接触面积，进一步提高了突起部4a和电极2a之间的连接可靠性。
(10)利用电解电镀或非电解电镀形成作为塑性区域4d的镀金膜，与用溅射法形成的场合等相比，能够以低成本实现。
实施例4
下面，说明具有本发明的实施例的半导体模块的便携式设备。作为便携式设备虽然举出搭载于便携式电话的例子，但也可以是例如个人用便携式信息终端(PDA)、数字录像机(DVC)及数字照相机(DSC)等电子设备。
图12是表示具有本发明的实施例的半导体模块的便携式电话的结构图。便携式电话111为由可动部120连接第1壳体112和第2壳体114的结构。第1壳体112和第2壳体114能够以可动部120为轴转动。第1壳体112中设置有显示文字和图像等信息的显示部118和扬声器部124。在第2壳体114中设置有操作用按钮等操作部122和麦克风部126。本发明的各实施例的半导体模块可搭载在这种便携式电话111的内部。
图13是图12所示的便携式电话的部分剖面图(第1壳体112的剖面图)。本发明的各实施例的半导体模块10，通过外部连接电极8搭载在印刷基板128上，再通过这种印刷基板128与显示部118等电连接。另外，在半导体模块10的内表面侧(与外部连接电极8相反侧的面)设置金属基板等散热基板116，其作用是，例如使从半导体模块10产生的热不封闭在第1壳体112内部，能够有效地向第1壳体112的外部散热。
根据具有本发明的实施例的半导体模块的便携式设备，能够得到如下效果。
(11)由于提高突起部4a和电极2a的连接可靠性，进而提高半导体模块的连接可靠性，所以提高搭载这种半导体模块的便携式设备的可靠性。
(12)由于降低了半导体模块的制造成本，所以能够抑制搭载这种半导体模块的便携式设备的制造成本。
本发明不限于上述的各实施例，根据本领域技术人员的知识，能够增加各种设计变更等变形，增加这种变形的实施例也包含在本发明的范围内。例如，可以适当组合各实施例的结构。
在上述实施例1、2中，虽然例示了通过利用RTA法进行急速加热、冷却处理在铜板4z的表面形成成为塑性区域4b的热处理层4z1后，对含有热处理层4z1的铜板4z进行构图加工，形成突起部4a(具有塑性区域4b的突起部4a)的例子，但本发明不限于此，例如也可以利用离子注入法或热扩散法等在铜板4z的表面内导入杂质，形成成为塑性区域的杂质层后，对含有杂质层的铜板4z进行构图加工形成突起部。另外，也可以通过酸等药液处理在铜板4z的表面形成亚微级的微细凹凸，将此微细凹凸作为塑性区域。利用具有这样设置的塑性区域的突起部也能够实现上述效果。这里，所述亚微级的微细凹凸，是指例如以十点平均粗糙度(Rz)表示时，其值在0.2～2μm范围。因为微细凹凸的Rz值比0.2μm小时，即使微细凹凸变形也不能作为塑性区域得到所期望的效果，反之，若比2μm大时，微细凹凸不能得到足够的塑性变形，所以微细凹凸优选上述范围。
另外，在上述实施例1、2中，虽然例示了在形成成为塑性区域4b的热处理层4z1后，对含有热处理层4z1的铜板4z进行构图加工形成突起部4a的例子，但本发明不限于此，例如也可以在对铜板4z进行构图加工形成突起部后，实施通过RTA法的急速加热、冷却处理，在突起部的表面上同样形成塑性区域。即使此情况下也能够实现上述效果。
在上述各实施例中，虽然例示了将铜板4z的突起部4a形成为圆形、且以随着靠近前端部4a1使其直径变细的方式形成的例子，但本发明不限于此，例如也可以是具有规定直径的圆柱状的突起部。另外，虽然作为突起部4a采用了圆形形状，但也可以是四边形等多边形。即使在这种场合，也能够抑制在突起部4a和电极2a的交界面存在绝缘层7残膜的情况，所以能够提高半导体模块的连接可靠性。
在上述各实施例中，虽然例示了为了进一步扩展半导体基板1(或半导体元件2)的电极2a的间距，以将突起部4a(含有塑性区域4b、4c的突起部4a)埋入到绝缘层7中的方式层叠铜板4z、绝缘层7及半导体元件2来形成再布线图案(布线层)4，在其内面侧设置外部连接电极(焊球)8的例子，但本发明不限于此，例如也可以使用具有突起部的铜板重复形成布线层进行多层化。由此，能够更简便地进行多层布线的组合，同时能够提高多层布线内的连接可靠性以及多层布线和半导体元件的连接可靠性。
相关申请的交叉参考
本申请基于2006年10月31日申请的首次日本专利申请No.2006-295172和2007年10月17日申请的首次日本专利申请No.2007-270555作出并要求其优先权；在此引用其全部内容作为参考。

Claims (13)

1.一种半导体模块，其特征在于，具有：
绝缘层、在此绝缘层的一侧表面上设置的第1电极、
在所述绝缘层的另一侧表面上设置的第2电极，以及
与所述第1电极一体设置的贯通所述绝缘层并与所述第2电极电连接的突起部；其特征在于，
所述突起部在其前端部具有塑性区域，此塑性区域发生塑性变形并与所述第2电极连接。
2.根据权利要求1所述的半导体模块，其特征在于，所述突起部和所述第2电极由相同的金属制成。
3.根据权利要求1所述的半导体模块，其特征在于，所述第1电极和所述突起部由轧制金属制成。
4.根据权利要求1所述的半导体模块，其特征在于，所述塑性区域由在所述突起部的前端部形成的微细凹凸形成。
5.根据权利要求1所述的半导体模块，其特征在于，所述塑性区域由比所述突起部容易发生塑性变形的金属制成。
6.根据权利要求5所述的半导体模块，其特征在于，所述塑性区域由金制成。
7.根据权利要求1所述的半导体模块，其特征在于，所述突起部通过所述塑性区域的塑性变形，前端部变为相比于塑性区域附近部分的直径在塑性区域部分的直径变大的逆锥台结构。
8.一种便携式设备，其特征在于，搭载有权利要求1所述的半导体模块。
9.一种半导体模块的制造方法，其特征在于，包括：
制备在表面具有电极的半导体基板的第1工序；
形成在前端部一体设置具有塑性区域的突起部的金属板的第2工序；和
经由绝缘层压接所述金属板和所述半导体基板，使所述突起部贯通所述绝缘层，并且使所述塑性区域发生塑性变形，由此电连接所述突起部和所述电极的第3工序。
10.根据权利要求9所述的半导体模块的制造方法，其特征在于，
在所述第2工序中，在板状金属的一侧的表面形成作为所述塑性区域的微细凹凸后，有选择地去除所述一侧的表面，形成所述突起部。
11.根据权利要求9所述的半导体模块的制造方法，其特征在于，
在所述第2工序中，有选择地去除板状金属的一侧的表面形成所述突起部后，在所述突起部的前端部形成作为所述塑性区域的微细凹凸。
12.根据权利要求9所述的半导体模块的制造方法，其特征在于，
在所述第2工序中，利用电解电镀法或非电解电镀法使用金形成所述塑性区域。
13.根据权利要求9所述的半导体模块的制造方法，其特征在于，
在所述第2工序中，以随着靠近前端部使直径变细的方式形成所述突起部的形状；
在所述第3工序中，使所述塑性区域发生塑性变形以使所述突起部的前端的形状成为相比于塑性区域附近部分的直径在塑性区域部分的直径变大的逆锥台结构。
CN2007103051594A 2006-10-31 2007-10-31 半导体模块、半导体模块的制造方法及便携式设备 Expired - Fee Related CN101197338B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP295172/06 2006-10-31
JP2006295172 2006-10-31
JP2007270555A JP2008135719A (ja) 2006-10-31 2007-10-17 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP270555/07 2007-10-17

Publications (2)

Publication Number Publication Date
CN101197338A CN101197338A (zh) 2008-06-11
CN101197338B true CN101197338B (zh) 2011-06-08

Family

ID=39474771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103051594A Expired - Fee Related CN101197338B (zh) 2006-10-31 2007-10-31 半导体模块、半导体模块的制造方法及便携式设备

Country Status (3)

Country Link
US (1) US7492045B2 (zh)
JP (1) JP2008135719A (zh)
CN (1) CN101197338B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203557A1 (en) * 2007-01-30 2008-08-28 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
JP5134899B2 (ja) * 2007-09-26 2013-01-30 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2010087229A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
KR101232409B1 (ko) 2009-02-27 2013-02-12 데쿠세리아루즈 가부시키가이샤 반도체 장치의 제조 방법
JP2010238996A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールの製造方法
JP2010262992A (ja) * 2009-04-30 2010-11-18 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
WO2011136363A1 (ja) * 2010-04-28 2011-11-03 三洋電機株式会社 回路装置の製造方法
EP3671861A1 (en) * 2018-12-17 2020-06-24 Nexperia B.V. Semiconductor device and electrical contact

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212786A (zh) * 1996-03-06 1999-03-31 松下电器产业株式会社 半导体装置及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186662A (ja) * 1988-01-14 1989-07-26 Mitsui High Tec Inc 半導体装置用リードフレーム
JPH02276259A (ja) * 1989-04-18 1990-11-13 Seiko Epson Corp 回路基板構造
JP3533284B2 (ja) 1996-04-24 2004-05-31 新光電気工業株式会社 半導体装置用基板及びその製造方法並びに半導体装置
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
KR100426883B1 (ko) * 1997-03-21 2004-06-30 세이코 엡슨 가부시키가이샤 반도체장치,필름캐리어테이프및이들의제조방법
JPH11298143A (ja) 1998-04-10 1999-10-29 Mitsubishi Gas Chem Co Inc 多層プリント配線板の製造方法
JPH11312857A (ja) * 1998-04-30 1999-11-09 Hitachi Chem Co Ltd 配線板の製造法およびバンプ付配線基板の製造法
JP3227444B2 (ja) 1999-11-10 2001-11-12 ソニーケミカル株式会社 多層構造のフレキシブル配線板とその製造方法
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP2001160565A (ja) * 1999-12-01 2001-06-12 Mitsui High Tec Inc 半導体装置の製造方法
JP2001223287A (ja) * 2000-02-07 2001-08-17 Mitsui High Tec Inc インターポーザーの製造方法
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
US6806118B2 (en) * 2002-02-07 2004-10-19 Fujitsu Limited Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212786A (zh) * 1996-03-06 1999-03-31 松下电器产业株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN101197338A (zh) 2008-06-11
JP2008135719A (ja) 2008-06-12
US20080128903A1 (en) 2008-06-05
US7492045B2 (en) 2009-02-17

Similar Documents

Publication Publication Date Title
CN101197338B (zh) 半导体模块、半导体模块的制造方法及便携式设备
JP5091600B2 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
CN102598250A (zh) 元件搭载用基板及其制造方法、半导体组件以及便携设备
CN101312169B (zh) 半导体模块、半导体模块的制造方法以及便携式设备
US20080284012A1 (en) Semiconductor module manufacturing method, semiconductor module, and mobile device
KR20110074514A (ko) 리드 프레임 기판과 그 제조 방법, 및 반도체 장치
CN102870209B (zh) 电路装置的制造方法
CN101154638B (zh) 半导体模块、便携式设备及半导体模块的制造方法
CN101510539A (zh) 元件搭载用基板、半导体组件及其制造方法及便携式设备
CN101499443B (zh) 元件安装用基板、半导体组件及便携式设备
CN101488487B (zh) 元件搭载用基板、半导体组件及其制造方法及便携式设备
US8362611B2 (en) Semiconductor module, method for manufacturing semiconductor module, and portable device
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
CN101540299B (zh) 元件搭载用基板、半导体组件及其制造方法及便携式设备
US20100140797A1 (en) Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module
JP5295211B2 (ja) 半導体モジュールの製造方法
JP5061010B2 (ja) 半導体モジュール
CN101231963A (zh) 半导体模块、半导体模块的制造方法和便携设备
US8314345B2 (en) Device mounting board and semiconductor module
JP2002299387A (ja) 半導体装置用テープキャリアおよびその製造方法
CN102142414A (zh) 元件搭载用基板、半导体模块及便携式设备
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
US20100248429A1 (en) Method for manufacturing semiconductor modules

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110608

Termination date: 20131031