JP3227444B2 - 多層構造のフレキシブル配線板とその製造方法 - Google Patents

多層構造のフレキシブル配線板とその製造方法

Info

Publication number
JP3227444B2
JP3227444B2 JP32029899A JP32029899A JP3227444B2 JP 3227444 B2 JP3227444 B2 JP 3227444B2 JP 32029899 A JP32029899 A JP 32029899A JP 32029899 A JP32029899 A JP 32029899A JP 3227444 B2 JP3227444 B2 JP 3227444B2
Authority
JP
Japan
Prior art keywords
metal
metal coating
wiring board
flexible
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32029899A
Other languages
English (en)
Other versions
JP2001144206A (ja
Inventor
聡一郎 岸本
啓之 菱沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP32029899A priority Critical patent/JP3227444B2/ja
Priority to TW089123159A priority patent/TW483076B/zh
Priority to US09/707,957 priority patent/US6524892B1/en
Priority to KR10-2000-0066234A priority patent/KR100478314B1/ko
Priority to CNB001375040A priority patent/CN100381025C/zh
Publication of JP2001144206A publication Critical patent/JP2001144206A/ja
Application granted granted Critical
Publication of JP3227444B2 publication Critical patent/JP3227444B2/ja
Priority to US10/323,915 priority patent/US6653736B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多層構造のフレキシ
ブル配線板の技術分野にかかり、特に、半導体素子を搭
載するのに適したフレキシブル配線板に関する。
【０００２】
【従来の技術】近年では、半導体装置の小型化がますま
す求められており、チップ状態の半導体素子を搭載でき
る多層構造のフレキシブル配線板が重要視されている。
【０００３】図７(ａ)を参照し、符号１１０、１３０は
二種類の単層構造のフレキシブル基板素片を示してお
り、これらフレキシブル基板素片１１０、１３０を用い
て従来技術の多層構造のフレキシブル配線板を製造する
工程を説明する。
【０００４】二種類のフレキシブル基板素片１１０、１
３０のうち、一方のフレキシブル基板素片１１０は、ベ
ースフィルム１１２と、該ベースフィルム１１２上に配
置された金属配線１１５と、該金属配線１１５上に貼付
されたカバーフィルム１１７とを有している。
【０００５】金属配線１１５とカバーフィルム１１７と
は、所定形状にパターニングされており、そのパターニ
ングによってカバーフィルム１１７には、複数の開口部
１１９が設けられている。各開口部１１９は、金属配線
１１５上の位置に配置されている。
【０００６】他方のフレキシブル基板素片１３０は、同
様に、ベースフィルム１３７と、該ベースフィルム１３
７上に配置された金属配線１３５と、金属配線１３５上
に貼付されたカバーフィルム１３２とを有している。
【０００７】ベースフィルム１３７とカバーフィルム１
３２と金属配線１３５は、それぞれ所定形状にパターニ
ングされており、そのパターニングによってカバーフィ
ルム１３２とベースフィルム１３７には、それぞれ複数
の開口部１３８、１３９が設けられている。
【０００８】各開口部１３８、１３９は、それぞれ金属
配線１３５上に配置されており、ベースフィルム１３７
に設けられた開口部１３９底面には、金属配線１３５表
面が露出されており、他方、カバーフィルム１３２に設
けられた開口部１３８内には、メッキ法によって銅が充
填されている。その銅は、カバーフィルム１３２表面か
ら突き出るまで成長されており、その先端部分には、メ
ッキ法によって半田被膜１４０が形成され、突起本体１
３６と半田被膜１４０とで、金属突起１４２が構成され
ている。
【０００９】上記のようなフレキシブル基板素片１１
０、１３０を貼り合わせ、多層構造のフレキシブル配線
板を作成するためには、先ず、図７(ａ)に示すように、
２枚のフレキシブル基板素片１１０、１３０のカバーフ
ィルム１１７、１３２同士を向かい合わせに配置し、熱
可塑性樹脂フィルム１５１を間に挟んで密着させる。
【００１０】熱可塑性フィルム１５１は、加熱されると
軟化し、接着力を生じる性質を有しており、フレキシブ
ル基板素片１３０、１１０同士を押圧しながら加熱し、
熱可塑性樹脂フィルム１５１を軟化させると、カバーフ
ィルム１１７、１３２間が接着されると共に、金属突起
１４２が軟化した熱可塑性樹脂フィルム１５１内に埋没
し、その先端部分が金属配線１１５上に当接される(図
７(ｂ))。
【００１１】その状態で、フレキシブル基板素片１１
０、１３０が更に昇温すると、半田被膜１４０を構成す
る半田金属が溶融する。次いで、冷却すると、固化した
半田金属１５５によって突起本体１３６と金属配線１１
５とが接続され、多層構造のフレキシブル配線板１５０
が得られる(図７(ｃ))。
【００１２】このフレキシブル配線板１５０に、半導体
チップ等の電気部品を接続する場合には、位置合わせを
し、図８(ａ)に示すように、電気部品１７０の素子本体
１７１に形成されたバンプ１７５を、ベースフィルム１
３７の開口部１３９底面に露出する金属配線１３５上に
位置させ、バンプ１７５先端を金属配線１３５表面に当
接させる。
【００１３】このバンプ１７５は、銅から成る突起本体
１７２と、その表面に形成された半田被膜１７３とで構
成されており、バンプ１７５先端を金属配線１３５表面
に当接させた状態で電気部品１７０を加熱すると、半田
被膜１７３が溶融し、突起本体１７２が金属配線１３５
に接続される。
【００１４】上記のように、多層構造のフレキシブル配
線板１５０上に電気部品１７０を搭載する場合、フレキ
シブル配線板１５０内に多数の金属配線を積層させ、多
層配線を形成しておくことで、多数のバンプ１７５を有
する電気部品１７０も搭載できるので、集積回路等を搭
載するのに適している。
【００１５】しかしながら、上記のようなフレキシブル
配線板１５０では、半導体チップ１７０の半田被膜１７
３を溶融させるときに、フレキシブル配線板１５０内の
半田金属１５５も加熱されてしまう。
【００１６】この場合、半田金属１５５が脆くなった
り、あるいは再溶融したりすると、接続不良が発生して
しまう。図８(ｂ)の符号１５６は、フレキシブル配線板
１５０内の金属配線１１５、１３５同士の接続部分であ
り、半田金属１５５が再溶融した結果、金属配線１１
５、１３５間が接続不良になった状態を示している。
【００１７】
【発明が解決しようとする課題】本発明の目的は、上記
のような不都合が生じないフレキシブル配線板とその製
造技術を提供することにある。
【００１８】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、金属配線を有し、前記金属
配線の少なくとも一部表面に金属被膜が配置されたフレ
キシブル基板素片と、表面に金属被膜が配置された金属
突起とを有するフレキシブル基板素片とを貼り合わせ、
多層構造のフレキシブル配線板を製造するフレキシブル
配線板の製造方法であって、前記金属配線表面の金属被
膜と、前記金属突起表面の金属被膜とを互いに対向させ
た状態で、前記フレキシブル基板素片の間に熱可塑性フ
ィルムを挟み込み、 加熱によって前記フレキシブル基
板素片同士を前記熱可塑性フィルムを介して貼り合わ
せ、前記貼り合わされたフレキシブル基板素片に超音波
を印加し、前記互いに対向した金属被膜同士を接続させ
るフレキシブル配線板の製造方法である。 請求項２記載
の発明は、請求項１記載のフレキシブル配線板の製造方
法であって、前記超音波を印加する際に、前記フレキシ
ブル基板素片の少なくとも一方を５０℃以上に加熱する
フレキシブル配線板の製造方法である。請求項３記載の
発明は、請求項１又は請求項２のいずれか１項記載のフ
レキシブル配線板の製造方法であって、前記金属配線表
面の金属被膜と、前記金属突起表面の金属被膜のうち、
いずれか一方の金属被膜をビッカーズ硬度８０ｋｇｆ／
ｍｍ 2 以下の軟質金属被膜で構成し、他方の金属被膜を
ビッカーズ硬度１２０ｋｇｆ／ｍｍ 2 以上の硬質金属被
膜と、前記硬質金属被膜表面に形成されたビッカーズ硬
度８０ｋｇｆ／ｍｍ 2 以下の軟質金属被膜とで構成する
フレキシブル配線板の製造方法である。 請求項４記載の
発明は、金属配線を有し、前記金属配線の少なくとも一
部表面に金属被膜が露出されたフレキシブル基板素片
と、表面に金属被膜が形成された金属突起とを有するフ
レキシブル基板素片とを貼り合わせ、多層構造のフレキ
シブル配線板を製造するフレキシブル配線板の製造方法
であって、前記金属配線表面の金属被膜と、前記金属突
起表面の金属被膜のいずれか一方又は両方の表面に、純
度９９．９９重量％の金被膜からなる軟質金属被膜を露
出させ、前記金属配線表面の金属被膜と、前記金属突起
表面の金属被膜とを互いに対向させた状態で、前記金属
被膜が露出されたフレキシブル基板素片と、前記金属突
起が有するフ レキシブル基板素片との間に熱可塑性フィ
ルムを挟み込み、加熱によって前記フレキシブル基板素
片同士を前記熱可塑性フィルムを介して貼り合わせ、前
記貼り合わされたフレキシブル基板素片に超音波を印加
し、前記互いに対向した金属被膜同士を接続させるフレ
キシブル配線板の製造方法である。 請求項５記載の発明
は、少なくとも２層の金属配線が絶縁層を挟んで積層さ
れ、一方の金属配線上に設けられた金属突起が、他方の
金属配線に超音波によって接続された多層構造のフレキ
シブル配線板であって、前記金属突起表面と、前記金属
配線表面の少なくとも一部には、それぞれ金属被膜が配
置され、前記金属突起表面の金属被膜と、前記金属配線
上の金属被膜のうち、一方の金属被膜はビッカーズ硬度
８０ｋｇｆ／ｍｍ 2 以下の軟質金属被膜からなり、他方
の金属被膜はビッカーズ硬度１２０ｋｇｆ／ｍｍ 2 以上
の硬質金属被膜と、前記硬質金属被膜表面に位置するビ
ッカーズ硬度８０ｋｇｆ／ｍｍ 2 以下の軟質金属被膜と
で構成され、前記一方の金属被膜を構成する軟質金属被
膜と、前記硬質金属被膜表面の前記軟質金属被膜とが超
音波の印加によって接続されたフレキシブル配線板であ
る。請求項６記載の発明は、請求項５記載のフレキシブ
ル配線板であって、前記軟質金属被膜は、金を主成分と
する金被膜、白金を主成分とする白金被膜、銀を主成分
とする銀被膜、パラジウムを主成分とするパラジウム被
膜のいずれか１種以上の金属被膜で構成されたフレキシ
ブル配線板である。請求項７記載の発明は、請求項５記
載のフレキシブル配線板であって、前記軟質金属被膜
は、純度９９．９９重量％の金被膜であるフレキシブル
配線板である。請求項８記載の発明は、請求項５記載の
フレキシブル配線板であって、前記硬質金属被膜がニッ
ケルを主成分とするニッケル被膜であるフレキシブル配
線板である。請求項９記載の発明は電気装置であって、
請求項５乃至請求項８のいずれか１項記載のフレキシブ
ル配線板と、前記フレキシブル配線板に半田接続された
電気部品とを有する電気装置である。
【００１９】本発明は上記のように構成されており、金
属突起が有する金属被膜と、金属配線に形成された金属
被膜とが接触され、超音波が印加されて接続されてい
る。従って、フレキシブル基板素片の金属配線間が半田
接続されておらず、金属被膜同士の金属接合によって接
続されており、半田が溶融する温度に加熱された場合で
も、金属配線間が開放状態になってしまったり、金属配
線間の接続が劣化するようなことはない。
【００２０】互いに接触される金属被膜のうち、少なく
とも一方の金属被膜は、ビッカース硬度８０ｋｇｆ／ｍ
ｍ2以下の軟質金属被膜で構成されている。従って、超
音波印加によって金属被膜間が接続されやすく、信頼性
が高い。
【００２１】軟質金属被膜に接続される金属被膜は、軟
質金属被膜でもビッカース硬度１２０ｋｇｆ／ｍｍ2以
上の硬質金属被膜でもよい。また、硬質金属被膜と軟質
金属被膜とを積層させてもよい。
【００２２】特に、金被膜で構成された軟質金属被膜に
対し、金被膜で構成された軟質金属被膜を接触させ、超
音波で接続させると、金被膜同士は接合性が高いので、
耐熱疲労性の高いフレキシブル配線板を得ることができ
る。
【００２３】金被膜の下層にニッケル被膜から成る硬質
金属被膜形成しておくと、超音波による震動が金被膜同
士が接触する部分に強く加わるので、接合が一層強くな
る。
【００２４】また、超音波を印加する前に、予め熱可塑
性樹脂フィルムなどの接着層を用いてフレキシブル基板
素片同士を接続しておくと、超音波接続の際の位置ずれ
を防止できる。
【００２５】
【発明の実施の形態】本発明の一実施例のフレキシブル
配線板をその製造方法と共に説明する。図１(ａ)を参照
し、符号１１は銅から成る金属箔を示している。この金
属箔１１裏面に、ポリイミドフィルムの原料液を塗布及
び熱処理し、ベースフィルム１２を形成する(同図
(ｂ))。次に、フォトリソグラフ工程とエッチング工程
により、金属箔１１をパターニングする(同図(ｃ))。図
１(ｃ)の符号１５はパターニングによって形成された金
属配線を示している。
【００２６】この金属配線１５上に、ポリイミド前駆体
から成るポリイミドワニスを塗付し、フォトリソグラフ
工程とエッチング工程によってパターニングした後、加
熱すると、ポリイミド前駆体が硬化し、カバーフィルム
１７が形成される(同図(ｄ)。図１(ｄ)の符号１９は、
パターニングによって形成されたカバーフィルム１７の
複数の開口部１９(図面上では２個示されている)を示し
ている。各開口部１９は、金属配線１５上に配置されて
おり、従って、各開口部１９底面には金属配線１５表面
が露出している。
【００２７】次いで、メッキ法により、各開口部１９底
面に露出した金属配線１５表面に厚さ５μｍ、ビッカー
ス硬度１２０ｋｇｆ／ｍｍ2以上のニッケル膜から成る
硬質金属被膜２０を形成し、次いで、その硬質金属被膜
２０表面に、メッキ法によって厚さ０．０２μｍ、ビッ
カース硬度８０ｋｇｆ／ｍｍ2以下の金被膜から成る軟
質金属被膜２１を形成する。
【００２８】図１(ｅ)の符号１０は、硬質金属被膜２０
及び軟質金属被膜２１が形成された状態のフレキシブル
基板素片を示している。ベースフィルム１２とカバーフ
ィルム１７は、非熱可塑性のポリイミドフィルムであ
る。
【００２９】次に、このフレキシブル基板素片１０と共
に用いられる他のフレキシブル基板素片の製造工程を、
図２(ａ)〜(ｆ)に示して説明する。
【００３０】図２(ａ)を参照し、符号３１は銅から成る
金属箔を示しており、この金属箔３１の裏面に保護フィ
ルム３４を貼布し、表面にポリイミドフィルムの原料液
を塗布し、パターニングしてカバーフィルム３２を形成
する(図２(ｂ))。
【００３１】このカバーフィルム３２には、パターニン
グによって複数の開口部３３(図面上では２個示されて
いる)が形成されており、各開口部３３底面には金属箔
３１が露出している。
【００３２】次に、メッキ法により、各開口部３３底面
に露出した金属箔３１上に銅を成長させると、開口部３
３内が銅で充填される、更にカバーフィルム３２の表面
の高さを超えて銅が成長すると、先端がカバーフィルム
３２上に突き出された突起本体４０が形成される(図２
(ｃ))。
【００３３】次に、金属箔３１裏面に貼付された保護フ
ィルム３４を剥離し、フォトレジスト工程とエッチング
工程によって金属箔３１をパターニングし、金属配線３
５を形成する(図２(ｄ))。
【００３４】この金属配線３５の裏面にポリイミド前駆
体からなるポリイミドワニスを塗付した後、パターニン
グし、熱処理によってベースフィルム３７を形成する
(同図(ｅ))。このベースフィルム３７は、非熱硬化性の
ポリイミドフィルムであり、パターニングによって複数
の開口部４５(図面上では１個示されている)が形成され
ている。各開口部４５底面には金属配線３５が露出して
いる。
【００３５】次いで突起本体４０の先端表面に純度９
９．９９重量％の金薄膜から成る軟質金属被膜４３を形
成すると、突起本体４０と軟質金属被膜４３とで構成さ
れた金属突起４２が得られる(図２(ｆ))。この軟質金属
被膜４３のビッカース硬度は８０ｋｇｆ／ｍｍ2以下で
ある。図２（ｆ）の符号３０は、上記の工程で形成され
たフレキシブル基板素片を示している。
【００３６】次に、上記２種類のフレキシブル基板素片
１０、３０を貼り合わせ、本発明のフレキシブル配線板
を得る工程について説明する。
【００３７】図３(ａ)を参照し、一方のフレキシブル基
板素片１０のカバーフィルム１７に形成された開口部１
９に対し、他方のフレキシブル基板素片３０の金属突起
４２を幹合わせ、フレキシブル基板素片１０、３０間に
熱可塑性樹脂フィルム５１を配置し(図３(ａ))、互いに
密着させる。
【００３８】次いで、これらを押圧しながら加熱すると
(ここでは２６０℃に加熱した)、熱可塑性樹脂フィルム
５１が軟化し、接着性が発現され、フレキシブル基板素
片１０、３０同士が互いに貼付される(図３(ｂ))。
【００３９】このとき、フレキシブル基板素片１０、３
０が互いに押圧されることで、金属突起４２が軟化した
熱可塑性樹脂フィルム５１中に埋没し、その先端の軟質
金属被膜４３が、硬質金属被膜２０上の軟質金属被膜２
１表面に当接される。
【００４０】次に、この状態のフレキシブル基板素片１
０、３０をヒータ５３上に配置し、全体を１００℃に加
熱しながら、超音波発生装置に接続された超音波振動子
５４をフレキシブル基板素片１０、３０上に当接し、押
圧しながら超音波を印加する(図３(ｃ))。
【００４１】超音波の震動力は、フレキシブル基板素片
１０、３０の表面と平行な方向に印加されており、金属
突起４２先端の軟質金属被膜４３と硬質金属被膜２０上
の軟質金属被膜２１の界面が摺動する結果、その部分が
接合され、本発明のフレキシブル配線板５０が得られる
(図３(ｄ))。
【００４２】図３(ｄ)の符号５５は、軟質金属被膜４
３、２１間が接合された部分を示しており、この部分５
５では、軟質金属被膜２１、４３を構成する金被膜同士
が金属結合によって接続されている。
【００４３】上記工程で得られたフレキシブル配線板５
０の評価試験を行った（実施例１）。また、金属配線１
５上の金属被膜と突起本体４０表面に形成された金属被
膜の組合せと、超音波印加の際の加熱温度を変え、実施
例１と同じ工程で多層構造のフレキシブル配線板を作製
し、評価試験を行った(実施例２〜７)。実施例６の硬質
金は、ビッカース硬度１２０ｋｇｆ／ｍｍ2以上の金被
膜を示している。その評価結果を下記表に示す。
【００４４】
【表１】
【００４５】比較例は、一方のフレキシブル基板素片の
金属突起４０表面にはニッケル被膜から成る硬質金属被
膜と金被膜から成る軟質金属被膜を積層させ、他方のフ
レキシブル基板素片の金属配線表面には金被膜から成る
軟質金属被膜を形成し、超音波を印加せずに密着させた
場合の評価結果である。
【００４６】表１の評価結果のうち、接合状態は、フレ
キシブル配線板の接合部分をミクロトームにより切り出
し、走査型電子顕微鏡を用いて断面の写真撮影を行い、
その状態を観察した結果である。「良好」とあるのは、
金属突起と金属配線の界面に金属結合が形成されている
状態を示しており、「部分接続」とあるのは、金属結合
が部分的にしか形成されていない状態を示している。
「接触」とあるのは、金属結合が形成されず、接触して
いるだけの状態を示している。
【００４７】接合信頼性試験は、実施例１〜７のフレキ
シブル配線板を用い、先ず、各フレキシブル基板に対
し、７０個の接続箇所について導通試験を行った後、高
温高湿装置を１２１℃、２気圧、湿度１００％の条件に
設定し、各フレキシブル配線板を恒温恒湿装置中に６時
間放置し、同じ接続箇所の導通試験を行った後、再度９
４時間放置し(保存時間の合計は１００時間)、同様に、
同じ接続箇所の導通試験を行った結果である。表１中に
記載した数字は、各導通試験における導通が確認できた
接続箇所の個数である(全部導通していた場合には、数
字は７０になる)。比較例に比べると、実施例１〜７は
導通箇所が多く、不良が全くないか、又は少ないことが
分かる。
【００４８】特に、実施例１〜５では接続不良が全く存
在せず、硬質金属被膜(ニッケル被膜)と軟質金属被膜
(金被膜)とを積層させた金属被膜に対し、軟質金属被膜
を接合させた場合であって、超音波印加の際の加熱温度
を５０℃以上にすると、信頼性の高いフレキシブル配線
板が得られることが分かる。
【００４９】耐熱性試験は、実施例１〜７のフレキシブ
ル配線板を用い、７０個の接続箇所について導通試験を
行った後、各フレキシブル配線板を、温度３０℃、湿度
６５％の条件に設定した高温高湿装置中に１９２時間放
置した後、２２０℃の赤外線リフロー炉中を１２０秒か
けて通過させ、導通試験を行った結果である。軟質金属
被膜同士が接合される構造のフレキシブル配線板(実施
例１〜６)の結果が特に優れている。
【００５０】次に、本発明の多層構造のフレキシブル配
線板５０に、半導体チップ等の電気部品を接続する工程
を説明する。先ず、図４(ａ)に示すように、電気部品７
０の素子本体７１に形成されたバンプ７５を、フレキシ
ブル配線板５０の開口部４５上に配置し、その先端を開
口部４５底面の金属配線３５に当接させる。
【００５１】バンプ７５は、銅から成るバンプ本体７２
と、その表面に形成された半田被膜７３とで構成されて
おり、バンプ７５先端を金属配線３５表面に当接させる
と、バンプ本体７２表面の半田被膜７３と金属配線３５
表面の軟質金属被膜４３とが接触する。
【００５２】この状態で電気部品７０を加熱し、半田被
膜７３を溶融させると、バンプ本体７２と金属配線３５
とが半田金属及び軟質金属被膜４３によって接続される
(図４(ｂ)。図４(ｂ)の符号８０は、フレキシブル配線
板５０に電気部品７０が搭載された電気装置８０を示し
ている。
【００５３】本発明のフレキシブル配線板５０は、金属
配線１５、３５間の接続に半田が用いられておらず、電
気部品７０を搭載する際に、フレキシブル配線板５０が
半田被膜７３が溶融する温度に加熱されても、金属配線
１５、３５間の接続が劣化したり、不良になったりする
ことはない。
【００５４】以上は、突起本体４０とその表面に形成さ
れた金属被膜４３で構成された金属突起４２を有するフ
レキシブル配線板５０について説明したが、本発明のフ
レキシブル配線板は、突起本体４０が銅メッキによって
形成されているものに限定されるものではない。例え
ば、本発明のフレキシブル配線板は、金属配線を突起本
体として用いるものも含まれる。
【００５５】その一例を説明すると、図５の符号６０で
示したフレキシブル基板素片は、ベースフィルム６２上
にパターニングされた金属配線６５が配置されており、
その金属配線６５の表面には軟質金属被膜６３が形成さ
れている。このフレキシブル基板素片６０では、金属配
線６５表面は、ベースフィルム６２表面よりも上部に位
置しており、金属配線６５を突起本体とし、該金属配線
６５と軟質金属被膜６３とで金属突起６４が構成されて
いる。
【００５６】このフレキシブル基板素片を６０を、カバ
ーフィルム１７に形成された開口部１９底面に金属配線
１５が存するフレキシブル基板素片１０を貼り合わせる
場合、図６(ａ)に示すように、上記実施例で説明したフ
レキシブル基板素片１０の開口部１９に対し、図５で示
したフレキシブル基板素片６０の金属突起６４とを向か
い合わせ、フレキシブル基板素片１０、６０間に熱可塑
性樹脂フィルム５１を配置し(図６(ａ))、これらを密着
させる。
【００５７】次いで全体を押圧しながら加熱し、熱可塑
性樹脂フィルム５１を軟化させ、ベースフィルム６２表
面に存する金属突起６４を熱可塑性樹脂フィルム５１中
に押し込み、金属配線６５、１５表面の軟質金属被膜６
３、２１同士を接触させる。
【００５８】図５に示したフレキシブル基板素片６０の
ベースフィルム６２には、金属突起６４が存する裏面位
置に開口部６９が形成されている。
【００５９】熱可塑性樹脂フィルム５１で接着された状
態のフレキシブル基板素片１０、６０を、金属突起６４
裏面位置の開口部６９を上方に向けてヒータ５３上に配
置する。金属突起６４裏面位置の開口部６９底面には、
金属配線６５表面(又は金属配線６５に形成された金属
被膜６３)が露出されており、その部分に、棒状の超音
波振動子９４の先端を当接させ、加熱しながら超音波を
印加すると、金属被膜２１、６３の界面に超音波が印加
され、互いに摺動する(図６(ｃ))。
【００６０】その結果、軟質金属被膜２１、６３の界面
に金属結合が形成され、フレキシブル基板素片１０、６
０の金属配線１５、６５間が電気的に接続される。各金
属突起６４毎に超音波を印加し、接続すべき全ての金属
突起６４が金属配線１５に接続されると、本発明の多層
構造のフレキシブル配線板９０が得られる(図６(ｄ))。
【００６１】以上説明したように、本発明のフレキシブ
ル配線板５０、９０は、フレキシブル基板素片同士が、
半田金属によって接合されているのではなく、従って、
接合部分が溶融することはないから、半導体素子等の電
気部品を搭載する際に、半田金属が溶融する温度に加熱
されても接続不良が発生することはない。
【００６２】なお、上記のフレキシブル配線板５０、９
０では、軟質金属被膜に金被膜を用いたが、本発明はこ
れに限定されるものではなく、金の代わりに白金、銀、
パラジウムも用い、ビッカース硬度８０以下の軟質金属
被膜を構成することもできる。
【００６３】また、上記は、熱可塑性樹脂フィルム５１
にポリイミドの樹脂フィルムを用いたが、本発明は、加
熱されると接着性が発現される他の樹脂フィルムを用い
ることもできる。また、接着性を有する樹脂フィルムを
用いず、超音波で接合した部分だけでフレキシブル配線
板を構成してもよい。
【００６４】更にまた、上記はベースフィルム１２、３
７やカバーフィルム１７、３２にポリイミドを用いてい
たが、本発明はそれに限定されるものではなく、ポリエ
チレンやポリエステル、エポキシ等の原料液を塗布し、
それらのフィルムを構成させてもよい。また、金属配線
も、銅ではなく、アルミニウム等の他の金属で構成させ
ることもできる。
【００６５】
【発明の効果】軟質金属被膜同士もしくは軟質金属被膜
と硬質金属被膜を介して金属配線同士を接続することで
導通信頼性と耐熱性に優れたフレキシブル配線板を得る
ことができる。
【図面の簡単な説明】
【図１】(ａ)〜(ｅ)：本発明のフレキシブル配線板を構
成するフレキシブル基板素片の一例の製造工程を示す図
【図２】(ａ)〜(ｆ)：フレキシブル基板素片の他の例の
製造工程を示す図
【図３】(ａ)〜(ｄ)：本発明のフレキシブル配線板の製
造工程を説明するための図
【図４】(ａ)、(ｂ)：本発明のフレキシブル配線板に半
導体素子を実装する工程を説明するための図
【図５】本発明のフレキシブル配線板を構成させるフレ
キシブル基板素片の例
【図６】(ａ)〜(ｄ)：本発明のフレキシブル配線板の他
の例の製造工程を説明するための図
【図７】(ａ)〜(ｃ)：従来技術のフレキシブル配線板の
製造工程を示す図
【図８】(ａ)、(ｂ)：従来技術のフレキシブル配線板に
電気部品を接続する工程を説明するための図
【符号の説明】
１０、３０、６０……フレキシブル基板素片 １５、３５、６５……金属配線 １７、５１……絶縁層(カバーフィルム又は熱可塑性樹
脂フィルム) ２０……硬質金属被膜 ２１、４３……軟質金属被膜 ４２、６４……金属突起 ５０、９０……フレキシブル配線板 ５１……熱可塑性樹脂フィルム ７０……電気部品 ８０……電気装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H05K 3/46

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】金属配線を有し、前記金属配線の少なくと
    も一部表面に金属被膜が配置されたフレキシブル基板素
    片と、 表面に金属被膜が配置された金属突起とを有するフレキ
    シブル基板素片とを貼り合わせ、多層構造のフレキシブ
    ル配線板を製造するフレキシブル配線板の製造方法であ
    って、 前記金属配線表面の金属被膜と、前記金属突起表面の金
    属被膜とを互いに対向させた状態で、前記フレキシブル
    基板素片の間に熱可塑性フィルムを挟み込み、 加熱によって前記フレキシブル基板素片同士を前記熱可
    塑性フィルムを介して貼り合わせ、 前記貼り合わされたフレキシブル基板素片に超音波を印
    加し、前記互いに対向した金属被膜同士を接続させるフ
    レキシブル配線板の製造方法。
  2. 【請求項２】前記超音波を印加する際に、前記フレキシ
    ブル基板素片の少なくとも一方を５０℃以上に加熱する
    請求項１記載のフレキシブル配線板の製造方法。
  3. 【請求項３】前記金属配線表面の金属被膜と、前記金属
    突起表面の金属被膜のうち、いずれか一方の金属被膜を
    ビッカーズ硬度８０ｋｇｆ／ｍｍ 2 以下の軟質金属被膜
    で構成し、他方の金属被膜をビッカーズ硬度１２０ｋｇ
    ｆ／ｍｍ 2 以上の硬質金属被膜と、前記硬質金属被膜表
    面に形成されたビッカーズ硬度８０ｋｇｆ／ｍｍ 2 以下
    の軟質金属被膜とで構成する請求項１又は請求項２のい
    ずれか１項記載のフレキシブル配線板の製造方法。
  4. 【請求項４】金属配線を有し、前記金属配線の少なくと
    も一部表面に金属被膜が露出されたフレキシブル基板素
    片と、 表面に金属被膜が形成された金属突起とを有するフレキ
    シブル基板素片とを貼り合わせ、多層構造のフレキシブ
    ル配線板を製造するフレキシブル配線板の製造方法であ
    って、 前記金属配線表面の金属被膜と、前記金属突起表面の金
    属被膜のいずれか一方 又は両方の表面に、純度９９．９
    ９重量％の金被膜からなる軟質金属被膜を露出させ、 前記金属配線表面の金属被膜と、前記金属突起表面の金
    属被膜とを互いに対向させた状態で、前記金属被膜が露
    出されたフレキシブル基板素片と、前記金属突起が有す
    るフレキシブル基板素片との間に熱可塑性フィルムを挟
    み込み、 加熱によって前記フレキシブル基板素片同士を前記熱可
    塑性フィルムを介して貼り合わせ、 前記貼り合わされたフレキシブル基板素片に超音波を印
    加し、前記互いに対向した金属被膜同士を接続させるフ
    レキシブル配線板の製造方法。
  5. 【請求項５】少なくとも２層の金属配線が絶縁層を挟ん
    で積層され、一方の金属配線上に設けられた金属突起
    が、他方の金属配線に超音波によって接続された多層構
    造のフレキシブル配線板であって、 前記金属突起表面と、前記金属配線表面の少なくとも一
    部には、それぞれ金属被膜が配置され、前記金属突起表
    面の金属被膜と、前記金属配線上の金属被膜のうち、一
    方の金属被膜はビッカーズ硬度８０ｋｇｆ／ｍｍ 2 以下
    の軟質金属被膜からなり、他方の金属被膜はビッカーズ
    硬度１２０ｋｇｆ／ｍｍ 2 以上の硬質金属被膜と、前記
    硬質金属被膜表面に位置するビッカーズ硬度８０ｋｇｆ
    ／ｍｍ 2 以下の軟質金属被膜とで構成され、前記一方の
    金属被膜を構成する軟質金属被膜と、前記硬質金属被膜
    表面の前記軟質金属被膜とが超音波の印加によって接続
    されたフレキシブル配線板。
  6. 【請求項６】前記軟質金属被膜は、金を主成分とする金
    被膜、白金を主成分とする白金被膜、銀を主成分とする
    銀被膜、パラジウムを主成分とするパラジウム被膜のい
    ずれか１種以上の金属被膜で構成された請求項５記載の
    フレキシブル配線板。
  7. 【請求項７】前記軟質金属被膜は、純度９９．９９重量
    ％の金被膜である請求項５記載のフレキシブル配線板。
  8. 【請求項８】前記硬質金属被膜がニッケルを主成分とす
    るニッケル被膜である請求項５記載のフレキシブル配線
    板。
  9. 【請求項９】請求項５乃至請求項８のいずれか１項記載
    のフレキシブル配線板と、前記フレキシブル配線板に半
    田接続された電気部品とを有する電気装置。
JP32029899A 1999-11-10 1999-11-10 多層構造のフレキシブル配線板とその製造方法 Expired - Fee Related JP3227444B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP32029899A JP3227444B2 (ja) 1999-11-10 1999-11-10 多層構造のフレキシブル配線板とその製造方法
TW089123159A TW483076B (en) 1999-11-10 2000-11-03 Multi-layer structure flexible circuit board and its manufacturing method
US09/707,957 US6524892B1 (en) 1999-11-10 2000-11-08 Method of fabricating multilayer flexible wiring boards
KR10-2000-0066234A KR100478314B1 (ko) 1999-11-10 2000-11-08 다층구조의 플렉시블 배선판과 그 제조방법
CNB001375040A CN100381025C (zh) 1999-11-10 2000-11-09 多层结构的柔性布线板及其制造方法
US10/323,915 US6653736B2 (en) 1999-11-10 2002-12-20 Multilayer flexible wiring boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32029899A JP3227444B2 (ja) 1999-11-10 1999-11-10 多層構造のフレキシブル配線板とその製造方法

Publications (2)

Publication Number Publication Date
JP2001144206A JP2001144206A (ja) 2001-05-25
JP3227444B2 true JP3227444B2 (ja) 2001-11-12

Family

ID=18119950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32029899A Expired - Fee Related JP3227444B2 (ja) 1999-11-10 1999-11-10 多層構造のフレキシブル配線板とその製造方法

Country Status (5)

Country Link
US (2) US6524892B1 (ja)
JP (1) JP3227444B2 (ja)
KR (1) KR100478314B1 (ja)
CN (1) CN100381025C (ja)
TW (1) TW483076B (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222578A (ja) * 2001-01-26 2002-08-09 Nitto Denko Corp 中継フレキシブル配線回路基板
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
CN100400184C (zh) * 2001-10-23 2008-07-09 大卫·W·申德尔 超声波印刷电路板换能器
US6924496B2 (en) * 2002-05-31 2005-08-02 Fujitsu Limited Fingerprint sensor and interconnect
US20040040651A1 (en) * 2002-08-28 2004-03-04 Kuraray Co., Ltd. Multi-layer circuit board and method of making the same
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
JP4329532B2 (ja) * 2003-07-15 2009-09-09 日立電線株式会社 平角導体及びその製造方法並びにリード線
JP2005223054A (ja) * 2004-02-04 2005-08-18 Fujikura Ltd フレキシブル配線基板の端子部の超音波接合方法
JP2005311188A (ja) * 2004-04-23 2005-11-04 Fuchigami Micro:Kk 多層配線基板
JP4123206B2 (ja) 2004-08-31 2008-07-23 ソニー株式会社 多層配線板及び多層配線板の製造方法
JP2008135719A (ja) 2006-10-31 2008-06-12 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
US7915737B2 (en) 2006-12-15 2011-03-29 Sanyo Electric Co., Ltd. Packing board for electronic device, packing board manufacturing method, semiconductor module, semiconductor module manufacturing method, and mobile device
JP5175476B2 (ja) 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
TWI375999B (en) * 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
US20090079082A1 (en) * 2007-09-24 2009-03-26 Yong Liu Bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same
US8084348B2 (en) * 2008-06-04 2011-12-27 Oracle America, Inc. Contact pads for silicon chip packages
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8407888B2 (en) 2010-05-07 2013-04-02 Oracle International Corporation Method of assembling a circuit board assembly
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
US9182861B2 (en) 2012-01-12 2015-11-10 Synaptics Incoporated Single layer capacitive imaging sensors
JP2014187204A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置の製造方法および半導体装置
US9542023B2 (en) 2013-08-07 2017-01-10 Synaptics Incorporated Capacitive sensing using matrix electrodes driven by routing traces disposed in a source line layer
US10042489B2 (en) 2013-09-30 2018-08-07 Synaptics Incorporated Matrix sensor for image touch sensing
US20150091842A1 (en) 2013-09-30 2015-04-02 Synaptics Incorporated Matrix sensor for image touch sensing
US9298325B2 (en) 2013-09-30 2016-03-29 Synaptics Incorporated Processing system for a capacitive sensing device
US9459367B2 (en) 2013-10-02 2016-10-04 Synaptics Incorporated Capacitive sensor driving technique that enables hybrid sensing or equalization
US9274662B2 (en) 2013-10-18 2016-03-01 Synaptics Incorporated Sensor matrix pad for performing multiple capacitive sensing techniques
US9081457B2 (en) 2013-10-30 2015-07-14 Synaptics Incorporated Single-layer muti-touch capacitive imaging sensor
US9798429B2 (en) 2014-02-28 2017-10-24 Synaptics Incorporated Guard electrodes in a sensing stack
US10133421B2 (en) 2014-04-02 2018-11-20 Synaptics Incorporated Display stackups for matrix sensor
US9927832B2 (en) 2014-04-25 2018-03-27 Synaptics Incorporated Input device having a reduced border region
US9690397B2 (en) 2014-05-20 2017-06-27 Synaptics Incorporated System and method for detecting an active pen with a matrix sensor
US10175827B2 (en) 2014-12-23 2019-01-08 Synaptics Incorporated Detecting an active pen using a capacitive sensing device
US10795471B2 (en) 2015-01-05 2020-10-06 Synaptics Incorporated Modulating a reference voltage to perform capacitive sensing
US9939972B2 (en) 2015-04-06 2018-04-10 Synaptics Incorporated Matrix sensor with via routing
CN105813380B (zh) * 2015-04-17 2018-04-20 深圳市环基实业有限公司 一种led pcb板连接方法
US10095948B2 (en) 2015-06-30 2018-10-09 Synaptics Incorporated Modulation scheme for fingerprint sensing
US9720541B2 (en) 2015-06-30 2017-08-01 Synaptics Incorporated Arrangement of sensor pads and display driver pads for input device
US9715304B2 (en) 2015-06-30 2017-07-25 Synaptics Incorporated Regular via pattern for sensor-based input device
CN205028263U (zh) 2015-09-07 2016-02-10 辛纳普蒂克斯公司 一种电容传感器
US10037112B2 (en) 2015-09-30 2018-07-31 Synaptics Incorporated Sensing an active device'S transmission using timing interleaved with display updates
US10067587B2 (en) 2015-12-29 2018-09-04 Synaptics Incorporated Routing conductors in an integrated display device and sensing device
CN106933400B (zh) 2015-12-31 2021-10-29 辛纳普蒂克斯公司 单层传感器图案和感测方法
CN107086204B (zh) * 2016-02-16 2019-08-13 华邦电子股份有限公司 电子元件封装体及其制造方法
KR102449619B1 (ko) * 2017-12-14 2022-09-30 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 모듈
CN113207223A (zh) * 2021-04-22 2021-08-03 联合汽车电子有限公司 导通结构及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223321A (en) * 1981-07-17 1993-06-29 British Telecommunications Plc Tape-automated bonding of integrated circuits
JPH0744625B2 (ja) * 1985-08-19 1995-05-15 株式会社リコー ファクシミリ装置
JPS6240863U (ja) 1985-08-28 1987-03-11
JPS62128132A (ja) * 1985-11-29 1987-06-10 Toshiba Corp 電子部品実装回路およびその製作方法
JPS63304648A (ja) * 1987-06-04 1988-12-12 Matsushita Electric Ind Co Ltd バンプ形成方法
JP2898706B2 (ja) * 1990-06-01 1999-06-02 株式会社日立製作所 多層配線基板およびその製造方法
US5296649A (en) * 1991-03-26 1994-03-22 The Furukawa Electric Co., Ltd. Solder-coated printed circuit board and method of manufacturing the same
JPH06252554A (ja) * 1993-02-26 1994-09-09 Hitachi Chem Co Ltd 多層印刷配線板の製造方法
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US5567329A (en) * 1995-01-27 1996-10-22 Martin Marietta Corporation Method and system for fabricating a multilayer laminate for a printed wiring board, and a printed wiring board formed thereby
JP3086158B2 (ja) * 1995-07-26 2000-09-11 株式会社日立製作所 超音波ボンディング方法
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
JP3420464B2 (ja) * 1997-05-28 2003-06-23 セイコープレシジョン株式会社 多層基板の製造方法及びその製造装置
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법

Also Published As

Publication number Publication date
CN1304284A (zh) 2001-07-18
KR20010051540A (ko) 2001-06-25
US6524892B1 (en) 2003-02-25
KR100478314B1 (ko) 2005-03-23
JP2001144206A (ja) 2001-05-25
US6653736B2 (en) 2003-11-25
CN100381025C (zh) 2008-04-09
US20030089984A1 (en) 2003-05-15
TW483076B (en) 2002-04-11

Similar Documents

Publication Publication Date Title
JP3227444B2 (ja) 多層構造のフレキシブル配線板とその製造方法
KR100272156B1 (ko) 배선기판 조립체와 그 전기적 접합부 형성방법
TWI254398B (en) Semiconductor device and its manufacturing method
KR100502498B1 (ko) 다층 회로 기판 및 그 제조 방법
JP3619395B2 (ja) 半導体素子内蔵配線基板およびその製造方法
TW499826B (en) Multilayer flexible wiring board
JP2001156110A (ja) 半導体チップの実装方法、並びに、電磁波読み取り可能なデータキャリアの製造方法
JP2002530892A (ja) 高密度電子パッケージ
TWI267965B (en) Electric circuit device and process for making same
JP3183653B2 (ja) フレキシブル基板
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP2000100987A (ja) 半導体チップモジュール用多層回路基板およびその製造方法
JP2003007918A (ja) 回路装置の製造方法
WO2001056340A1 (fr) Piece de materiau substrat, plaquette de circuits imprimes flexible et son procede de fabrication
JP3587748B2 (ja) 多層フレキシブル配線板及び多層フレキシブル配線板製造方法
JP3269390B2 (ja) 半導体装置
JPH10275826A (ja) 半導体装置およびその製造方法
JP2001223240A (ja) 半導体装置
JP2002151549A (ja) 異方導電性フィルム
JP3456576B2 (ja) 半導体装置およびその製造方法
JPH09129778A (ja) Ｐｇａ型電子部品用基板
JPH04212277A (ja) プリント配線板への端子の接続法
JPH10256259A (ja) マルチチップモジュールの製造方法
JP3308951B2 (ja) 多層フレキシブル配線板
JPH08316641A (ja) 一括接続法による多層配線基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees