CN113207223A - 导通结构及其制作方法 - Google Patents
导通结构及其制作方法 Download PDFInfo
- Publication number
- CN113207223A CN113207223A CN202110438071.XA CN202110438071A CN113207223A CN 113207223 A CN113207223 A CN 113207223A CN 202110438071 A CN202110438071 A CN 202110438071A CN 113207223 A CN113207223 A CN 113207223A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- layers
- substrates
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 343
- 238000007789 sealing Methods 0.000 claims abstract description 116
- 230000004888 barrier function Effects 0.000 claims description 48
- 239000004020 conductor Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 39
- 238000005245 sintering Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 229910052697 platinum Inorganic materials 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000003292 glue Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000010344 co-firing Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 238000005429 filling process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明提供了一种导通结构及其制作方法，所述导通结构包括：层叠的至少两层基板，每层所述基板的顶表面上形成有电路层，非最底层所述基板上形成有至少一通孔；导线层，位于每层所述基板的表面和所述通孔的内壁上，每层所述基板上的导线层与电路层电连接；封接层，位于相邻两层所述基板之间，所述封接层与相邻两层所述基板围成空腔；以及，导通层，位于所述空腔中，且相邻两层所述基板上的导线层之间通过所述导通层电连接。本发明的技术方案能够降低成本以及避免降低导通连接的可靠性。
Description
技术领域
本发明涉及印刷电路板领域，特别涉及一种导通结构及其制作方法。
背景技术
在包含有至少两层基板的印刷电路板的电路设计中，需要将电信号从某一层传输到其他层，以实现某个特定功能。目前，相邻层的基板上的电路之间的导通方式是在基板上的需要电气连接的部位打孔，并用专用设备在孔中填充导电材料并固化，以实现相邻层的基板上的电路之间的电气连接。但是，上述的导通方式存在如下不足：
(1)增加了导电材料的盲孔填充工艺，额外增加生产成本；
(2)盲孔填充工艺容易导致导电材料无法填满盲孔的底部，填充效果欠佳，进而导致导通连接的可靠性降低。
以图1所示的两层基板上的电路之间的导通结构为例，导通结构包括下层基板11和上层基板12，下层基板11和上层基板12上分别形成有下层电路111和上层电路121，上层基板12中形成有通孔(未图示)，通过向通孔中填充导电材料形成导通层13，导通层13通过形成于通孔的内壁上、下层基板11和上层基板12上的导线层14与下层电路111和上层电路121电连接，从而实现下层电路111和上层电路121之间的导通。由于在下层基板11和上层基板12通过封接层15封接后，通孔转变为盲孔，盲孔的底部A1处存在导电材料填充不足的情况，导致下层电路111和上层电路121之间通过导通层13连接的可靠性降低。
因此，如何对现有的导通结构及其制作方法进行改进，以避免增加成本以及降低导通连接的可靠性是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种导通结构及其制作方法，能够降低成本以及避免降低导通连接的可靠性。
为实现上述目的，本发明提供了一种导通结构，包括：
层叠的至少两层基板，每层所述基板的顶表面上形成有电路层，非最底层所述基板上形成有至少一通孔；
导线层，位于每层所述基板的表面和所述通孔的内壁上，每层所述基板上的导线层与电路层电连接；
封接层，位于相邻两层所述基板之间，所述封接层与相邻两层所述基板围成空腔；以及，
导通层，位于所述空腔中，且相邻两层所述基板上的导线层之间通过所述导通层电连接。
可选地，所述导通结构还包括阻挡层，至少位于所述导通层和所述电路层之间，以阻挡所述导通层与所述电路层接触。
可选地，所述阻挡层与所述封接层的材质相同。
可选地，所述导线层位于最底层所述基板的顶表面以及非最底层所述基板的顶表面和底表面，非最底层所述基板的顶表面和底表面上的导线层通过所述通孔内壁上的导线层连接；所述导通层分别与上一层所述基板的底表面上的导线层以及下一层所述基板的顶表面上的导线层电连接。
可选地，所述封接层包括环形部和延伸部，所述环形部位于相邻两层所述基板之间的边缘，所述延伸部从所述环形部向所述通孔方向延伸。
可选地，所述延伸部覆盖所述通孔；或者，所述延伸部的部分厚度或全部厚度中形成有一开口，所述开口至少与所述通孔对准。
可选地，所述基板的材质为绝缘材料，或者，所述基板的表面覆盖有绝缘材料。
本发明还提供了一种导通结构的制作方法，包括：
提供至少两层基板，非最底层所述基板上形成有至少一通孔；
形成导线层于每层所述基板的表面和所述通孔的内壁上；
形成电路层至少于非最顶层所述基板的顶表面上以及形成封接层于每层所述基板上，每层所述基板上的电路层与导线层电连接；
形成未烧结的导通层于每层所述基板上；以及，
将相邻两层所述基板通过所述封接层进行封接，以使得所述封接层与相邻两层所述基板围成空腔以及使得相邻两层所述基板上的导线层之间通过所述导通层电连接，所述导通层位于所述空腔中。
可选地，在形成所述导线层于每层所述基板的表面和所述通孔的内壁上之后以及形成未烧结的所述导通层于每层所述基板上之前，形成至少位于未烧结的所述导通层和所述电路层之间的阻挡层，以阻挡未烧结的所述导通层与所述电路层接触。
可选地，所述阻挡层与所述封接层同时形成。
可选地，形成所述导线层于每层所述基板的表面和所述通孔的内壁上的步骤包括：
印刷导电材料于最底层所述基板的顶表面以及非最底层所述基板的顶表面和底表面上，且在印刷所述导电材料于非最底层所述基板的顶表面和/或底表面上时，将所述导电材料吸附至所述通孔的内壁上；以及，
烧结所述导电材料，以形成所述导线层。
可选地，先形成所述电路层至少于非最顶层所述基板的顶表面上，再形成所述封接层于每层所述基板上；或者，先形成所述封接层于每层所述基板上，再形成所述电路层至少于非最顶层所述基板的顶表面上。
可选地，将相邻两层所述基板通过所述封接层进行封接的步骤包括：
将相邻两层所述基板上的所述封接层之间以及未烧结的所述导通层之间进行对准贴合，并执行烧结工艺，以使得相邻两层所述基板上的所述封接层之间以及所述导通层之间连接。
可选地，每层所述基板上未烧结的所述导通层的远离所述基板的一面高于所述封接层和所述阻挡层的远离所述基板的一面。
可选地，所述封接层包括环形部和延伸部，所述环形部位于所述空腔的边缘，所述延伸部从所述环形部向所述通孔方向延伸。
可选地，所述延伸部覆盖所述通孔；或者，相邻两层所述基板中的至少一层所述基板上的延伸部中形成有一开口，所述开口至少与所述通孔对准。
可选地，所述基板的材质为绝缘材料，或者，所述基板的表面覆盖有绝缘材料。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的导通结构，由于包括位于相邻两层基板之间的封接层，且所述封接层与相邻两层所述基板围成空腔，相邻两层所述基板上的电路层之间通过空腔中的导通层实现电连接，从而使得工艺成本得到降低；且能够减少导电材料的使用量，节省了原材料成本；且避免导致导通连接的可靠性降低。
2、本发明的导通结构的制作方法，通过在相邻两层基板的相对的面上均形成导通层，并采用一步共烧的方式同时实现了相邻两层所述基板之间的封接和相邻两层基板上的电路层之间的导通，简化了工艺步骤，使得工艺成本得到降低；且能够减少导电材料的使用量，节省了原材料成本；并且，避免了向通孔中填充导电材料而导致的无法填满通孔底部的问题，进而避免导致导通连接的可靠性降低。
附图说明
图1是现有的导通结构的示意图；
图2a～图2c是本发明一实施例的包含两层基板的导通结构的示意图；
图3是图2a所示的包含两层基板的导通结构沿着AA’方向横剖并向第一层基板方向俯视的示意图；
图4是本发明一实施例的包含三层基板的导通结构的示意图；
图5是本发明一实施例的导通结构的制作方法的流程图；
图6a～图6l是图5所示的导通结构的制作方法中的器件示意图；
图7a～图7b是本发明一实施例的具有不同结构封接层的导通结构的示意图；
图8是图7a～图7b所示的具有不同结构封接层的导通结构分别沿着BB’和CC’方向横剖并向第二层基板方向俯视的示意图；
图9是图7b所示的具有不同结构封接层的导通结构沿着DD’方向横剖并向第一层基板方向俯视的示意图。
其中，附图1～图9的附图标记说明如下：
11-下层基板；111-下层电路；12-上层基板；121-上层电路；13-导通层；14-导线层；15-封接层；21-第一层基板；211-第一电路层；22-第二层基板；221-第二电路层；222-通孔；23-导线层；24-封接层；241-环形部；242-延伸部；25-导通层；26-阻挡层；27-空腔；28-开口；29-第三层基板；291-第三电路层；31-第一层基板；311-第一电路层；32-第二层基板；321-第二电路层；322-通孔；33-导线层；341-第一封接层；3411-第一环形部；3412-第一延伸部；342-第二封接层；3421-第二环形部；3422-第二延伸部；351-第一导通层；352-第二导通层；361-第一阻挡层；362-第二阻挡层；37-空腔；38-开口。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的导通结构及其制作方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本文中“和/或”的含义是二选一或者二者兼具。
本发明一实施例提供了一种导通结构，所述导通结构包括层叠的至少两层基板、导线层、封接层和导通层，每层所述基板的顶表面上形成有电路层，非最底层所述基板上形成有至少一通孔；所述导线层位于每层所述基板的表面和所述通孔的内壁上，每层所述基板上的导线层与电路层电连接；所述封接层位于相邻两层所述基板之间，所述封接层与相邻两层所述基板围成空腔；所述导通层位于所述空腔中，且相邻两层所述基板上的导线层之间通过所述导通层电连接。
下面更为详细的介绍本实施例提供的导通结构。
所述基板的材质为绝缘材料；或者，所述基板的材质为导电材料，且所述基板的表面覆盖有绝缘材料。所述绝缘材料例如为陶瓷、玻璃等。
各层所述基板的厚度可以相同或不同。
根据性能和工艺需要选择合适材质和合适厚度的所述基板。例如，对于厚膜印刷工艺，可以选择厚度较厚的陶瓷基板。
每层所述基板的顶表面上形成有电路层，非最底层所述基板上形成有至少一通孔。各层所述基板的顶表面上的电路层的结构可以相同或不同。所述通孔的数量和位置可以根据相邻两层所述基板上的电路层之间的导通需求进行选择；所述通孔的形状任意，例如所述通孔的横截面为圆形、矩形等；所述通孔的横截面积很小。
所述导线层位于每层所述基板的表面和所述通孔的内壁上，每层所述基板上的导线层与电路层电连接。
所述导线层位于每层所述基板的表面包括：所述导线层位于最底层所述基板的顶表面以及非最底层所述基板的顶表面和底表面上；非最底层所述基板的顶表面和底表面上的导线层通过所述通孔内壁上的导线层连接。
其中，对于位于每层所述基板的顶表面上的导线层，所述导线层可以部分位于所述基板和所述电路层之间，或者，所述导线层与所述电路层的侧壁连接。所述导线层和所述电路层的材质可以为银、铂、铜等导电材料。
所有的所述基板之间层层堆叠，所述封接层位于相邻两层所述基板之间，所述封接层与相邻两层所述基板围成空腔，则每两层所述基板之间形成一空腔。
所述封接层包括环形部和延伸部，所述环形部位于相邻两层所述基板之间的边缘，以使得所述环形部与相邻两层所述基板围成空腔；所述延伸部从所述环形部向所述空腔中的所述通孔方向延伸。
所述导通层位于所述空腔中，且相邻两层所述基板上的导线层之间通过所述导通层电连接。每个所述空腔中的所述导通层分别与上一层所述基板的底表面上的导线层以及下一层所述基板的顶表面上的导线层电连接，以使得相邻两层所述基板的顶表面上的电路层之间通过导线层和导通层实现导通。
所述导通层的形状和位置任意，只要能够使得相邻两层所述基板上的导线层之间电连接即可。所述导通层的材质可以为银、铂、铜等导电材料。
所述导通结构还包括阻挡层，所述阻挡层至少位于所述导通层和所述电路层之间，以阻挡所述导通层与所述电路层接触。优选所述阻挡层的高度与所述导通层的高度相同，所述阻挡层的顶表面和底表面可以分别与上一层所述基板的底表面上的导线层以及下一层所述基板的顶表面上的导线层接触；且在所述阻挡层与所述导通层相对的面中，优选所述阻挡层的面更大，以使得在形成所述导通层时，所述阻挡层能够阻挡所述导通层的溢出对所述电路层的影响。
所述阻挡层和所述封接层的材质均为绝缘材料，例如可以为陶瓷胶、玻璃胶等；所述阻挡层与所述封接层的材质可以相同或不同。若所述阻挡层与所述封接层的材质相同，则优选所述阻挡层与所述封接层同时形成，以简化工艺。
以图2a～图2c所示的导通结构为例，图2a～图2c为导通结构的纵向剖面示意图，所述导通结构包括第一层基板21(最底层基板)和第二层基板22(非最底层基板)，所述第一层基板21的顶表面上形成有第一电路层211，所述第二层基板22的顶表面上形成有第二电路层221，所述第二层基板22上形成有通孔222；所述第一层基板21的顶表面上、所述第二层基板22的顶表面和底表面上以及所述通孔222的内壁上形成有导线层23；所述第一层基板21和所述第二层基板22之间形成有封接层24，所述封接层24与所述第一层基板21和所述第二层基板22围成空腔27；所述空腔27中形成有导通层25，所述导通层25的顶表面与所述第二层基板22的底表面上的导线层23电连接，所述导通层25的底表面与所述第一层基板21的顶表面上的导线层23电连接，以使得所述第一电路层211与所述第二电路层221之间通过所述导线层23和所述导通层25实现电连接；所述空腔27中还形成有阻挡层26，所述阻挡层26至少位于所述导通层25和所述第一电路层211之间，以阻挡所述导通层25的溢出而导致的所述导通层25与所述第一电路层211之间的接触。
继续参阅图2a和图3，图3为图2a所示的导通结构沿着AA’方向横剖并向第一层基板21方向俯视的示意图，从图2a和图3中可看出，所述封接层24包括环形部241和延伸部242，所述环形部241位于所述第一层基板21和所述第二层基板22之间的边缘，以使得所述环形部241与所述第一层基板21和所述第二层基板22围成空腔27；所述延伸部242从所述环形部241向所述空腔27中延伸，具体的，所述延伸部242向所述通孔222方向延伸，以使得所述延伸部242覆盖或包围所述通孔222。
其中，参阅图2a，所述延伸部242可以覆盖所述通孔222，此时，所述延伸部242可以填充部分深度的所述通孔222；或者，参阅图2b，所述延伸部242的部分厚度中形成有一开口28，所述开口28所在的位置相当于在所述延伸部242中形成一凹槽；或者，参阅图2c，所述延伸部242的全部厚度中形成有一开口28，所述开口28所在的位置相当于在所述延伸部242中形成另一通孔，所述通孔222暴露出所述第一层基板21。在图2b和图2c中，所述开口28至少与所述通孔222对准，即所述开口28的横截面可以与所述通孔222的横截面完全对准，或者所述开口28的横截面也可以包围所述通孔222的横截面，以使得所述延伸部242包围所述通孔222，此时，在形成所述延伸部242时，可以避免所述延伸部242填充进入所述通孔222中。
另外，以图4所示的导通结构为例，图4为导通结构的纵向剖面示意图，所述导通结构包括第一层基板21(最底层基板)、第二层基板22(非最底层基板)和第三层基板29(非最底层基板)，所述第一层基板21、所述第二层基板22和所述第三层基板29的顶表面上依次形成有第一电路层211、第二电路层221和第三电路层291；所述第一电路层211和所述第二电路层221之间通过所述第一层基板21上的导线层23、所述第一层基板21和所述第二层基板22之间的导通层25、所述第二层基板22的底表面上的导线层23、所述第二层基板22上的通孔222的内壁上的导线层23以及所述第二层基板22的顶表面上的导线层23实现导通；所述第二电路层221和所述第三电路层291之间通过所述第二层基板22上的导线层23、所述第二层基板22和所述第三层基板29之间的导通层25、所述第三层基板29的底表面上的导线层23、所述第三层基板29上的通孔222的内壁上的导线层23以及所述第三层基板29的顶表面上的导线层23实现导通。
从上述内容可知，本发明的导通结构(以图2a～图2c以及图4所示的导通结构为例)与现有的导通结构(图1所示的导通结构)相比，为了使得相邻两层基板上的电路层之间导通，不再需要向通孔中填充导电材料来实现，而是通过在相邻两层所述基板之间形成导通层来实现，使得工艺成本得到降低；且能够减少导电材料的使用量，节省了原材料成本；并且，由于非最底层基板上的通孔与封接层或最底层基板构成了盲孔结构，且由于通孔的横截面很小，使得通孔具有较高的深宽比，那么，本发明的导通结构能够避免向通孔中填充导电材料而导致的无法填满通孔底部的问题(即图1中所示的盲孔底部A1处的导电材料不足)，进而避免导致导通连接的可靠性降低。
基于同一发明构思，本发明一实施例提供一种导通结构的制作方法，参阅图5，图5是本发明一实施例的导通结构的制作方法的流程图，所述导通结构的制作方法包括：
步骤S1、提供至少两层基板，非最底层所述基板上形成有至少一通孔；
步骤S2、形成导线层于每层所述基板的表面和所述通孔的内壁上；
步骤S3、形成电路层于每层所述基板的顶表面上以及形成封接层于每层所述基板上，每层所述基板上的电路层与导线层电连接；
步骤S4、形成未烧结的导通层于每层所述基板上；
步骤S5、将相邻两层所述基板通过所述封接层进行封接，以使得所述封接层与相邻两层所述基板围成空腔以及使得相邻两层所述基板上的导线层之间通过所述导通层电连接，所述导通层位于所述空腔中。
下面更为详细的介绍本实施例提供的导通结构的制作方法。
按照步骤S1，提供至少两层基板，非最底层所述基板上形成有至少一通孔。
所述基板的材质为绝缘材料；或者，所述基板的材质为导电材料，且所述基板的表面覆盖有绝缘材料。所述绝缘材料例如为陶瓷、玻璃等。
各层所述基板的厚度可以相同或不同。
根据性能和工艺需要选择合适材质和合适厚度的所述基板。例如，对于厚膜印刷工艺，可以选择厚度较厚的陶瓷基板。
所述基板之间待层层堆叠，堆叠之后的位于非最底层的所述基板上形成有至少一通孔。参阅图6a和图6f，以提供两层基板为例，提供第一层基板31(作为最底层基板)和第二层基板32(作为非最底层基板)，所述第一层基板31上未形成通孔，所述第二层基板32上形成通孔322。
所述通孔的形状任意，例如所述通孔的横截面为圆形、矩形等；所述通孔的横截面积很小。
按照步骤S2，形成导线层于每层所述基板的表面和所述通孔的内壁上。
形成所述导线层于每层所述基板的表面和所述通孔的内壁上的步骤包括：
印刷导电材料于最底层所述基板的顶表面以及非最底层所述基板的顶表面和底表面上，且在印刷所述导电材料于非最底层所述基板的顶表面和/或底表面上时，将所述导电材料吸附至所述通孔的内壁上；以及，
烧结所述导电材料，以形成所述导线层。
其中，所述导线层的材质可以为银、铂、铜等导电材料。根据选择的所述导线层的材质，选择合适的烧结温度和烧结时间；例如当所述导线层的材质为银或铂时，烧结温度可以为750℃～950℃，烧结时间可以为8min～12min。
参阅图6a，可以形成所述导线层33于所述第一层基板31的顶表面上；参阅图6f和图6g，可以先形成所述导线层33于所述第二层基板32的顶表面上和所述通孔322的内壁上，再形成所述导线层33于所述第二层基板32的底表面上，所述第二层基板32的顶表面和底表面上的导线层33通过所述通孔322内壁上的导线层33连接。
按照步骤S3，形成电路层至少于非最顶层所述基板的顶表面上以及形成封接层于每层所述基板上，每层所述基板上的电路层与导线层电连接。所述封接层位于后续封接之后的相邻两层所述基板的相对的面上。
其中，先形成所述电路层至少于非最顶层所述基板的顶表面上，再形成所述封接层于每层所述基板上；或者，先形成所述封接层于每层所述基板上，再形成所述电路层至少于非最顶层所述基板的顶表面上。
由于相邻两层所述基板之间在后续会通过所述封接层封接成封闭的空腔，那么，位于非最顶层所述基板的顶表面上的电路层需在封接之前形成，位于最顶层所述基板的顶表面上的电路层可以在封接之后形成，也可以在形成位于非最顶层所述基板的顶表面上的电路层的同时形成。
至少形成所述电路层于非最顶层所述基板的顶表面上的步骤包括：先印刷导电材料至少于非最顶层所述基板的顶表面上，再执行烧结工艺。其中，所述电路层的材质可以为银、铂、铜等导电材料。根据选择的所述电路层的材质，选择合适的烧结温度和烧结时间；例如当所述电路层的材质为银或铂时，烧结温度可以为750℃～950℃，烧结时间可以为8min～12min。
形成所述封接层于每层所述基板上的步骤包括：先印刷封接材料于每层所述基板上，再执行烧结工艺。
参阅图6b和图6c，可以先形成第一电路层311于所述第一层基板31(即非最顶层)的顶表面上，再形成第一封接层341于所述第一层基板31上；参阅图6h，形成第二封接层342于所述第二层基板32的底表面上，所述第二层基板32的顶表面上的电路层在后续封接之后形成。
各层所述基板的顶表面上的电路层的结构可以相同或不同；所述通孔的数量和位置可以根据相邻两层所述基板上的电路层之间的导通需求进行选择。
并且，对于位于每层所述基板的顶表面上的导线层，所述导线层可以部分位于所述基板和所述电路层之间，或者，所述导线层与所述电路层的侧壁连接。
按照步骤S4，形成未烧结的导通层于每层所述基板上，未烧结的所述导通层位于封接之后的相邻两层所述基板的相对的面上。
在形成所述导线层于每层所述基板的表面和所述通孔的内壁上之后以及形成未烧结的所述导通层于每层所述基板上之前，可以形成至少位于未烧结的所述导通层和所述电路层之间的阻挡层，以阻挡未烧结的所述导通层与所述电路层接触。
优选所述阻挡层与所述封接层同时形成，以简化工艺步骤。具体的，在印刷用于形成封接层的封接材料于每层所述基板上时，也可以印刷封接材料至少于未烧结的所述导通层和所述电路层之间，以在烧结之后同时形成所述封接层和所述阻挡层。此时，每层所述基板上的所述封接层的远离所述基板的一面和所述阻挡层的远离所述基板的一面齐平；所述封接层的材质与所述阻挡层的材质相同。
参阅图6c，在形成所述第一封接层341于所述第一层基板31的顶表面上的同时，形成第一阻挡层361；参阅图6h，在形成所述第二封接层342于所述第二层基板32的底表面上的同时，形成第二阻挡层362。
参阅图6d，形成未烧结的第一导通层351于所述第一层基板31的顶表面上；参阅图6i，形成未烧结的第二导通层352于所述第二层基板32的底表面上。
另外，所述阻挡层与所述封接层的材质也可以不同。所述阻挡层和所述封接层的材质均为绝缘材料，例如可以为陶瓷胶、玻璃胶等。其中，根据选择的所述阻挡层与所述封接层的材质，选择合适的烧结温度和烧结时间；例如当所述阻挡层与所述封接层的材质为玻璃胶时，烧结温度可以为550℃～700℃，烧结时间可以为6min～7min。
每层所述基板上的所述导通层的形状和位置任意，只要能够使得相邻两层所述基板上的导通层之间能够对准连接即可。所述导通层的材质可以为银、铂、铜等导电材料。
按照步骤S5，将相邻两层所述基板通过所述封接层进行封接，以使得所述封接层与相邻两层所述基板围成空腔以及使得相邻两层所述基板上的导线层之间通过所述导通层电连接，所述导通层位于所述空腔中。
将相邻两层所述基板通过所述封接层进行封接的步骤包括：将相邻两层所述基板上的所述封接层之间以及未烧结的所述导通层之间进行对准贴合，并执行烧结工艺，以使得相邻两层所述基板上的所述封接层之间连接以形成封闭的所述空腔，以及使得相邻两层所述基板上的所述导通层之间连接导通，进而使得相邻两层所述基板的顶表面上的电路层之间通过导线层和导通层实现导通。其中，由于是将相邻两层所述基板上的所述封接层之间以及未烧结的所述导通层之间执行共烧，选择合适材质的所述封接层和所述导通层，以使得所述封接层和所述导通层的烧结温度接近，例如封接时的烧结工艺的温度可以为550℃～950℃，烧结时间可以为6min～12min。
由于在所述导通层烧结之前，印刷到所述基板上的未烧结的所述导通层是粘稠的，而将相邻两层所述基板进行封接时，相邻两层所述基板上的未烧结的所述导通层之间贴合且相互挤压，会导致未烧结的所述导通层向周围溢出，因此，要求每层所述基板上未烧结的所述导通层的远离所述基板的一面高于所述封接层和所述阻挡层的远离所述基板的一面，以使得在确保相邻两层所述基板上的所述封接层之间以及所述阻挡层之间能够分别贴合且在烧结后各自连接的同时，确保相邻两层所述基板上的未烧结的所述导通层之间能够充分贴合，进而确保在烧结后实现相邻两层所述基板上的所述导通层之间连接导通的可靠性。
并且，在每层所述基板上的所述阻挡层与所述导通层相对的面中，优选所述阻挡层的面更大，以使得在相邻两层所述基板封接时，相邻两层所述基板上的所述阻挡层之间连接后能够阻挡未烧结的所述导通层的溢出对所述空腔中的所述电路层的影响。并且，每层所述基板上的所述阻挡层与所述导通层之间以及所述导通层与所述封接层之间均间隔有空隙，空隙用于容纳未烧结的所述导通层向周围溢出的部分。
另外，若在所述步骤S3中，在形成位于非最顶层所述基板的顶表面上的电路层的同时，未形成位于最顶层所述基板的顶表面上的电路层，则在相邻两层所述基板通过所述封接层进行封接之后，可以在最顶层所述基板的顶表面上形成所述电路层。其中，可以采用先印刷再烧结的方法或直接采用焊接的方法在最顶层所述基板的顶表面上形成所述电路层。
参阅图6k，将所述第一封接层341与所述第二封接层342进行对准贴合、所述第一阻挡层361与所述第二阻挡层362进行对准贴合以及未烧结的所述第一导通层351与未烧结的所述第二导通层352进行对准贴合，并烧结，以使得所述第一层基板31、所述第二层基板32、所述第一封接层341以及所述第二封接层342形成封闭的空腔37，所述第一阻挡层361与所述第二阻挡层362之间连接，所述第一导通层351与所述第二导通层352之间连接，所述第一阻挡层361、所述第二阻挡层362、所述第一导通层351以及所述第二导通层352位于所述空腔37中；所述第一阻挡层361和所述第二阻挡层362的连接能够阻挡未烧结的所述第一导通层351与未烧结的所述第二导通层352贴合挤压时的溢出对所述第一电路层311的影响。
参阅图6l，在所述第一层基板31和所述第二层基板32通过所述第一封接层341和所述第二封接层342进行封接之后，在所述第二层基板32的顶表面上形成第二电路层321。
另外，所述封接层可以包括环形部和延伸部，所述环形部位于每层所述基板的边缘，以使得相邻两层所述基板上的环形部与相邻两层所述基板在封接后形成所述空腔，即所述环形部位于所述空腔的边缘；所述延伸部从所述环形部向所述空腔中延伸，具体向所述通孔方向延伸。其中，所述延伸部覆盖所述通孔；或者，相邻两层所述基板中的至少一层所述基板上的延伸部中形成有一开口，所述开口至少与所述通孔对准。
参阅图6e，图6e是图6d的向第一层基板的顶表面方向俯视的示意图，从图6e中可看出，所述第一封接层341包括第一环形部3411和第一延伸部3412，所述第一环形部3411位于所述第一层基板31的顶表面的边缘；参阅图6j，图6j是图6i的向第二层基板的底表面方向俯视的示意图，从图6j中可看出，所述第二封接层342包括第二环形部3421和第二延伸部3422，所述第二环形部3421位于所述第二层基板32的底表面的边缘。在封接后，所述第一环形部3411与所述第二环形部3421对准连接，所述第一延伸部3412和所述第二延伸部3422对准连接，所述第一延伸部3412和所述第二延伸部3422均位于所述空腔37中，且所述第一延伸部3412和所述第二延伸部3422均从对应的环形部向所述通孔322方向延伸，以使得所述第一延伸部3412和所述第二延伸部3422覆盖所述通孔322。
另外，参阅图7a和图8，所述第二层基板32上的第二延伸部3422中形成有开口38，由于所述第一层基板31上的第一延伸部3412中未形成开口，则在所述开口38的位置相当于形成了一凹槽；参阅图7b、图8和图9，所述第一层基板31上的第一延伸部3412和所述第二层基板32上的第二延伸部3422中形成有开口38，开口38暴露出所述第一层基板31，开口38的位置相当于在所述第一延伸部3412和所述第二延伸部3422中形成另一通孔。从图7a和图7b中可看出，所述开口38与所述通孔322对准，即所述开口38的横截面与所述通孔322的横截面完全对准；另外，所述开口38的横截面也可以包围所述通孔322的横截面，以使得所述第一延伸部3412和所述第二延伸部3422包围所述通孔322，此时，在形成所述第二延伸部3422时，可以避免所述第二延伸部3422填充进入所述通孔322中。
由上述步骤S1至步骤S5可知，本发明的导通结构的制作方法与现有的导通结构的制作方法相比，为了使得相邻两层基板上的电路层之间导通，不再需要向通孔中填充导电材料来实现，而是通过在相邻两层所述基板的相对的面上均形成导通层，并将相邻两层所述基板之间的封接工艺与二者之间的导通工艺相结合，通过一步共烧的方式同时使得相邻两层所述基板上的封接层之间对准连接以及相邻两层所述基板上的导通层之间对准电连接，即同时实现了相邻两层所述基板之间的封接和相邻两层基板上的电路层之间的导通，简化了工艺步骤，使得工艺成本得到降低；且能够减少导电材料的使用量，节省了原材料成本；并且，通过相邻两层所述基板上的导通层之间直接接触渗透以及烧结固化形成了稳定的导通结构，避免了向通孔中填充导电材料而导致的无法填满通孔底部的问题(即图1中所示的盲孔底部A1处的导电材料不足)，进而避免导致导通连接的可靠性降低。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (17)
1.一种导通结构，其特征在于，包括：
层叠的至少两层基板，每层所述基板的顶表面上形成有电路层，非最底层所述基板上形成有至少一通孔；
导线层，位于每层所述基板的表面和所述通孔的内壁上，每层所述基板上的导线层与电路层电连接；
封接层，位于相邻两层所述基板之间，所述封接层与相邻两层所述基板围成空腔；以及，
导通层，位于所述空腔中，且相邻两层所述基板上的导线层之间通过所述导通层电连接。
2.如权利要求1所述的导通结构，其特征在于，所述导通结构还包括阻挡层，至少位于所述导通层和所述电路层之间，以阻挡所述导通层与所述电路层接触。
3.如权利要求2所述的导通结构，其特征在于，所述阻挡层与所述封接层的材质相同。
4.如权利要求1所述的导通结构，其特征在于，所述导线层位于最底层所述基板的顶表面以及非最底层所述基板的顶表面和底表面，非最底层所述基板的顶表面和底表面上的导线层通过所述通孔内壁上的导线层连接；所述导通层分别与上一层所述基板的底表面上的导线层以及下一层所述基板的顶表面上的导线层电连接。
5.如权利要求1所述的导通结构，其特征在于，所述封接层包括环形部和延伸部，所述环形部位于相邻两层所述基板之间的边缘，所述延伸部从所述环形部向所述通孔方向延伸。
6.如权利要求5所述的导通结构，其特征在于，所述延伸部覆盖所述通孔；或者，所述延伸部的部分厚度或全部厚度中形成有一开口，所述开口至少与所述通孔对准。
7.如权利要求1～6中任一项所述的导通结构，其特征在于，所述基板的材质为绝缘材料，或者，所述基板的表面覆盖有绝缘材料。
8.一种导通结构的制作方法，其特征在于，包括：
提供至少两层基板，非最底层所述基板上形成有至少一通孔；
形成导线层于每层所述基板的表面和所述通孔的内壁上；
形成电路层至少于非最顶层所述基板的顶表面上以及形成封接层于每层所述基板上，每层所述基板上的电路层与导线层电连接；
形成未烧结的导通层于每层所述基板上；以及，
将相邻两层所述基板通过所述封接层进行封接，以使得所述封接层与相邻两层所述基板围成空腔以及使得相邻两层所述基板上的导线层之间通过所述导通层电连接，所述导通层位于所述空腔中。
9.如权利要求8所述的导通结构的制作方法，其特征在于，在形成所述导线层于每层所述基板的表面和所述通孔的内壁上之后以及形成未烧结的所述导通层于每层所述基板上之前，形成至少位于未烧结的所述导通层和所述电路层之间的阻挡层，以阻挡未烧结的所述导通层与所述电路层接触。
10.如权利要求9所述的导通结构的制作方法，其特征在于，所述阻挡层与所述封接层同时形成。
11.如权利要求8所述的导通结构的制作方法，其特征在于，形成所述导线层于每层所述基板的表面和所述通孔的内壁上的步骤包括：
印刷导电材料于最底层所述基板的顶表面以及非最底层所述基板的顶表面和底表面上，且在印刷所述导电材料于非最底层所述基板的顶表面和/或底表面上时，将所述导电材料吸附至所述通孔的内壁上；以及，
烧结所述导电材料，以形成所述导线层。
12.如权利要求8所述的导通结构的制作方法，其特征在于，先形成所述电路层至少于非最顶层所述基板的顶表面上，再形成所述封接层于每层所述基板上；或者，先形成所述封接层于每层所述基板上，再形成所述电路层至少于非最顶层所述基板的顶表面上。
13.如权利要求8所述的导通结构的制作方法，其特征在于，将相邻两层所述基板通过所述封接层进行封接的步骤包括：
将相邻两层所述基板上的所述封接层之间以及未烧结的所述导通层之间进行对准贴合，并执行烧结工艺，以使得相邻两层所述基板上的所述封接层之间以及所述导通层之间连接。
14.如权利要求9所述的导通结构的制作方法，其特征在于，每层所述基板上未烧结的所述导通层的远离所述基板的一面高于所述封接层和所述阻挡层的远离所述基板的一面。
15.如权利要求8所述的导通结构的制作方法，其特征在于，所述封接层包括环形部和延伸部，所述环形部位于所述空腔的边缘，所述延伸部从所述环形部向所述通孔方向延伸。
16.如权利要求15所述的导通结构的制作方法，其特征在于，所述延伸部覆盖所述通孔；或者，相邻两层所述基板中的至少一层所述基板上的延伸部中形成有一开口，所述开口至少与所述通孔对准。
17.如权利要求8～16中任一项所述的导通结构的制作方法，其特征在于，所述基板的材质为绝缘材料，或者，所述基板的表面覆盖有绝缘材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110438071.XA CN113207223A (zh) | 2021-04-22 | 2021-04-22 | 导通结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110438071.XA CN113207223A (zh) | 2021-04-22 | 2021-04-22 | 导通结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113207223A true CN113207223A (zh) | 2021-08-03 |
Family
ID=77027942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110438071.XA Pending CN113207223A (zh) | 2021-04-22 | 2021-04-22 | 导通结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113207223A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204664A (ja) * | 1992-12-28 | 1994-07-22 | Dai Ichi Kogyo Seiyaku Co Ltd | 多層化基板 |
| CN1304284A (zh) * | 1999-11-10 | 2001-07-18 | 索尼化学株式会社 | 多层结构的柔性布线板及其制造方法 |
| US20070023387A1 (en) * | 2005-07-28 | 2007-02-01 | Litton Systems, Inc. | Printed circuit board interconnection and method |
| US20150208512A1 (en) * | 2014-01-20 | 2015-07-23 | Ngk Spark Plug Co., Ltd. | Manufacturing method of part-mounting package |
-
2021
- 2021-04-22 CN CN202110438071.XA patent/CN113207223A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204664A (ja) * | 1992-12-28 | 1994-07-22 | Dai Ichi Kogyo Seiyaku Co Ltd | 多層化基板 |
| CN1304284A (zh) * | 1999-11-10 | 2001-07-18 | 索尼化学株式会社 | 多层结构的柔性布线板及其制造方法 |
| US20070023387A1 (en) * | 2005-07-28 | 2007-02-01 | Litton Systems, Inc. | Printed circuit board interconnection and method |
| US20150208512A1 (en) * | 2014-01-20 | 2015-07-23 | Ngk Spark Plug Co., Ltd. | Manufacturing method of part-mounting package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090236143A1 (en) | Multilayer wiring board, multilayer wiring board unit and electronic device | |
| KR100412155B1 (ko) | 전자 부품 장치 및 그의 제조방법 | |
| CN102119588B (zh) | 元器件内置模块的制造方法及元器件内置模块 | |
| CN103493610A (zh) | 刚性柔性基板及其制造方法 | |
| CN101789383B (zh) | 具有凹穴结构的封装基板的制作方法 | |
| EP2965596B1 (en) | The invention relates to a method for producing a printed circuit board with multilayer sub-areas in sections | |
| US9538644B2 (en) | Multilayer wiring substrate and module including same | |
| CN112770495B (zh) | 全向内埋模组及制作方法、封装结构及制作方法 | |
| JP2001177048A (ja) | 半導体装置及びその製造方法、ならびに電子機器 | |
| CN113207223A (zh) | 导通结构及其制作方法 | |
| CN100459078C (zh) | 一种基板的制造方法 | |
| JPH0794868A (ja) | 多層配線基板及びその製造方法 | |
| TWI741666B (zh) | 內埋式電路板及其製作方法 | |
| CN110691456A (zh) | 具有填缝层的电路板结构 | |
| US9578747B2 (en) | Structure of via hole of electrical circuit board | |
| CN112151459B (zh) | 封装电路结构及其制作方法 | |
| JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
| TW201929617A (zh) | 可撓式基板及其製法 | |
| CN116031232A (zh) | 封装载板、其制备方法、线路基板、封装结构及电子设备 | |
| JP4558004B2 (ja) | 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器 | |
| CN117336949A (zh) | 多层电路板及其制作方法 | |
| CN116963394A (zh) | 嵌埋连接器的电路板及其制作方法 | |
| WO2019198154A1 (ja) | 部品内蔵基板、及び部品内蔵基板の製造方法 | |
| CN114521055A (zh) | 内埋式电路板及其制造方法 | |
| WO2017103998A1 (ja) | 部品内蔵基板、及び部品内蔵基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210803 |