JP2001144206A - 多層構造のフレキシブル配線板とその製造方法 - Google Patents
多層構造のフレキシブル配線板とその製造方法Info
- Publication number
- JP2001144206A JP2001144206A JP32029899A JP32029899A JP2001144206A JP 2001144206 A JP2001144206 A JP 2001144206A JP 32029899 A JP32029899 A JP 32029899A JP 32029899 A JP32029899 A JP 32029899A JP 2001144206 A JP2001144206 A JP 2001144206A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- wiring board
- coating
- film
- flexible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Abstract
を提供する。 【解決手段】フレキシブル基板素片10の金属配線15
に、他のフレキシブル基板素片30の金属突起42を当
接させ、超音波印加によって接続する際、予め、金属配
線15と金属突起42の少なくとも一方の表面にビッカ
ース硬度80kgf/mm2以下の軟質金属被膜21、
43を形成しておく。全体を加熱しながら超音波接合す
ると信頼性の高い接合を得ることができる。
Description
ブル配線板の技術分野にかかり、特に、半導体素子を搭
載するのに適したフレキシブル配線板に関する。
す求められており、チップ状態の半導体素子を搭載でき
る多層構造のフレキシブル配線板が重要視されている。
二種類の単層構造のフレキシブル基板素片を示してお
り、これらフレキシブル基板素片110、130を用い
て従来技術の多層構造のフレキシブル配線板を製造する
工程を説明する。
30のうち、一方のフレキシブル基板素片110は、ベ
ースフィルム112と、該ベースフィルム112上に配
置された金属配線115と、該金属配線115上に貼付
されたカバーフィルム117とを有している。
は、所定形状にパターニングされており、そのパターニ
ングによってカバーフィルム117には、複数の開口部
119が設けられている。各開口部119は、金属配線
115上の位置に配置されている。
様に、ベースフィルム137と、該ベースフィルム13
7上に配置された金属配線135と、金属配線135上
に貼付されたカバーフィルム132とを有している。
32と金属配線は、それぞれ所定形状にパターニングさ
れており、そのパターニングによってカバーフィルム1
32とベースフィルム137には、それぞれ複数の開口
部138、139が設けられている。
配線135上に配置されており、ベースフィルム137
に設けられた開口部139底面には、金属配線135表
面が露出されており、他方、カバーフィルム132に設
けられた開口部138内には、メッキ法によって銅が充
填されている。その銅は、カバーフィルム132表面か
ら突き出るまで成長されており、その先端部分には、メ
ッキ法によって半田被膜140が形成され、突起本体1
36と半田被膜140とで、金属突起142が構成され
ている。
0、130を貼り合わせ、多層構造のフレキシブル配線
板を作成するためには、先ず、図7(a)に示すように、
2枚のフレキシブル基板素片110、130のカバーフ
ィルム117、137同士を向かい合わせに配置し、熱
可塑性樹脂フィルム151を間に挟んで密着させる。
軟化し、接着力を生じる性質を有しており、フレキシブ
ル基板素片130、110同士を押圧しながら加熱し、
熱可塑性樹脂フィルム151を軟化させると、カバーフ
ィルム117、137間が接着されると共に、金属突起
140が軟化した熱可塑性樹脂フィルム151内に埋没
し、その先端部分が金属配線115上に当接される(図
7(b))。
0、130が更に昇温すると、半田メッキ被膜140を
構成する半田金属が溶融する。次いで、冷却すると、固
化した半田金属155によって突起本体136と金属配
線115とが接続され、多層構造のフレキシブル配線板
150が得られる(図7(c))。
チップ等の電気部品を接続する場合には、位置合わせを
し、図8(a)に示すように、電気部品170の素子本体
171に形成されたバンプ175を、ベースフィルム1
32の開口部139底面に露出する金属配線135上に
位置させ、バンプ175先端を金属配線135表面に当
接させる。
172と、その表面に形成された半田被膜173とで構
成されており、バンプ175先端を金属配線135表面
に当接させた状態で電気部品170を加熱すると、半田
被膜173が溶融し、突起本体172が金属配線135
に接続される。
線板150上に電気部品170を搭載する場合、フレキ
シブル配線板150内に多数の金属配線を積層させ、多
層配線を形成しておくことで、多数のバンプ175を有
する電気部品170も搭載できるので、集積回路等を搭
載するのに適している。
配線板150では、半導体チップ170の半田被膜17
3を溶融させるときに、フレキシブル配線板150内の
半田金属155も加熱されてしまう。
り、あるいは再溶融したりすると、接続不良が発生して
しまう。図8(b)の符号156は、フレキシブル配線板
150内の金属配線115、135同士の接続部分であ
り、半田金属155が再溶融した結果、金属配線11
5、135間が接続不良になった状態を示している。
のような不都合が生じないフレキシブル配線板とその製
造技術を提供することにある。
に、請求項1記載の発明は、金属配線を有し、前記金属
配線の少なくとも一部表面に金属被膜が露出されたフレ
キシブル基板素片と、表面に金属被膜が形成された金属
突起を有するフレキシブル基板素片とを貼り合わせ、多
層構造のフレキシブル配線板を製造するフレキシブル配
線板の製造方法であって、前記金属配線上の金属被膜と
前記金属突起表面の金属被膜のうち、いずれか一方又は
両方の金属被膜の表面を、ビッカース硬度80kgf/
mm2以下の軟質金属被膜で構成させておき、前記接続
部の金属被膜と、前記金属突起表面の金属被膜とを接触
させた状態で超音波を印加し、前記金属配線と前記金属
突起とを接続させることを特徴とする。請求項2記載の
発明は、金属配線を有し、前記金属配線の少なくとも一
部表面に金属被膜が露出されたフレキシブル基板素片
と、表面に金属被膜が形成された金属突起を有するフレ
キシブル基板素片とを貼り合わせ、多層構造のフレキシ
ブル配線板を製造するフレキシブル配線板の製造方法で
あって、前記金属配線上の金属被膜と前記金属突起表面
の金属被膜のうち、いずれか一方の金属被膜の表面を、
ビッカース硬度80kgf/mm2以下の軟質金属被膜
で構成させ、他方の金属被膜の表面をビッカース硬度1
20kgf/mm2以上の硬質金属被膜と、ビッカース
硬度80kgf/mm2以下の軟質金属被膜とを積層さ
せて構成させておき、前記金属配線上の軟質金属被膜
と、前記金属突起表面の軟質金属被膜とを接触させて超
音波を印加し、前記金属配線と前記金属突起とを接続さ
せることを特徴とする。請求項3記載の発明は、請求項
1又は請求項2のいずれか1項記載のフレキシブル配線
板の製造方法であって、前記超音波を印加する前に前記
フレキシブル基板素片間に熱可塑性フィルムを配置し、
前記フレキシブル基板素片同士を予め互いに貼付してお
き、前記超音波印加の際に、少なくとも一方の前記フレ
キシブル基板素片を押圧して前記金属被膜同士を接触さ
せることを特徴とする。請求項4記載の発明は、請求項
1乃至請求項3のいずれか1項記載のフレキシブル配線
板の製造方法であって、前記超音波を印加する際に、前
記フレキシブル基板素片の少なくとも一方を50℃以上
に加熱することを特徴とする。請求項5記載の発明は、
少なくとも2層の金属配線が絶縁層を挟んで積層され、
一方の前記金属配線上に設けられた金属突起が、他方の
金属配線に超音波印加によって接続された多層構造のフ
レキシブル配線板であって、前記金属突起と、前記金属
突起に接続される金属配線の少なくとも一方の表面に
は、ビッカース硬度80kgf/mm2以下の軟質金属
被膜が形成されたことを特徴とする。請求項6記載の発
明は、請求項5記載のフレキシブル配線板であって、前
記軟質金属被膜は、金を主成分とする金被膜、白金を主
成分とする白金被膜、銀を主成分とする銀被膜、パラジ
ウムを主成分とするパラジウム被膜のいずれか一種以上
の金属被膜で構成されたことを特徴とする。請求項7記
載の発明は、少なくとも2層の金属配線が絶縁層を挟ん
で積層され、一方の前記金属配線に設けられた金属突起
が、他方の金属配線に超音波印加によって接続された多
層構造のフレキシブル配線板であって、前記金属突起
と、前記金属突起に接続される金属配線のいずれか一方
の表面には、ビッカース硬度80kgf/mm2(1kg
f/mm2=9.80665N/mm2)以下の軟質金属
被膜が形成され、他方の表面にはビッカース硬度120
kgf/mm2以上の硬質金属被膜と、ビッカース硬度
80kgf/mm2以下の軟質金属被膜とが積層され、
前記金属突起上の軟質金属被膜と、前記金属配線上の軟
質金属被膜とが超音波の印加によって接続されたことを
特徴とする。請求項8記載の発明は、請求項7記載のフ
レキシブル配線板であって、前記硬質金属被膜はニッケ
ルを主成分とするニッケル被膜で構成されたことを特徴
とする。請求項9記載の発明は、請求項7又は請求項8
のいずれか1項記載のフレキシブル配線板であって、前
記金属突起表面の軟質金属被膜と前記硬質金属被膜表面
の軟質金属被膜のいずれか一方又は両方は、金を主成分
とする金被膜、白金を主成分とする白金被膜、銀を主成
分とする銀被膜、パラジウムを主成分とするパラジウム
被膜のいずれか一種以上の金属被膜で構成されたことを
特徴とする。請求項10記載の発明は、電気装置であっ
て、請求項5乃至請求項9のいずれか1項記載のフレキ
シブル配線板と、前記フレキシブル配線板に半田接続さ
れた電気部品とを有することを特徴とする。
属突起が有する金属被膜と、金属配線に形成された金属
被膜とが接触され、超音波が印加されて接続されてい
る。従って、フレキシブル基板素片の金属配線間が半田
接続されておらず、金属被膜同士の金属接合によって接
続されており、半田が溶融する温度に加熱された場合で
も、金属配線間が開放状態になってしまったり、金属配
線間の接続が劣化するようなことはない。
とも一方の金属被膜は、ビッカース硬度80kgf/m
m2以下の軟質金属被膜で構成されている。従って、超
音波印加によって金属被膜間が接続されやすく、信頼性
が高い。
質金属被膜でもビッカース硬度120kgf/mm2以
上の硬質金属被膜でもよい。また、硬質金属被膜と軟質
金属被膜とを積層させてもよい。
対し、金被膜で構成された軟質金属被膜を接触させ、超
音波で接続させると、金被膜同士は接合性が高いので、
耐熱疲労性の高いフレキシブル配線板を得ることができ
る。
金属被膜形成しておくと、超音波による震動が金被膜同
士が接触する部分に強く加わるので、接合が一層強くな
る。
性樹脂フィルムなどの接着層を用いてフレキシブル基板
素片同士を接続しておくと、超音波接続の際の位置ずれ
を防止できる。
配線板をその製造方法と共に説明する。図1(a)を参照
し、符号11は銅から成る金属箔を示している。この金
属箔11裏面に、ポリイミドフィルムの原料液を塗布及
び熱処理し、ベースフィルム12を形成する(同図
(b))。次に、フォトリソグラフ工程とエッチング工程
により、金属箔11をパターニングする(同図(c))。図
1(c)の符号15はパターニングによって形成された金
属配線を示している。
から成るポリイミドワニスを塗付し、フォトリソグラフ
工程とエッチング工程によってパターニングした後、加
熱すると、ポリイミド前駆体が硬化し、カバーフィルム
17が形成される(同図(d)。図1(d)の符号19は、
パターニングによって形成されたカバーフィルム17の
複数の開口部19(図面上では2個示されている)を示し
ている。各開口部19は、金属配線15上に配置されて
おり、従って、各開口部19底面には金属配線15表面
が露出している。
面に露出した金属配線15表面に厚さ5μm、ビッカー
ス硬度120kgf/mm2以上のニッケル膜から成る
硬質金属被膜20形成し、次いで、その硬質金属被膜2
0表面に、メッキ法によって厚さ0.02μm、ビッカ
ース硬度80kgf/mm2以下の金被膜から成る軟質
金属被膜21を形成する。
及び軟質金属被膜21が形成された状態のフレキシブル
基板素片を示している。ベースフィルム12とカバーフ
ィルム17は、非熱可塑性のポリイミドフィルムであ
る。
に用いられる他のフレキシブル基板素片の製造工程を、
図2(a)〜(f)に示して説明する。
金属箔を示しており、この金属箔31の裏面に保護フィ
ルム34貼布し、表面にポリイミドフィルムの原料液を
塗布し、パターニングしてカバーフィルム32を形成す
る(図2(b))。
グによって複数の開口部33(図面上では2個示されて
いる)が形成されており、各開口部33底面には金属箔
31が露出している。
に露出した金属箔31上に銅を成長させると、開口部3
3内が銅で充填される、更にカバーフィルム32の表面
の高さを超えて銅が成長すると、先端がカバーフィルム
32上に突き出された突起本体40が形成される(図2
(c))。
ィルム34を剥離し、フォトレジスト工程とエッチング
工程によって金属箔31をパターニングし、金属配線3
5を形成する(図2(d))。
体からなるポリイミドワニスを塗付した後、パターニン
グし、熱処理によってベースフィルム37を形成する
(同図(e))。このベースフィルム37は、非熱硬化性の
ポリイミドフィルムであり、パターニングによって複数
の開口部45(図面上では1個示されている)が形成され
ている。各開口部45底面には金属配線35が露出して
いる。
9.99重量%の金薄膜から成る軟質金属被膜43を形
成すると、突起本体40と軟質金属被膜43とで構成さ
れた金属突起42が得られる(図2(f))。この軟質金属
被膜43のビッカース硬度は80kgf/mm2以下で
ある。図2の符号30は、上記の工程で形成されたフレ
キシブル基板素片を示している。
10、30を貼り合わせ、本発明のフレキシブル配線板
を得る工程について説明する。
板素片10のカバーフィルム17に形成された開口部に
対し、他方のフレキシブル基板素片30の金属突起42
を幹合わせ、フレキシブル基板素片10、30間に熱可
塑性樹脂フィルム51を配置し(図3(a))、互いに密着
させる。
(ここでは260℃に加熱した)、熱可塑性樹脂フィルム
51が軟化し、接着性が発現され、フレキシブル基板素
片10、30同士が互いに貼付される(図3(b))。
0が互いに押圧されることで、金属突起40が軟化した
熱可塑性樹脂フィルム51中に埋没し、その先端の軟質
金属被膜43が、硬質金属被膜20上の軟質金属被膜2
1表面に当接される。
0、30をヒータ53上に配置し、全体を100℃に加
熱しながら、超音波発生装置に接続された超音波振動子
54をフレキシブル基板素片10、30上に当接し、押
圧しながら超音波を印加する(図3(c))。
0、30の表面と平行な方向に印加されており、金属突
起42先端の軟質金属被膜43と硬質金属被膜20上の
軟質金属被膜21の界面が摺動する結果、その部分が接
合され、本発明のフレキシブル配線板50が得られる
(図3(d))。
3、21間が接合された部分を示しており、この部分5
5では、軟質金属被膜21、43を構成する金被膜同士
が金属結合によって接続されている。
0の評価試験を行った。また、金属配線15上の被膜と
突起本体40表面に形成された金属被膜の組合せと、超
音波印加の際の加熱温度を変え、実施例1と同じ工程で
多層構造のフレキシブル配線板を作製し、評価試験を行
った(実施例2〜7)。実施例6の硬質金は、ビッカース
硬度120kgf/mm2以上の金被膜を示している。
その評価結果を下記表に示す(実施例1)。
金属突起40表面にはニッケル被膜から成る硬質金属被
膜と金被膜から成る軟質金属被膜を積層させ、他方のフ
レキシブル基板素片の金属配線表面には金被膜から成る
軟質金属被膜を形成し、超音波を印加せずに密着させた
場合の評価結果である。
キシブル配線番の接合部分をミクロトームにより切り出
し、走査型電子顕微鏡を用いて断面の写真撮影を行い、
その状態を観察した結果である。「良好」とあるのは、
金属突起と金属配線の界面に金属結合が形成されている
状態を示しており、「部分接続」とあるのは、金属結合
が部分的にしか形成されていない状態を示している。
「接触」とあるのは、金属結合が形成されず、接触して
いるだけの状態を示している。
シブル配線板を用い、先ず、各フレキシブル基板に対
し、70個の接続箇所について導通試験を行った後、恒
温恒湿装置を121℃、2気圧、湿度100%の条件に
設定し、各フレキシブル配線板を恒温恒湿装置中に6時
間放置し、同じ接続箇所の導通試験を行った後、再度9
4時間放置し(保存時間の合計は100時間)、同様に、
同じ接続箇所の導通試験を行った結果である。表1中に
記載した数字は、各導通試験における導通が確認できた
説即箇所の個数である(全部導通していた場合には、数
字は70になる)。比較例に比べると、実施例1〜7は
導通箇所が多く、不良が全くないか、又は少ないことが
分かる。
在せず、硬質金属被膜(ニッケル被膜)と軟質金属被膜
(金被膜)とを積層させた金属被膜に対し、軟質金属被膜
を接合させた場合であって、超音波印加の際の加熱温度
を50℃以上にすると、信頼性の高いフレキシブル配線
板が得られることが分かる。
ル配線板を用い、70個の接続箇所について導通試験を
行った後、各フレキシブル配線板を、温度30℃、湿度
65%の条件に設定した恒温恒湿装置中に192時間放
置した後、220℃の赤外線リフロー炉中を120秒か
けて通過させ、導通試験を行った結果である。軟質金属
被膜同士が接合される構造のフレキシブル配線板(実施
例1〜6)の結果が特に優れている。
線板50に、半導体チップ等の電気部品を接続する工程
を説明する。先ず、図4(a)に示すように、電気部品7
0の素子本体71に形成されたバンプ75を、フレキシ
ブル配線板50の開口部45上に配置し、その先端を開
口部45底面の金属配線35に当接させる。
と、その表面に形成された半田被膜73とで構成されて
おり、バンプ75先端を金属配線35表面に当接させる
と、バンプ本体72表面の半田被膜73と金属配線35
表面の軟質金属被膜43とが接触する。
膜73を溶融させると、バンプ本体72と金属配線35
とが半田金属及び軟質金属被膜43によって接続される
(図4(b)。図4(b)の符号80は、フレキシブル配線
板50に電気部品70が搭載された電気装置80を示し
ている。
配線15、35間の接続に半田が用いられておらず、電
気部品70を搭載する際に、フレキシブル配線板50が
半田被膜73が溶融する温度に加熱されても、金属配線
15、35間の接続が劣化したり、不良になったりする
ことはない。
れた金属被膜43で構成された金属突起42を有するフ
レキシブル配線板50について説明したが、本発明のフ
レキシブル配線板は、突起本体40が銅メッキによって
形成されているものに限定されるものではない。例え
ば、本発明のフレキシブル配線板は、金属配線を突起本
体として用いるものも含まれる。
示したフレキシブル基板素片は、ベースフィルム62上
にパターニングされた金属配線65が配置されており、
その金属配線65の表面には軟質金属被膜63が形成さ
れている。このフレキシブル基板素片60では、金属配
線65表面は、ベースフィルム62表面よりも上部に位
置しており、金属配線65を突起本体とし、該金属配線
65と軟質金属被膜63とで金属突起64が構成されて
いる。
ーフィルム17に形成された開口部19底面に金属配線
15が存するフレキシブル基板10を貼り合わせる場
合、図6(a)に示すように、上記実施例で説明したフレ
キシブル基板素片10の開口部19に対し、図5で示し
たフレキシブル基板素片60の金属突起64とを向かい
合わせ、フレキシブル基板素片10、60間に熱可塑性
樹脂フィルム51を配置し(図6(a))、これらを密着さ
せる。
性樹脂フィルム51を軟化させ、ベースフィルム62表
面に存する金属配線65を熱可塑性樹脂フィルム51中
に押し込み、金属配線65、15表面の軟質金属被膜6
3、21同士を接触させる。
ベースフィルム62には、金属突起64が存する裏面位
置に開口部69が形成されている。
態のフレキシブル基板素片10、60を、金属突起64
裏面位置の開口部69を上方に向けてヒータ53上に配
置す金属突起65裏面位置の開口部69底面には、金属
配線65表面(又は金属配線65に形成された金属被膜
63)が露出されており、その部分に、棒状の超音波振
動子94の先端を当接させ、加熱しながら超音波を印加
すると、金属被膜21、63の界面に超音波が印加さ
れ、互いに摺動する(図6(c))。
に金属結合が形成され、フレキシブル基板素片10、6
0の金属配線15、65間が電気的に接続される。各金
属突起64毎に超音波を印加し、接続すべき全ての金属
突起64が金属配線15に接続されると、本発明の多層
構造のフレキシブル配線板90が得られる(図6(d))。
ル配線板50、90は、フレキシブル基板素片同士が、
半田金属によって接合されているのではなく、従って、
接合部分が溶融することはないから、半導体素子等の電
気部品を搭載する際に、半田金属が溶融する温度に加熱
されても接続不良が発生することはない。
0では、軟質金属被膜に金被膜を用いたが、本発明はこ
れに限定されるものではなく、金の代わりに白金、銀、
パラジウムも用い、ビッカース硬度80以下の軟質金属
被膜を構成することもできる。
にポリイミドの樹脂フィルムを用いたが、本発明は、加
熱されると接着性が発現される他の樹脂フィルムを用い
ることもできる。また、接着性を有する樹脂フィルムを
用いず、超音波で接合した部分だけでフレキシブル配線
板を構成してもよい。
7やカバーフィルム17、32にポリイミドを用いてい
たが、本発明はそれに限定されるものではなく、ポリエ
チレンやポリエステル、エポキシ等の原料液を塗布し、
それらのフィルムを構成させてもよい。また、金属配線
も、銅ではなく、アルミニウム等の他の金属で構成させ
ることもできる。
と硬質金属被膜を介して金属配線同士を接続することで
導通信頼性と耐熱性に優れたフレキシブル配線板を得る
ことができる。
成するフレキシブル基板素片の一例の製造工程を示す図
片の他の例の製造工程を示す図
造工程を説明するための図
導体素子を実装する工程を説明するための図
キシブル基板素片の例
の例のものの製造工程を説明するための図
製造工程を示す図
電気部品を接続する工程を説明するための図
脂フィルム) 20……硬質金属被膜 21、43……軟質金属被膜 42、64……金属突起 50、90……フレキシブル配線板 51……熱可塑性樹脂フィルム 70……電気部品 80……電気装置
Claims (10)
- 【請求項1】金属配線を有し、前記金属配線の少なくと
も一部表面に金属被膜が露出されたフレキシブル基板素
片と、 表面に金属被膜が形成された金属突起を有するフレキシ
ブル基板素片とを貼り合わせ、多層構造のフレキシブル
配線板を製造するフレキシブル配線板の製造方法であっ
て、 前記金属配線上の金属被膜と前記金属突起表面の金属被
膜のうち、いずれか一方又は両方の金属被膜の表面を、
ビッカース硬度80kgf/mm2以下の軟質金属被膜
で構成させておき、 前記接続部の金属被膜と、前記金属突起表面の金属被膜
とを接触させた状態で超音波を印加し、前記金属配線と
前記金属突起とを接続させることを特徴とするフレキシ
ブル配線板の製造方法。 - 【請求項2】金属配線を有し、前記金属配線の少なくと
も一部表面に金属被膜が露出されたフレキシブル基板素
片と、 表面に金属被膜が形成された金属突起を有するフレキシ
ブル基板素片とを貼り合わせ、多層構造のフレキシブル
配線板を製造するフレキシブル配線板の製造方法であっ
て、 前記金属配線上の金属被膜と前記金属突起表面の金属被
膜のうち、いずれか一方の金属被膜の表面を、ビッカー
ス硬度80kgf/mm2以下の軟質金属被膜で構成さ
せ、他方の金属被膜の表面をビッカース硬度120kg
f/mm2以上の硬質金属被膜と、ビッカース硬度80
kgf/mm2以下の軟質金属被膜とを積層させて構成
させておき、 前記金属配線上の軟質金属被膜と、前記金属突起表面の
軟質金属被膜とを接触させて超音波を印加し、前記金属
配線と前記金属突起とを接続させることを特徴とするフ
レキシブル配線板の製造方法。 - 【請求項3】前記超音波を印加する前に前記フレキシブ
ル基板素片間に熱可塑性フィルムを配置し、前記フレキ
シブル基板素片同士を予め互いに貼付しておき、 前記超音波印加の際に、少なくとも一方の前記フレキシ
ブル基板素片を押圧して前記金属被膜同士を接触させる
ことを特徴とする請求項1又は請求項2のいずれか1項
記載のフレキシブル配線板の製造方法。 - 【請求項4】前記超音波を印加する際に、前記フレキシ
ブル基板素片の少なくとも一方を50℃以上に加熱する
ことを特徴とする請求項1乃至請求項3のいずれか1項
記載のフレキシブル配線板の製造方法。 - 【請求項5】少なくとも2層の金属配線が絶縁層を挟ん
で積層され、 一方の前記金属配線上に設けられた金属突起が、他方の
金属配線に超音波印加によって接続された多層構造のフ
レキシブル配線板であって、 前記金属突起と、前記金属突起に接続される金属配線の
少なくとも一方の表面には、ビッカース硬度80kgf
/mm2以下の軟質金属被膜が形成されたことを特徴と
するフレキシブル配線板。 - 【請求項6】前記軟質金属被膜は、金を主成分とする金
被膜、白金を主成分とする白金被膜、銀を主成分とする
銀被膜、パラジウムを主成分とするパラジウム被膜のい
ずれか一種以上の金属被膜で構成されたことを特徴とす
る請求項5記載のフレキシブル配線板。 - 【請求項7】少なくとも2層の金属配線が絶縁層を挟ん
で積層され、 一方の前記金属配線に設けられた金属突起が、他方の金
属配線に超音波印加によって接続された多層構造のフレ
キシブル配線板であって、 前記金属突起と、前記金属突起に接続される金属配線の
いずれか一方の表面には、ビッカース硬度80kgf/
mm2以下の軟質金属被膜が形成され、他方の表面には
ビッカース硬度120kgf/mm2以上の硬質金属被
膜と、ビッカース硬度80kgf/mm2以下の軟質金
属被膜とが積層され、前記金属突起上の軟質金属被膜
と、前記金属配線上の軟質金属被膜とが超音波の印加に
よって接続されたことを特徴とするフレキシブル配線
板。 - 【請求項8】前記硬質金属被膜はニッケルを主成分とす
るニッケル被膜で構成されたことを特徴とする請求項7
記載のフレキシブル配線板。 - 【請求項9】前記金属突起表面の軟質金属被膜と前記硬
質金属被膜表面の軟質金属被膜のいずれか一方又は両方
は、金を主成分とする金被膜、白金を主成分とする白金
被膜、銀を主成分とする銀被膜、パラジウムを主成分と
するパラジウム被膜のいずれか一種以上の金属被膜で構
成されたことを特徴とする請求項7又は請求項8のいず
れか1項記載のフレキシブル配線板。 - 【請求項10】請求項5乃至請求項9のいずれか1項記
載のフレキシブル配線板と、前記フレキシブル配線板に
半田接続された電気部品とを有する電気装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32029899A JP3227444B2 (ja) | 1999-11-10 | 1999-11-10 | 多層構造のフレキシブル配線板とその製造方法 |
TW089123159A TW483076B (en) | 1999-11-10 | 2000-11-03 | Multi-layer structure flexible circuit board and its manufacturing method |
US09/707,957 US6524892B1 (en) | 1999-11-10 | 2000-11-08 | Method of fabricating multilayer flexible wiring boards |
KR10-2000-0066234A KR100478314B1 (ko) | 1999-11-10 | 2000-11-08 | 다층구조의 플렉시블 배선판과 그 제조방법 |
CNB001375040A CN100381025C (zh) | 1999-11-10 | 2000-11-09 | 多层结构的柔性布线板及其制造方法 |
US10/323,915 US6653736B2 (en) | 1999-11-10 | 2002-12-20 | Multilayer flexible wiring boards |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32029899A JP3227444B2 (ja) | 1999-11-10 | 1999-11-10 | 多層構造のフレキシブル配線板とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001144206A true JP2001144206A (ja) | 2001-05-25 |
JP3227444B2 JP3227444B2 (ja) | 2001-11-12 |
Family
ID=18119950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32029899A Expired - Fee Related JP3227444B2 (ja) | 1999-11-10 | 1999-11-10 | 多層構造のフレキシブル配線板とその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6524892B1 (ja) |
JP (1) | JP3227444B2 (ja) |
KR (1) | KR100478314B1 (ja) |
CN (1) | CN100381025C (ja) |
TW (1) | TW483076B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1280393A2 (en) * | 2001-07-06 | 2003-01-29 | Denso Corporation | Multilayer circuit board and method for manufacturing multilayer circuit board |
EP1395102A2 (en) * | 2002-08-28 | 2004-03-03 | Kuraray Co., Ltd. | Multi-layer circuit board and method of making the same |
JP2005223054A (ja) * | 2004-02-04 | 2005-08-18 | Fujikura Ltd | フレキシブル配線基板の端子部の超音波接合方法 |
JP2005311188A (ja) * | 2004-04-23 | 2005-11-04 | Fuchigami Micro:Kk | 多層配線基板 |
US7492045B2 (en) | 2006-10-31 | 2009-02-17 | Sanyo Electric Co., Ltd. | Semiconductor module, method for manufacturing semiconductor modules and mobile device |
US7745938B2 (en) | 2007-02-28 | 2010-06-29 | Sanyo Electric Co., Ltd. | Circuit device, a method for manufacturing a circuit device, and a semiconductor module |
US7757394B2 (en) | 2004-08-31 | 2010-07-20 | Sony Corporation | Multilayer wiring board |
US7915737B2 (en) | 2006-12-15 | 2011-03-29 | Sanyo Electric Co., Ltd. | Packing board for electronic device, packing board manufacturing method, semiconductor module, semiconductor module manufacturing method, and mobile device |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222578A (ja) * | 2001-01-26 | 2002-08-09 | Nitto Denko Corp | 中継フレキシブル配線回路基板 |
ES2388429T3 (es) * | 2001-10-23 | 2012-10-15 | David W. Schindel | Traductor ultrasónico de placa de circuito impreso |
US6924496B2 (en) * | 2002-05-31 | 2005-08-02 | Fujitsu Limited | Fingerprint sensor and interconnect |
JP3990962B2 (ja) * | 2002-09-17 | 2007-10-17 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP4329532B2 (ja) * | 2003-07-15 | 2009-09-09 | 日立電線株式会社 | 平角導体及びその製造方法並びにリード線 |
TWI375999B (en) * | 2007-06-07 | 2012-11-01 | Advanced Semiconductor Eng | Substrate with bumps process and structure |
US20090079082A1 (en) * | 2007-09-24 | 2009-03-26 | Yong Liu | Bonding pad structure allowing wire bonding over an active area in a semiconductor die and method of manufacturing same |
US8084348B2 (en) * | 2008-06-04 | 2011-12-27 | Oracle America, Inc. | Contact pads for silicon chip packages |
KR20100065689A (ko) * | 2008-12-08 | 2010-06-17 | 삼성전기주식회사 | 금속범프를 갖는 인쇄회로기판 및 그 제조방법 |
US8407888B2 (en) | 2010-05-07 | 2013-04-02 | Oracle International Corporation | Method of assembling a circuit board assembly |
JP5644286B2 (ja) * | 2010-09-07 | 2014-12-24 | オムロン株式会社 | 電子部品の表面実装方法及び電子部品が実装された基板 |
CN107256104B (zh) | 2012-01-12 | 2020-03-20 | 辛纳普蒂克斯公司 | 单层电容性图像传感器 |
JP2014187204A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
US9542023B2 (en) | 2013-08-07 | 2017-01-10 | Synaptics Incorporated | Capacitive sensing using matrix electrodes driven by routing traces disposed in a source line layer |
US9298325B2 (en) | 2013-09-30 | 2016-03-29 | Synaptics Incorporated | Processing system for a capacitive sensing device |
US20150091842A1 (en) | 2013-09-30 | 2015-04-02 | Synaptics Incorporated | Matrix sensor for image touch sensing |
US10042489B2 (en) | 2013-09-30 | 2018-08-07 | Synaptics Incorporated | Matrix sensor for image touch sensing |
US9459367B2 (en) | 2013-10-02 | 2016-10-04 | Synaptics Incorporated | Capacitive sensor driving technique that enables hybrid sensing or equalization |
US9274662B2 (en) | 2013-10-18 | 2016-03-01 | Synaptics Incorporated | Sensor matrix pad for performing multiple capacitive sensing techniques |
US9081457B2 (en) | 2013-10-30 | 2015-07-14 | Synaptics Incorporated | Single-layer muti-touch capacitive imaging sensor |
US9798429B2 (en) | 2014-02-28 | 2017-10-24 | Synaptics Incorporated | Guard electrodes in a sensing stack |
US10133421B2 (en) | 2014-04-02 | 2018-11-20 | Synaptics Incorporated | Display stackups for matrix sensor |
US9927832B2 (en) | 2014-04-25 | 2018-03-27 | Synaptics Incorporated | Input device having a reduced border region |
US9690397B2 (en) | 2014-05-20 | 2017-06-27 | Synaptics Incorporated | System and method for detecting an active pen with a matrix sensor |
US10175827B2 (en) | 2014-12-23 | 2019-01-08 | Synaptics Incorporated | Detecting an active pen using a capacitive sensing device |
US10990148B2 (en) | 2015-01-05 | 2021-04-27 | Synaptics Incorporated | Central receiver for performing capacitive sensing |
US9939972B2 (en) | 2015-04-06 | 2018-04-10 | Synaptics Incorporated | Matrix sensor with via routing |
CN105813380B (zh) * | 2015-04-17 | 2018-04-20 | 深圳市环基实业有限公司 | 一种led pcb板连接方法 |
US9715304B2 (en) | 2015-06-30 | 2017-07-25 | Synaptics Incorporated | Regular via pattern for sensor-based input device |
US9720541B2 (en) | 2015-06-30 | 2017-08-01 | Synaptics Incorporated | Arrangement of sensor pads and display driver pads for input device |
US10095948B2 (en) | 2015-06-30 | 2018-10-09 | Synaptics Incorporated | Modulation scheme for fingerprint sensing |
CN205028263U (zh) | 2015-09-07 | 2016-02-10 | 辛纳普蒂克斯公司 | 一种电容传感器 |
US10037112B2 (en) | 2015-09-30 | 2018-07-31 | Synaptics Incorporated | Sensing an active device'S transmission using timing interleaved with display updates |
US10067587B2 (en) | 2015-12-29 | 2018-09-04 | Synaptics Incorporated | Routing conductors in an integrated display device and sensing device |
CN106933400B (zh) | 2015-12-31 | 2021-10-29 | 辛纳普蒂克斯公司 | 单层传感器图案和感测方法 |
CN107086204B (zh) * | 2016-02-16 | 2019-08-13 | 华邦电子股份有限公司 | 电子元件封装体及其制造方法 |
KR102449619B1 (ko) | 2017-12-14 | 2022-09-30 | 삼성전자주식회사 | 반도체 패키지 및 이를 포함하는 반도체 모듈 |
CN113207223A (zh) * | 2021-04-22 | 2021-08-03 | 联合汽车电子有限公司 | 导通结构及其制作方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5223321A (en) * | 1981-07-17 | 1993-06-29 | British Telecommunications Plc | Tape-automated bonding of integrated circuits |
JPH0744625B2 (ja) | 1985-08-19 | 1995-05-15 | 株式会社リコー | ファクシミリ装置 |
JPS6240863U (ja) | 1985-08-28 | 1987-03-11 | ||
JPS62128132A (ja) * | 1985-11-29 | 1987-06-10 | Toshiba Corp | 電子部品実装回路およびその製作方法 |
JPS63304648A (ja) * | 1987-06-04 | 1988-12-12 | Matsushita Electric Ind Co Ltd | バンプ形成方法 |
JP2898706B2 (ja) | 1990-06-01 | 1999-06-02 | 株式会社日立製作所 | 多層配線基板およびその製造方法 |
US5296649A (en) * | 1991-03-26 | 1994-03-22 | The Furukawa Electric Co., Ltd. | Solder-coated printed circuit board and method of manufacturing the same |
JPH06252554A (ja) * | 1993-02-26 | 1994-09-09 | Hitachi Chem Co Ltd | 多層印刷配線板の製造方法 |
US5600103A (en) * | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
US5567329A (en) * | 1995-01-27 | 1996-10-22 | Martin Marietta Corporation | Method and system for fabricating a multilayer laminate for a printed wiring board, and a printed wiring board formed thereby |
JP3086158B2 (ja) * | 1995-07-26 | 2000-09-11 | 株式会社日立製作所 | 超音波ボンディング方法 |
JP3409957B2 (ja) * | 1996-03-06 | 2003-05-26 | 松下電器産業株式会社 | 半導体ユニット及びその形成方法 |
JP3420464B2 (ja) * | 1997-05-28 | 2003-06-23 | セイコープレシジョン株式会社 | 多層基板の製造方法及びその製造装置 |
KR100244580B1 (ko) * | 1997-06-24 | 2000-02-15 | 윤종용 | 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법 |
-
1999
- 1999-11-10 JP JP32029899A patent/JP3227444B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-03 TW TW089123159A patent/TW483076B/zh not_active IP Right Cessation
- 2000-11-08 US US09/707,957 patent/US6524892B1/en not_active Expired - Lifetime
- 2000-11-08 KR KR10-2000-0066234A patent/KR100478314B1/ko not_active IP Right Cessation
- 2000-11-09 CN CNB001375040A patent/CN100381025C/zh not_active Expired - Fee Related
-
2002
- 2002-12-20 US US10/323,915 patent/US6653736B2/en not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1280393A3 (en) * | 2001-07-06 | 2004-10-13 | Denso Corporation | Multilayer circuit board and method for manufacturing multilayer circuit board |
EP1280393A2 (en) * | 2001-07-06 | 2003-01-29 | Denso Corporation | Multilayer circuit board and method for manufacturing multilayer circuit board |
KR101010888B1 (ko) * | 2002-08-28 | 2011-01-25 | 가부시키가이샤 구라레 | 다층회로기판 및 그 제조 방법 |
EP1395102A2 (en) * | 2002-08-28 | 2004-03-03 | Kuraray Co., Ltd. | Multi-layer circuit board and method of making the same |
US8152950B2 (en) | 2002-08-28 | 2012-04-10 | Kuraray Co., Ltd. | Multi-layer circuit board and method of making the same |
EP1395102A3 (en) * | 2002-08-28 | 2007-03-14 | Kuraray Co., Ltd. | Multi-layer circuit board and method of making the same |
CN100441073C (zh) * | 2002-08-28 | 2008-12-03 | 可乐丽股份有限公司 | 多层电路板及其制造方法 |
JP2005223054A (ja) * | 2004-02-04 | 2005-08-18 | Fujikura Ltd | フレキシブル配線基板の端子部の超音波接合方法 |
JP2005311188A (ja) * | 2004-04-23 | 2005-11-04 | Fuchigami Micro:Kk | 多層配線基板 |
US7757394B2 (en) | 2004-08-31 | 2010-07-20 | Sony Corporation | Multilayer wiring board |
US7492045B2 (en) | 2006-10-31 | 2009-02-17 | Sanyo Electric Co., Ltd. | Semiconductor module, method for manufacturing semiconductor modules and mobile device |
US7915737B2 (en) | 2006-12-15 | 2011-03-29 | Sanyo Electric Co., Ltd. | Packing board for electronic device, packing board manufacturing method, semiconductor module, semiconductor module manufacturing method, and mobile device |
US7745938B2 (en) | 2007-02-28 | 2010-06-29 | Sanyo Electric Co., Ltd. | Circuit device, a method for manufacturing a circuit device, and a semiconductor module |
Also Published As
Publication number | Publication date |
---|---|
KR100478314B1 (ko) | 2005-03-23 |
CN1304284A (zh) | 2001-07-18 |
US6653736B2 (en) | 2003-11-25 |
CN100381025C (zh) | 2008-04-09 |
US6524892B1 (en) | 2003-02-25 |
TW483076B (en) | 2002-04-11 |
KR20010051540A (ko) | 2001-06-25 |
JP3227444B2 (ja) | 2001-11-12 |
US20030089984A1 (en) | 2003-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3227444B2 (ja) | 多層構造のフレキシブル配線板とその製造方法 | |
KR100272156B1 (ko) | 배선기판 조립체와 그 전기적 접합부 형성방법 | |
TW499826B (en) | Multilayer flexible wiring board | |
TWI287822B (en) | Film substrate and its manufacturing method | |
JPH07240496A (ja) | 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法 | |
JP2001068850A (ja) | フレキシブル基板 | |
JP2003007918A (ja) | 回路装置の製造方法 | |
WO2001056340A1 (fr) | Piece de materiau substrat, plaquette de circuits imprimes flexible et son procede de fabrication | |
JP3587748B2 (ja) | 多層フレキシブル配線板及び多層フレキシブル配線板製造方法 | |
JP3269390B2 (ja) | 半導体装置 | |
JPH10275826A (ja) | 半導体装置およびその製造方法 | |
JPH10335528A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
US7413935B2 (en) | Semiconductor device and method of fabricating the same | |
JPH09129778A (ja) | Pga型電子部品用基板 | |
JP2002151549A (ja) | 異方導電性フィルム | |
JP2001077531A (ja) | 多層基板の製造方法 | |
JPH04212277A (ja) | プリント配線板への端子の接続法 | |
JPH10256259A (ja) | マルチチップモジュールの製造方法 | |
JPH05327152A (ja) | 配線基板及びその製造方法 | |
JPH0539464A (ja) | 接着フイルムおよびフイルムキヤリアならびにそれを用いた接続構造 | |
JPH08250541A (ja) | 半導体素子実装基板およびその製造方法 | |
JPH05226430A (ja) | プローブカード構造体およびその製法 | |
JPH08316641A (ja) | 一括接続法による多層配線基板 | |
JP2004127612A (ja) | 導電性微粒子、電極端子の相互接続方法及び導電接続構造体 | |
JP3598058B2 (ja) | 回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 12 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |