JPH0539464A - 接着フイルムおよびフイルムキヤリアならびにそれを用いた接続構造 - Google Patents

接着フイルムおよびフイルムキヤリアならびにそれを用いた接続構造

Info

Publication number
JPH0539464A
JPH0539464A JP3027871A JP2787191A JPH0539464A JP H0539464 A JPH0539464 A JP H0539464A JP 3027871 A JP3027871 A JP 3027871A JP 2787191 A JP2787191 A JP 2787191A JP H0539464 A JPH0539464 A JP H0539464A
Authority
JP
Japan
Prior art keywords
film
adhesive
connection
film carrier
external substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3027871A
Other languages
English (en)
Inventor
Shu Mochizuki
周 望月
Masako Maeda
雅子 前田
Masakazu Sugimoto
正和 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP3027871A priority Critical patent/JPH0539464A/ja
Publication of JPH0539464A publication Critical patent/JPH0539464A/ja
Priority to US08/101,817 priority patent/US5431863A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

(57)【要約】 〔目的〕 接続リードと半導体素子との接続、および上
記半導体素子をフイルムキヤリアに接合して構成された
半導体装置と外部基板との接続等の際に、作業が容易で
しかも接続部の強度を大きくすることができる。 〔構成〕 片面全体に接続リード４が形成され、その所
定部分に複数の貫通口が形成されている。さらに、上記
接続リード４の接続部が上記所定部分に延びているフイ
ルムキヤリア３を準備する。このフイルムキヤリア３の
複数の貫通口形成領域と外部基板５のランド部６を重
ね、複数の貫通口のうちの所定の貫通口に金属物質を充
填してバンプ状突出物を形成し、これを利用して外部基
板６のランド部とフイルムキヤリア３の接続リード４を
接続する。また、上記フイルムキヤリア３の他面側に
は、ガラス転移温度が１５０℃以下の接着剤層８を備え
た絶縁性フイルム３’からなる接着フイルム３ａが接着
されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子の接続や半導
体装置を外部基板等に実装する際に用いられる接着フイ
ルム，フイルムキヤリアならびにそれを用いた接続構造
に関するものである。
【０００２】
【従来の技術】従来から、パツケージ基板やケースなど
の外部基板上にフイルムキヤリアを用いた半導体装置を
接続（アウターリードボンデイング）するには、半導体
装置のフイルムキヤリア上に銅等の導電性金属にて線状
に形成した接続リードが利用されている。例えば、図２
４に示すように、フイルムキヤリア３上に形成した接続
リード４と半導体素子１をバンプ２を介して接続した半
導体装置の外部基板５への実装は、外部基板５の表面に
形成した金属配線（ランド部）６とフイルムキヤリア３
上の接続リード４が利用されている。
【０００３】しかし、このような実装方法では、接続リ
ード４に切断や折り曲げ加工を施こす必要があり、作業
性が悪く、接続も容易に行なえない。さらに、接続リー
ド４はフイルムキヤリアから突出した構造であるので機
械的強度に乏しく、作業性に難点を有する。また、接続
リード４とランド部６との接続には、通常、半田リフロ
ー法などの熱的接合方式が採用されており、例えば液晶
パネルの如き金属酸化物透明電極上への実装には、予め
上記透明電極上を半田付けが可能なようにメタライズし
ておく必要があり作業が煩雑である。
【０００４】近年、異方導電性の膜や塗料を用いてフイ
ルムキヤリアと外部基板とを接合する方法も種々提案さ
れているが、何れの方法も作業性に難点があり、また異
方導電性の膜や塗料が高価であるため、高コストになる
という難点がある。
【０００５】
【発明が解決しようとする課題】このように、上記従来
の技術はそれぞれ難点を有しており、このような問題の
解決が求められている。
【０００６】本発明は、このような事情に鑑みなされた
もので、接続リードと半導体素子との接続、および
上記半導体素子をフイルムキヤリアに接合して構成され
た半導体装置と外部基板との接続等の際に作業が容易で
しかも接続部の強度を大きくしうる接着フイルム，フイ
ルムキヤリアならびにそれを用いた接続構造の提供をそ
の目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、フイルムの片面に、加熱下における加圧
時に流動性を示す接着剤層が形成され、その接着剤層の
接着剤のガラス転移点（Ｔｇ) が１５０℃以下である接
着フイルムを第１の要旨とし、絶縁性フイルムの所定の
領域に、複数の開口部が分布形成され、絶縁性フイルム
の片面に所定のパターンで形成された接続リードの接続
部が上記領域に延び、上記接続リードが形成された絶縁
性フイルムの片面もしくはその反対側の面に、上記領域
の少なくとも一部を被覆した状態で上記接着フイルムが
その接着剤層の接着力を利用して接合されているフイル
ムキヤリアを第２の要旨とし、外部基板もしくは半導体
素子の接続部に上記フイルムキヤリアの複数の開口部形
成領域が接着フイルムを外向きにした状態で重ねられ、
その複数の所定の開口部に充填された導電性物質もしく
は上記開口部形成領域に延びている接続リードの接続部
が上記外部基板もしくは半導体素子に接続部と電気的に
接続され、この電気的接続部の周囲において上記外部基
板もしくは半導体素子と上記フイルムキヤリアとの間が
上記開口部形成領域の開口部を経由して流入した流入接
着剤により埋められている接続構造を第３の要旨とす
る。
【０００８】
【作用】すなわち、上記接着フイルムは、例えば、所定
の領域に複数の開口部が分布形成され接続リードの接続
部が上記領域に延びている絶縁性フイルムに接合され、
フイルムキヤリアの一部となる。このようにして構成さ
れたフイルムキヤリアは、例えば外部基板のランド部
に、その開口部形成領域を重ね、複数の開口部のうちの
所定の開口部に金属物質を充填してバンプ状突出物に形
成し、これを利用して上記外部基板のランド部とフイル
ムキヤリアの接続リードとを接続し、その状態で、接着
剤を上記複数の開口部のうち導電性物質が充填されてい
ない開口部からフイルムキヤリアと外部基板との間に圧
入し両者の空間を埋め、上記ランド部と接続リードとの
接続部位の保護を行う。
【０００９】つぎに、実施例について説明する。
【００１０】
【実施例】図１は本発明の一実施例の接続構造（実装構
造）の断面図である。図において、３はフイルムキヤリ
アであり片面に接続リード４を形成した絶縁性フイルム
からなり、半導体素子１が接続（実装）されている。よ
り詳しく述べると、上記フイルムキヤリア３では、絶縁
性フイルムの裏面の全体に所定のパターンで接続リード
４が形成されており、その所定の領域に複数の貫通孔が
形成されている。そして、上記接続リードから上記所定
の領域に接続リード４の接続部が延びている。この接続
リード４の接続部に対応する貫通孔には、図２に示すよ
うに、金属物質が充填されバンプ状突出物２’を形成し
ている。このバンプ状突出物２’の突出先端は、図１に
示すように、外部基板５上の金属配線（ランド部）６と
電気的に接続されている。上記フイルムキヤリア３の表
面側には接着剤のガラス転移点（Tg) が１５０℃以下と
なつている接着剤層８を備えた絶縁性フイルム３’から
なる接着フイルム３ａが接着剤層８の接着力により接着
されている。
【００１１】図３および図４は図１の構造を得るための
方法を示す部分拡大断面図であり、図３は接続前の状
態、図４は接続後の状態を示す断面図である。図３にお
いて、絶縁性フイルム３’に支持された接着剤層８’は
フイルムキヤリア３の接続リード４形成部側に設けられ
ており、外部基板５のランド部６とバンプ状突出物とを
対面させ、その状態から両者を接合するため圧着する。
この圧着によつて図３に示すように、接着剤層８の接着
剤は、金属物質が充填されていない微細貫通孔７を通つ
て外部基板５とフイルムキヤリア３との間に圧入、充填
され、ランド部６およびその周辺の接続部を被覆保護
し、電気的導通の安定化と共に、耐機械的衝撃および耐
熱的衝撃の向上作用を奏する。
【００１２】なお、バンプ状突出物は、図５のように、
複数の貫通孔７にわたつて共通のバンプ状突出物を設け
るようにしてもよい。
【００１３】図６は本発明の他の実施例の接続構造を示
している。すなわち、この実施例では図１のフイルムキ
ヤリア３を裏返し、接続リード４から延びる接続部を外
部基板５のランド部６に対面させ、その状態で圧接して
ランド部６と接続リード４とを接続し、フイルムキヤリ
ア３の表面側の部分に設けられた接着フイルム３ａの接
着剤をフイルムキヤリア３の微細貫通孔から上記接続部
位の周辺に流延させその接続部位周辺の被覆を行つてい
る。このフイルムキヤリア３と外部基板５のランド部６
との接続についてより詳しく述べると、この接続は、図
７，図８に示すように、フイルムキヤリア３の接続リー
ド４の接続部を外部基板５のランド部６に位置合わせす
る。そして、その状態でフイルムキヤリア３の接続部を
ランド部６に重ね、フイルムキヤリア３の表面側から加
圧する。これにより接着フイルム３ａの裏面側の接着剤
がフイルムキヤリア３の微細貫通孔から図９，図１０に
示すように圧入され、フイルムキヤリア３と外部基板５
との接合間隙を埋め、上記接続部位およびその周辺を被
覆保護する。ここで図７，図９は接続リード方向に対し
て平行な方向の断面図、図８，図１０は接続リード方向
に対して垂直な方向の断面図である。また、図６におい
て、半導体素子１と接続リードとの接続は、フイルムキ
ヤリア３に設けた微細貫通孔に充填した金属物質２’に
よつて行つているが、この部分の接続は従来法、例えば
図５に示すようなバンプによつて行つてもよい。
【００１４】図１１は本発明のさらに他の実施例を示し
ている。この実施例は、フイルムキヤリア３の所定の領
域に、開口面積の大きな長孔状の切抜開口を、接続リー
ド４をも貫通させて形成するとともに、半導体素子１を
バンプ２を介してフイルムキヤリア３に接続している。
それ以外は図５と実質的に同じである。より詳しく述べ
ると、上記フイルムキヤリア３には、図１２，図１３に
示すように、その接続リード４の接続部をも貫通した状
態で長孔状切抜開口が設けられており、この部分を外部
基板５のランド部６に対面させ、その状態でフイルムキ
ヤリア３側から加熱加圧する。これにより、接着フイル
ム３ａの接着剤が、図１４，図１５に示すように、切抜
開口を通つてフイルムキヤリア３と外部基板５との間隙
に注入され、接続部位およびその周辺を被覆保護する。
ここで図１２，図１４は接続リード方向に対して平行な
方向の断面図、図１３，図１５はその垂直な方向の断面
図である。図１６，図１８，図２０，図２２は本発明の
方法に用いるフイルムキヤリアの絶縁性フイルム３の切
抜開口または端部切欠部の形状の一例を示す断面図、図
１７，図１９，図２１，図２３はその平面図である。。
【００１５】本発明においてフイルムキヤリア３および
絶縁性フイルム３’は、電気絶縁特性を有するフイルム
であればその素材に制限はなく、ポリエステル系樹脂，
エポキシ系樹脂，ウレタン系樹脂，ポリスチレン系樹
脂，ポリエチレン系樹脂，ポリアミド系樹脂，ポリイミ
ド系樹脂，アクリロニトリル−ブタジエン−スチレン
（ＡＢＳ）共重合体樹脂，ポリカーボネート樹脂，シリ
コーン系樹脂などの熱硬化性樹脂や熱可塑性樹脂を問わ
ず使用できる。これらのうち、耐熱性や機械的強度の点
からポリイミド系樹脂を用いることが好ましい。
【００１６】上記フイルムキヤリア３の片面に形成され
る接続リード４は、例えば金，銀，銅，ニツケル，コバ
ルトなどの各種金属、またはこれらを主成分とする各種
合金などの導電性材料によつて形成され、外部基板上の
金属配線と電気的に接続され、半導体装置に搭載されて
いる半導体素子の所定の機能を発揮せしめるように、所
望の線状パターンにて配線されている。
【００１７】上記フイルムキヤリア３に設ける貫通孔７
は、接続リード４と外部基板５上の金属配線（ランド
部）６との接続および接着剤の圧入のために重要であ
り、基板上のランド部６と接するフイルムキヤリア３の
ボンデイング領域内およびその近傍領域に、接続リード
の幅よりも小さな孔間ピツチにて、複数個が厚み方向に
設けられている。この貫通孔７は機械加工やレーザー加
工、光加工、化学エツチングなどの方法を用いて、任意
の孔径および孔間ピツチで設けることができ、例えばエ
キシマレーザーの照射にて穿孔加工を行なうことが好ま
しい。また、貫通孔７の孔径は、隣り合う貫通孔同士が
繋がらない程度にまで大きくし、さらに孔間ピツチもで
きるだけ小さくしてリードに接する貫通孔の数を増やす
ことが、後の工程にて充填する金属物質の電気抵抗を小
さくする上で好ましい。
【００１８】上記のようにして設けられた貫通孔７のう
ち、ボンデイング領域内に設けられた貫通孔には、半田
などの金属物質２’が充填されており、絶縁フイルム３
の表裏面を導通させている。さらに、金属物質２’が充
填されている貫通孔の接続リード４当接面と反対面には
図２に示すようなバンプ状突出物が数μｍ〜十数μｍの
高さにて形成されている。
【００１９】貫通孔７への金属物質２’の充填およびバ
ンプ状金属突出物の形成は、例えば接続リード４を電極
として電解メツキすることによつて、ボンデイング領域
内の貫通孔のみに選択的に行なえるものである。
【００２０】本発明の方法では上記バンプ状突出物を介
してフイルムキヤリア上の接続リード４が、外部基板５
上のランド部６と熱接着などの通常の電気的接続手段に
て接続されて半導体装置が実装され、電気的導通を得る
ことができるとともに、微細貫通孔７を通して接着剤を
外部基板５と絶縁性フイルム３との間隙に圧入して接続
部位の保護、固定を行なうものである。
【００２１】本発明の方法において接着フイルム３ａに
用いる接着剤としては、エポキシ系樹脂，フエノキシ系
樹脂，ウレタン系樹脂，ポリスチレン系樹脂，ポリエチ
レン系樹脂，ポリエステル系樹脂，ポリアミド系樹脂，
ポリイミド系樹脂，ポリカーボネート樹脂，シリコーン
系樹脂などの熱硬化性樹脂や熱可塑性樹脂を問わずＴｇ
が１５０℃以下のものであれば、問わずに使用できる。
【００２２】また、上記樹脂に、ＳＢＲ系合成ゴムやフ
ツ素ゴムなどをブレンドして使用してもよい。これらの
うち、圧入時の流動のしやすさや接続後の信頼性におい
て、Ｔｇが１００℃以下の樹脂が好ましい。具体的に
は、エポキシ樹脂，フエノキシ樹脂，ポリエステル樹脂
があげられる。
【００２３】また、メタクリル酸，全芳香族ポリイミド
および完全に硬化したエポキシ樹脂等のように、Ｔｇが
１５０℃を越える樹脂は、微細孔からの圧入が困難であ
り、強制的に注入させても外部基板とのぬれ性が不充分
となり、接着させることが困難である。
【００２４】つぎに、この具体例について説明する。
【００２５】
【具体例１〜３】厚み２５μｍのポリイミドフイルムの
片面に、下記の表１に示す互いにガラス転移点の異なる
樹脂をそれぞれ１０μｍ厚に塗工して、図３，図８，図
１３に示す方式で、各種外部基板との接着用試料を得
た。
【００２６】
【比較例】樹脂としてＴｇ１８５℃のメタクリル酸を用
いて、具体例１と同様の方法を用いて、外部基板との接
着を行つた。
【００２７】
【表１】
【００２９】つぎに、熱プレスを用いて外部基板との接
着を熱圧着により行つたところ、具体例１〜３の試料
は、接続リード４，ランド部６および接続部位を完全に
外気から遮断できるとともに、導通が安定し高い信頼性
を得ることができた。これに対して、比較例では、樹脂
が微細孔より完全に注入されず、熱プレス終了後、外部
基板５と半導体装置を形成するフイルムキヤリア３との
界面で剥離してしまつた。
【００３０】上記接着剤の圧入方法は微細貫通孔７へ接
着剤が注入されれば如何なる方法を用いてもよく、加熱
によつて流動性を高めて圧入する熱プレス法用いること
が好ましい。熱プレスの条件としては圧力５〜５００kg
／cm2 、好ましくは２０〜３００kg／cm2 （外部基板５
がガラスなどの脆い材質からなる場合は５〜１００kg／
cm2 程度）、温度５０〜２００℃、好ましくは１００〜
１８０℃、時間１０〜３００秒、好ましくは１０〜１２
０秒とする。また、接着剤は図３に示すように、フイル
ム状として用いることが作業性や注入量の正確性の点か
ら好ましいものである。
【００３１】このようにして接着剤を圧入して半導体装
置を実装した場合、接続リード、ランド部および接続部
位を完全に外気から遮断できるので、高い信頼性を得る
ことができる。
【００３２】
【発明の効果】以上のように本発明の接続構造によれ
ば、フイルムキヤリアと外部基板ないし半導体素子との
接続に際し、ボンデイング領域内およびその近傍領域の
絶縁性フイルムに複数の貫通孔を設け、フイルムキヤリ
アの接続リードの接続部もしくはその貫通孔等の開口部
内に充填された導電性物質を外部基板もしくは半導体素
子の接続部と接触させ、その状態で上記開口部を通して
接着剤を注入し、外部基板ないし半導体素子とフイルム
キヤリアとの間に注入してその空間を埋めている。した
がつて、従来のように接続リードを切断したり折り曲げ
加工する必要がなく接続，実装作業が容易になる。ま
た、外部基板のランド部等との接続部において従来のよ
うに接続リードがフイルムキヤリアから突出した構造に
なることがないため、機械的強度に優れており、しかも
接着剤を接続部ないしその周辺部に圧入してその部分を
外気との切断，被覆保護を行うこととなるため、機械的
衝撃や熱的衝撃に対する強度が大きくなり信頼性が高く
なる。そのうえ、比較的高価な異方導電性の膜や塗料を
用いないことからコストを低く抑えることも可能とな
る。しかも貫通孔の大きさや貫通孔，切抜開口等の大き
さやその形成ピツチを選択することによつて接続面積も
自由に設計できることから、接続面積の縮小化も可能と
なる。そのうえ、本発明のフイルムキヤリアおよび接着
フイルムは、上記のような接続構造の形成に際し、取り
扱い性も便利でしかも製造コストも安いという利点を有
する。
【図面の簡単な説明】
【図１】本発明の接続構造の断面図である。
【図２】貫通孔内に金属物質を充填し、バンプ状突出物
を形成した絶縁性フイルムの部分断面図である。
【図３】図１の構造を得るための方法を示す部分拡大断
面図である。
【図４】その接続状態を示す部分拡大断面図である。
【図５】バンプ状突出物を形成する他の例の断面図であ
る。
【図６】本発明の接続構造の他の例の断面図である。
【図７】外部基板のランド部にフイルムキヤリアを接続
リード方向に対して平行な方向の断面図である。
【図８】その接続リード方向に対して垂直な方向の断面
図である。
【図９】図７のフイルムキヤリアを外部基板に接着した
状態の接続リード方向に対して平行な方向の断面図であ
る。
【図１０】その接続リード方向に対して垂直な方向の断
面図である。
【図１１】本発明の接続構造のさらに他の実施例の断面
図である。
【図１２】フイルムキヤリア外部基板のランド部に接続
する前の状態を示す接続リード方向に対して平行な方向
の断面図である。
【図１３】その接続リード方向に対して垂直な方向の断
面図である。
【図１４】外部基板のランド部にフイルムキヤリアを接
着した状態の接続リード方向に対して平行な方向の断面
図である。
【図１５】その接続リード方向に対して垂直な方向の断
面図である。
【図１６】本発明の方法に用いる絶縁性フイルムの切欠
部または開口部の形状の一例を示す断面図である。
【図１７】その平面図である。
【図１８】本発明の方法に用いる絶縁性フイルムの切欠
部または開口部の形状の一例を示す断面図である。
【図１９】その平面図である。
【図２０】本発明の方法に用いる絶縁性フイルムの切欠
部または開口部の形状の一例を示す断面図である。
【図２１】その平面図である。
【図２２】本発明の方法に用いる絶縁性フイルムの切欠
部または開口部の形状の一例を示す断面図である。
【図２３】その平面図である。
【図２４】従来例を示す断面図である。
【符号の説明】
１ 半導体素子 ２’ 金属物質 ３ フイルムキヤリア ３’ 絶縁性フイルム ４ 接続リード ５ 外部基板 ６ ランド部 ７ 貫通孔 ８ 接着剤層

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 フイルムの片面に、加熱下における加圧
    時に流動性を示す接着剤層が形成され、その接着剤層の
    接着剤のガラス転移点（Ｔｇ) が１５０℃以下であるこ
    とを特徴とする接着フイルム。
  2. 【請求項２】 絶縁性フイルムの所定の領域に、複数の
    開口部が分布形成され、絶縁性フイルムの片面に所定の
    パターンで形成された接続リードの接続部が上記領域に
    延び、上記接続リードが形成された絶縁性フイルムの片
    面もしくはその反対側の面に、上記領域の少なくとも一
    部を被覆した状態で請求項１記載の接着フイルムがその
    接着剤層の接着力を利用して接合されていることを特徴
    とするフイルムキヤリア。
  3. 【請求項３】 開口部が貫通孔もしくは端部切欠部また
    は切抜開口である請求項２記載のフイルムキヤリア。
  4. 【請求項４】 外部基板もしくは半導体素子の接続部
    に、請求項２記載のフイルムキヤリアの複数の開口部形
    成領域が接着フイルムを外向きにした状態で重ねられ、
    その複数の開口部のうちの所定の開口部に充填された導
    電性物質もしくは上記開口部形成領域に延びている接続
    リードの接続部が上記外部基板もしくは半導体素子の接
    続部と電気的に接続され、この電気的接続部の周囲にお
    いて、上記外部基板もしくは半導体素子と上記フイルム
    キヤリアとの間が上記開口部形成領域の開口部を経由し
    て流入した流入接着剤により埋められていることを特徴
    とする接続構造。
JP3027871A 1991-01-28 1991-01-28 接着フイルムおよびフイルムキヤリアならびにそれを用いた接続構造 Pending JPH0539464A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3027871A JPH0539464A (ja) 1991-01-28 1991-01-28 接着フイルムおよびフイルムキヤリアならびにそれを用いた接続構造
US08/101,817 US5431863A (en) 1991-01-28 1993-08-04 Method of mounting semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3027871A JPH0539464A (ja) 1991-01-28 1991-01-28 接着フイルムおよびフイルムキヤリアならびにそれを用いた接続構造

Publications (1)

Publication Number Publication Date
JPH0539464A true JPH0539464A (ja) 1993-02-19

Family

ID=12232962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3027871A Pending JPH0539464A (ja) 1991-01-28 1991-01-28 接着フイルムおよびフイルムキヤリアならびにそれを用いた接続構造

Country Status (2)

Country Link
US (1) US5431863A (ja)
JP (1) JPH0539464A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410806A (en) * 1993-09-15 1995-05-02 Lsi Logic Corporation Method for fabricating conductive epoxy grid array semiconductors packages
US5863832A (en) * 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US5863812A (en) * 1996-09-19 1999-01-26 Vlsi Technology, Inc. Process for manufacturing a multi layer bumped semiconductor device
SG109426A1 (en) * 1999-08-16 2005-03-30 Nat Starch Chem Invest Film adhesive composition for electronic packaging
CN109273369B (zh) * 2017-07-17 2020-08-28 中芯国际集成电路制造(上海)有限公司 芯片封装方法及芯片封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017495A (en) * 1975-10-23 1977-04-12 Bell Telephone Laboratories, Incorporated Encapsulation of integrated circuits
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis

Also Published As

Publication number Publication date
US5431863A (en) 1995-07-11

Similar Documents

Publication Publication Date Title
EP0368262B1 (en) Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
US5120678A (en) Electrical component package comprising polymer-reinforced solder bump interconnection
JP3227444B2 (ja) 多層構造のフレキシブル配線板とその製造方法
EP0959648B1 (en) Printed wiring board and manufacturing method therefor
JPH1070362A (ja) 基板を結合する方法および構造
JPH1022589A (ja) 電子部品搭載用基板及びその製造方法
EP0544305A2 (en) Method of forming a contact bump using a composite film
US5303862A (en) Single step electrical/mechanical connection process for connecting I/O pins and creating multilayer structures
JP2003273160A (ja) 半導体実装モジュール
JPH0539464A (ja) 接着フイルムおよびフイルムキヤリアならびにそれを用いた接続構造
JP2002290028A (ja) プリント配線基板の接続方法及び接続構造
JP2654189B2 (ja) 半導体装置の実装方法
JP2815113B2 (ja) フィルムキャリアおよび半導体装置の製造方法
JP2574369B2 (ja) 半導体チップの実装体およびその実装方法
JPS60140790A (ja) 連結シ−ト
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JPH065735A (ja) 配線基板及び加圧ツール
JP2654190B2 (ja) 半導体装置の実装方法
JP2785832B2 (ja) 半導体装置の実装構造
JP3455602B2 (ja) 半導体素子実装基板の製造方法
JP2928822B2 (ja) 半導体装置およびその接続方法
JPH11103160A (ja) 半田部材及びプリント配線板
JPS60140896A (ja) 配線基板
JPH05267400A (ja) 接着フィルムおよびフィルムキャリアならびにそれを用いた接続構造
JPH0951018A (ja) 半導体装置およびその製造方法