JP2654190B2 - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JP2654190B2
JP2654190B2 JP19768189A JP19768189A JP2654190B2 JP 2654190 B2 JP2654190 B2 JP 2654190B2 JP 19768189 A JP19768189 A JP 19768189A JP 19768189 A JP19768189 A JP 19768189A JP 2654190 B2 JP2654190 B2 JP 2654190B2
Authority
JP
Japan
Prior art keywords
semiconductor device
connection
holes
external substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19768189A
Other languages
English (en)
Other versions
JPH0362534A (ja
Inventor
孝典 三好
一男 大内
正和 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP19768189A priority Critical patent/JP2654190B2/ja
Priority to DE68929282T priority patent/DE68929282T2/de
Priority to SG1996007397A priority patent/SG49842A1/en
Priority to EP89120640A priority patent/EP0368262B1/en
Priority to KR1019890016132A priority patent/KR960006763B1/ko
Priority to US07/433,108 priority patent/US5072289A/en
Publication of JPH0362534A publication Critical patent/JPH0362534A/ja
Application granted granted Critical
Publication of JP2654190B2 publication Critical patent/JP2654190B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は半導体装置の実装方法に関し、詳しくはフィ
ルムキャリアと外部基板との接続を強固に行なう実装方
法に関するものである。
<従来の技術> 従来から、パッケージ基板やケースなどの外部基板上
にフィルムキャリアを用いた半導体装置を接続(アウタ
ーリードボンディング)するには、半導体装置のフィル
ムキャリア上に銅などの導電性金属にて線状に形成した
接続リードが利用されている。例えば、第4図に示すよ
うに、フィルムキャリア3上に形成した接続リード4と
半導体素子1をバンプ2を介して接続した半導体装置の
外部基板5への実装は、外部基板5の表面に形成した金
属配線(ランド部)6とフィルムキャリア3上の接続リ
ード4が利用されている。
しかし、このような実装方法では接続リード4に切断
や折り曲げ加工を施こす必要があり、作業性が悪く、接
続も容易に行なえないものである。さらに、接続リード
4はフィルムキャリアから突出した構造であるので機械
的強度に乏しく、作業性に難点を有するものである。ま
た、接続リード4とランド部6との接続には、通常、半
田リフロー法などの熱的接合方式が採用されており、例
えば液晶パネルの如き金属酸化物透明電極上への実装に
は、予め上記透明電極上を半田付けが可能なようにメタ
ライズしておく必要がある。
近年、異方導電性の膜や塗料を用いてフィルムキャリ
アと外部基板とを接合する方法も種々提案されている
が、何れの方法も接続部の位置合わせを高精度に行なう
必要があり、また経済的にもコスト高となるものであ
る。
<発明が解決しようとする課題> 本発明は上記従来の技術が有する欠点を解決するため
になされたものであって、半導体装置を外部基板に実装
(アウターリードボンディング)するにあたり、接続リ
ードと外部基板との接合を高精度な位置決めを行なわず
とも容易に行なえ、しかも配線パターンの被覆保護およ
び強固な接着を接着剤にて行なうことによって、電気的
な接続信頼性を向上せしめる半導体装置の実装方法を提
供することを目的とするものである。
<課題を解決するための手段> 本発明者らは鋭意検討を重ねた結果、表裏面に貫通す
る微細孔を設けた絶縁性フィルムをフィルムキャリアに
用い、該貫通孔内に金属物質を充填し、さらにバンプ状
突出物を形成することによって、該貫通孔に接する接続
リードと外部基板上のランド部とが粗位置決めだけで容
易に接続することが可能となり、さらに接続リード、ラ
ンド部および実装部位を上記貫通孔から注入した被覆用
接着剤にて被覆することによって接続が強固となるだけ
でなく、電気的導通が安定し、機械的衝撃、熱的衝撃な
どにも極めて安定となり、信頼性の高い実装が可能とな
ることを見い出し、本発明を完成するに至った。
即ち、本発明の半導体装置の実装方法は、片面に接続
リードを形成した絶縁性フィルムからなるフィルムキャ
リアに半導体素子を接合してなる半導体装置を外部基板
上に実装する方法であって、外部基板上のランド部と接
する前記絶縁性フィルムのボンディング領域内およびそ
の近傍領域に、複数の微細貫通孔を厚み方向に設け、か
つボンディング領域内に設けられた貫通孔に金属物質を
充填およびバンプ状突出物を形成し、このバンプ状突出
物を介して前記接続リードを外部基板上のランド部と接
続すると共に、上記金属物質が充填されていない微細貫
通孔を通してフィルムキャリアと外部基板との間に接着
剤を圧入することを特徴とするものである。
<実施例> 以下、本発明の実施例を図面を用いて説明する。
第1図は本発明の半導体装置の実装方法にて得られる
構造の断面図であり、片面に接続リード4を形成した絶
縁性フィルムからなるフィルムキャリア3には、半導体
素子1が実装されており、金属物質を貫通孔内に充填し
バンプ状突出物(図示省略、バンプ状突出物は絶縁性フ
ィルム3の下面に位置する)を設けた絶縁性フィルム3
が、外部基板5上の金属配線(ランド部)6とバンプ状
突出物を介して接続されている。また、接着剤層8(支
持基材としての絶縁性フィルム3′に積層されている)
が絶縁性フィルム3の接続リード4形成側に圧着されて
いる。
第2図(a)および(b)は貫通孔7内に金属物質
2′を充填し、バンプ状突出物を形成した絶縁性フィル
ム3の部分断面図を示し、第2図(a)は金属物質2′
を充填した各貫通孔7にそれぞれバンプ状突出物を設け
た状態を示し、第2図(b)は複数の貫通孔7にわたっ
て共通のバンプ状突出物を設けた状態を示す。
第3図(a)および(b)は第1図の構造を得るため
の方法を示す部分拡大断面図であり、第3図(a)は接
続前の状態、第3図(b)は接続後の状態を示す断面図
である。第3図(a)において絶縁性フィルム3′に支
持された接着剤層8′は絶縁性フィルム3の接続リード
4形成部側に設けられており、外部基板5のランド部6
とバンプ状突出物とが接合するように圧着する。圧着に
よって第3図(b)に示すように、接着剤層8の接着剤
は金属物質が充填されていない微細貫通孔7を通って外
部基板5と絶縁性フィルム3との間に圧入、充填され、
ランド部6およびその周辺の接続部を被覆保護し、電気
的導通の安定化と共に、機械的衝撃や熱的衝撃にも極め
て安定なものとなる。
本発明において絶縁性フィルム3および3′は、電気
絶縁特性を有するフィルムであればその素材に制限はな
く、ポリエステル系樹脂、エポキシ系樹脂、ウレタン系
樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリ
アミド系樹脂、ポリイミド系樹脂、ABS樹脂、ポリカー
ボネート樹脂、シリコーン系樹脂などの熱硬化性樹脂や
熱可塑性樹脂を問わず使用できる。これらのうち、耐熱
性や機械的強度の点からポリイミド系樹脂を用いること
が好ましい。
上記絶縁性フィルム3の片面に形成される接続リード
4は、例えば金、銀、銅、ニッケル、コバルトなどの各
種金属、またはこれらを主成分とする各種合金などの導
電性材料によって形成され、外部基板上の金属配線と電
気的に接続され、半導体装置に搭載されている半導体素
子の所定の機能を発揮せしめるように、所望の線状パタ
ーンにて配線されている。
フィルムキャリアの上記絶縁フィルム3に設ける貫通
孔7は、接続リード4と外部基板5上の金属配線(ラン
ド部)6との接続および接着剤の圧入のために重要であ
り、基板上のランド部6と接する絶縁性フィルム3のボ
ンディング領域内およびその近傍領域に、接続リードの
幅よりも小さな孔間ピッチにて、複数個が厚み方向に設
けられている。この貫通孔7は機械加工やレーザー加
工、光加工、化学エッチングなどの方法を用いて、任意
の孔径および孔間ピッチで設けることができ、例えばエ
キシマレーザーの照射にて穿孔加工を行なうことが好ま
しい。また、貫通孔7の孔径は、隣り合う貫通孔同士が
繋がらない程度にまで大きくし、さらに孔間ピッチもで
きるだけ小さくしてリードに接する貫通孔の数を増やす
ことが、後の工程にて充填する金属物質の電気抵抗を小
さくする上で好ましい。
上記のようにして設けられた貫通孔7のうち、ボンデ
ィング領域内に設けられた貫通孔には、半田などの金属
物質2′が充填されており、絶縁フィルム3の表裏面を
導通させている。さらに、金属物質2′が充填されてい
る貫通孔の接続リード4当接面と反対面には第2図に示
すようなバンプ状突出部が数μm〜十数μmの高さにて
形成されている。
貫通孔7への金属物質2′の充填およびバンプ状金属
突出物の形成は、例えば接続リード4を電極として電解
メッキすることによって、ボンディング領域内の貫通孔
のみに選択的に行なえるものである。
本発明の方法では上記バンプ状突出物を介してフィル
ムキャリア上の接続リード4が、外部基板5上のランド
部6と熱接着などの通常の電気的接続手段にて接続され
て半導体装置が実装され、電気的導通を得ることができ
ると共に、微細貫通孔7を通して接着剤を外部基板5と
絶縁性フィルム3との間隙に圧入して接続部位の保護、
固定を行なうものである。
本発明の方法において用いる接着剤としては、エポキ
シ樹脂、合成ゴムの如き熱硬化性樹脂からなる接着剤、
フェノキシ樹脂やフッ素樹脂の如き熱可塑性樹脂からな
る接着剤など自体公知の接着剤を用いることができる
が、圧入時の流動しやすさの点から、ゴム系接着剤より
も樹脂タイプの接着剤を用いることが好ましい。
上記接着剤の圧入方法は微細貫通孔7へ接着剤が注入
されれば如何なる方法を用いてもよく、加熱によって流
動性を高めて圧入する熱プレス法用いることが好まし
い。熱プレスの条件としては圧力5〜500kg/cm2、好ま
しくは20〜300kg/cm2(外部基板5がガラスなどの脆い
材質からなる場合は5〜100kg/cm2程度)、温度50〜200
℃、好ましくは100〜180℃、時間10〜300秒、好ましく
は10〜120秒とする。また、接着剤は第3図に示すよう
に、フィルム状として用いることが作業性や注入量の正
確性の点から好ましいものである。
このようにして接着剤層を圧入して半導体装置を実装
した場合、接続リード、ランド部および接続部位を完全
に外気から遮断できるので、高い信頼性を得ることがで
きる。
なお、本発明の実装方法では外部基板と半導体とのア
ウターリードボンディング部に特定の貫通孔を設けた絶
縁フィルムを用いているが、半導体素子とフィルムキャ
リア部とのインナーリードボンディング部にも上記接続
方法を併用(第1図参照)してもよいことはいうまでも
ない。
<発明の効果> 以上のように本発明の半導体装置の実装方法による
と、フィルムキャリアと外部基板との接続に際し、ボン
ディング領域内およびその近傍領域の絶縁性フィルムに
貫通孔を設け、その内部に金属物質を充填し、さらにバ
ンプ状突出物を形成しているので、貫通孔の形成時は接
続リード形成部に粗位置合わせをするだけで良く、ま
た、外部基板との接続もバンプ状の突出物によって、高
精度に位置決めできるものであり、信頼性の高い電気的
接続が得られるものである。
また、従来のように接続リードを切断や折り曲げ加工
する必要がないので接続、実装作業が容易になる。
さらに、比較的高価な異方導電性の膜や塗料を用いな
いので低コスト化が図れると共に、貫通孔の大きさや孔
ピッチを選択することによって接続面積も自由に設計で
きるので、接続面積の縮小化も可能となるものである。
特に、本発明の方法では接着剤を接続部位周辺に圧入
して外気との遮断、被覆保護も行なっているので、機械
的衝撃や熱的衝撃に対しても強く、強固な接着によって
高い信頼性を発揮する実装方法である。
【図面の簡単な説明】
第1図は本発明の半導体装置の実装方法にて得られる構
造の断面図、第2図(a)および(b)は貫通孔内に金
属物質を充填し、バンプ状突出物を形成した絶縁性フィ
ルムの部分断面図、第3図(a)および(b)は第1図
の構造を得るための方法を示す部分拡大断面図、第4図
は従来の半導体装置の実装構造を示す断面図である。 1……半導体素子、2′……金属物質、3,3′……絶縁
性フィルム、4……接続リード、5……外部基板、6…
…ランド部、7……微細貫通孔、8……接着剤層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】片面に接続リードを形成した絶縁性フィル
    ムからなるフィルムキャリアに半導体素子を接合してな
    る半導体装置を外部基板上に実装する方法であって、外
    部基板上のランド部と接する前記絶縁性フィルムのボン
    ディング領域内およびその近傍領域に、複数の微細貫通
    孔を厚み方向に設け、かつボンディング領域内に設けら
    れた貫通孔に金属物質を充填およびバンプ状突出物を形
    成し、このバンプ状突出物を介して前記接続リードを外
    部基板上のランド部と接続すると共に、上記金属物質が
    充填されていない微細貫通孔を通してフィルムキャリア
    と外部基板との間に接着剤を圧入することを特徴とする
    半導体装置の実装方法。
JP19768189A 1988-11-09 1989-07-28 半導体装置の実装方法 Expired - Lifetime JP2654190B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP19768189A JP2654190B2 (ja) 1989-07-28 1989-07-28 半導体装置の実装方法
DE68929282T DE68929282T2 (de) 1988-11-09 1989-11-07 Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
SG1996007397A SG49842A1 (en) 1988-11-09 1989-11-07 Wiring substrate film carrier semiconductor device made by using the film carrier and mounting structure comprising the semiconductor
EP89120640A EP0368262B1 (en) 1988-11-09 1989-11-07 Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
KR1019890016132A KR960006763B1 (ko) 1988-11-09 1989-11-08 배선기판과 그 제조방법, 박막 캐리어, 반도체 장치 및 그 장착구조와 반도체 장치장착 방법
US07/433,108 US5072289A (en) 1988-11-09 1989-11-08 Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19768189A JP2654190B2 (ja) 1989-07-28 1989-07-28 半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JPH0362534A JPH0362534A (ja) 1991-03-18
JP2654190B2 true JP2654190B2 (ja) 1997-09-17

Family

ID=16378577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19768189A Expired - Lifetime JP2654190B2 (ja) 1988-11-09 1989-07-28 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP2654190B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2814966B2 (ja) * 1995-09-29 1998-10-27 日本電気株式会社 半導体装置
WO2016098865A1 (ja) * 2014-12-19 2016-06-23 富士フイルム株式会社 多層配線基板

Also Published As

Publication number Publication date
JPH0362534A (ja) 1991-03-18

Similar Documents

Publication Publication Date Title
EP0368262B1 (en) Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
US4744850A (en) Method for bonding an LSI chip on a wiring base
US5120678A (en) Electrical component package comprising polymer-reinforced solder bump interconnection
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US5672912A (en) Resin-sealed type semiconductor device and method for manufacturing the same
JP2000138313A (ja) 半導体装置及びその製造方法
JP2001257453A (ja) 配線基板、半導体装置及びそれらの製造方法
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JPH1022589A (ja) 電子部品搭載用基板及びその製造方法
US4238527A (en) Method of providing metal bumps on an apertured substrate
EP0544305A2 (en) Method of forming a contact bump using a composite film
JP2654190B2 (ja) 半導体装置の実装方法
JP2654189B2 (ja) 半導体装置の実装方法
JP2870533B1 (ja) 半導体装置およびその製造方法
JP2943788B2 (ja) 電子部品搭載用配線基板
JP3344295B2 (ja) 半田部材及びプリント配線板
JP2815113B2 (ja) フィルムキャリアおよび半導体装置の製造方法
JPH0539464A (ja) 接着フイルムおよびフイルムキヤリアならびにそれを用いた接続構造
JP2785832B2 (ja) 半導体装置の実装構造
JP2574369B2 (ja) 半導体チップの実装体およびその実装方法
JP3455602B2 (ja) 半導体素子実装基板の製造方法
JPH04345041A (ja) 半導体素子の実装構造
JP2654191B2 (ja) 半導体装置の実装方法
JPH03129745A (ja) 半導体装置の実装方法
JP2634672B2 (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100523