JP2654191B2 - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JP2654191B2
JP2654191B2 JP19768289A JP19768289A JP2654191B2 JP 2654191 B2 JP2654191 B2 JP 2654191B2 JP 19768289 A JP19768289 A JP 19768289A JP 19768289 A JP19768289 A JP 19768289A JP 2654191 B2 JP2654191 B2 JP 2654191B2
Authority
JP
Japan
Prior art keywords
connection
semiconductor device
adhesive
opening
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19768289A
Other languages
English (en)
Other versions
JPH0362535A (ja
Inventor
宗和 田中
正和 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP19768289A priority Critical patent/JP2654191B2/ja
Priority to EP89120640A priority patent/EP0368262B1/en
Priority to DE68929282T priority patent/DE68929282T2/de
Priority to SG1996007397A priority patent/SG49842A1/en
Priority to KR1019890016132A priority patent/KR960006763B1/ko
Priority to US07/433,108 priority patent/US5072289A/en
Publication of JPH0362535A publication Critical patent/JPH0362535A/ja
Application granted granted Critical
Publication of JP2654191B2 publication Critical patent/JP2654191B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は半導体装置の実装方法に関し、詳しくはフィ
ルムキャリアと外部基板との接続を強固に行なう実装方
法に関するものである。
<従来の技術> 従来から、パッケージ基板やケースなどの外部基板上
にフィルムキャリアを用いた半導体装置を接続(アウタ
ーリードボンディング)するには、半導体装置のフィル
ムキャリア上に銅などの導電性金属にて線状に形成した
接続リードが利用されている。
しかし、このような実装方法では機械的な衝撃や熱的
な衝撃に対して充分な接続強度を有しない場合があり、
その結果電気的接続における信頼性に欠けることがあ
る。
一方、異方導電性の膜や塗料を用いてフィルムキャリ
アと外部基板とを接合する方法も種々提案されている
が、ある程度の接続強度が得られるがこれら何れの方法
も間隙の狭い多ピンタイプでは、ピン間リークが発生す
るおそれがある。また経済的にもコスト高となるもので
ある。
<発明が解決しようとする課題> 本発明は上記従来の技術が有する欠点を解決するため
になされたものであって、半導体装置を外部基板に実装
(アウターリードボンディング)するにあたり、接続リ
ードと外部基板との接合において配線パターンの被覆保
護および強固な接着を行ない電気的な接続信頼性を向上
せしめ、特に多ピンタイプでのピン間リーク問題を解消
せしめた半導体装置の実装方法を提供することを目的と
するものである。
<課題を解決するための手段> 本発明者らは鋭意検討を重ねた結果、外部基板上のラ
ンド部と接続する接続リード近傍の絶縁性フィルムに切
欠部または開口部を設けた半導体装置を、外部基板上の
ランド部とを接続すると共に、上記切欠部等から接着剤
を注入することによって接続リード、ランド部および実
装部位が被覆できるので、接続が強固となりピン間リー
クが発生せず電気的導通が安定し、かつ機械的衝撃、熱
的衝撃などにも極めて安定となり、信頼性の高い実装が
可能となることを見い出し、本発明を完成するに至っ
た。
即ち、本発明の半導体装置の実装方法は、片面に接続
リードを形成した絶縁性フィルムからなるフィルムキャ
リアに半導体素子を接合してなる半導体装置を外部基板
に実装する方法であって、外部基板上のランド部と接続
する接続リード近傍の絶縁性フィルムに切欠部または開
口部を設けた半導体装置を、外部基板上のランド部に接
続すると共に、上記切欠部または開口部から接着剤を注
入することを特徴とするものである。
<実施例> 以下に、本発明の実施例を図面を用いて説明する。
第1図は本発明の半導体装置の実装方法にて得られる
構造の断面図であり、片面に接続リード4が形成されて
いる絶縁性フィルム3からなるフィルムキャリアには、
バンプ2を介して半導体素子1が実装されており、切欠
部または開口部(図示省略)を有する絶縁性フィルム3
上の接続リード4が外部基板5上の金属配線(ランド
部)6と接続されている。また、接着剤層8は絶縁性フ
ィルム3′に裏打ちされて接続リード当接面と反対面の
絶縁性フィルム3上に積層されており、熱圧着等の処理
を施して前記切欠部または開口部から接着剤層の接着剤
が注入されて接続部位の補強および接続部周辺の被覆を
行なっている。
第2図(a)および(b)、第3図(a)および
(b)は、第1図におけるフィルムキャリアと外部基板
上のランド部との接続部分の接続方法を説明する拡大断
面図であり、第2図(a)および第3図(a)は支持基
材としての絶縁性フィルム3′に接着剤層8が絶縁性フ
ィルム3の接続リード4形成面と反対面に積層された状
態を示す接続前の断面図、第2図(b)および第3図
(b)は圧着によって接着剤が接着剤層8が接する切欠
部または開口部7から注入されて、フィルムキャリアと
外部基板との接合間隙に注入され、接続部位およびその
周辺が被覆された状態を示す接続後の断面図である。な
お、第2図は接続リード方向に対して平行な方向の断面
図、第3図は接続リード方向に対して垂直な方向の断面
図を示す。
第4図〜第7図は本発明の方法に用いる絶縁性フィル
ム3の切欠部または開口部の形状の一例を示す図であ
り、各図(a)は断面図、(b)は平面図を示す。
本発明において用いる絶縁性フィルム3および3′
は、電気絶縁特性を有するフィルムであればその素材に
制限はなく、ポリエステル系樹脂、エポキシ系樹脂、ウ
レタン系樹脂、ポリスチレン系樹脂、ポリエチレン系樹
脂、ポリアミド系樹脂、ポリイミド系樹脂、ABS樹脂、
ポリカーボネート樹脂、シリコーン系樹脂などの熱硬化
性樹脂や熱可塑性樹脂を問わず使用できる。これらのう
ち、耐熱性や機械的強度の点からポリイミド系樹脂を用
いることが好ましい。
上記絶縁性フィルム3の片面に形成される接続リード
4は、例えば金、銀、銅、ニッケル、コバルトなどの各
種金属、またはこれらを主成分とする各種合金などの導
電性材料によって形成され、外部基板上の金属配線と電
気的に接続され、半導体装置に搭載されている半導体素
子の所定の機能を発揮せしめるように、所望の線状パタ
ーンにて配線されている。
フィルムキャリアの上記絶縁フィルム3に設ける切欠
部または開口部7は、接続リード4と外部基板5上の金
属配線(ランド部)6との接続および接着剤の注入のた
めに重要であり、第4図〜第7図(第4図と第6図は切
欠形状の一例、第5図と第7図は開口形状の一例)に示
すように各種形状とすることができる。なお、接続リー
ド4の被覆保護、補強の点からは接続リード4に自由端
を有さない第5図〜第7図のような形状に加工すること
が好ましい。
上記切欠部または開口部7の形成方法としては、機械
加工やレーザー加工、光加工、化学エッチングなどの方
法を用いることができ、例えばエキシマレーザーの照射
にて加工を行なうことが好ましい。また、切欠部または
開口部7の大きさは接着剤の注入し易さの点からできる
限り大きい方が好ましい。
本発明の方法では接続リード4と外部基板5上のラン
ド部6を電気的に接続する場合、フィルムキャリア上部
に設けられた接着剤層8から接着剤が切欠部または開口
部7を通して接続部位の間隙に注入被覆され、電気的導
通を得ると共に、接続部位の保護、固定を行なうもので
ある。
本発明の方法において用いる接着剤としては、エポキ
シ樹脂、合成ゴムの如き熱硬化性樹脂からなる接着剤、
フェノキス樹脂やフッ素樹脂の如き熱可塑性樹脂からな
る接着剤など自体公知の接着剤を用いることができる
が、注入時の流動しやすさの点から、ゴム系接着剤より
も樹脂タイプの接着剤を用いることが好ましい。
上記接着剤の注入方法は切欠部または開口部7へ接着
剤が注入されれば如何なる方法を用いてもよいが、加熱
によって流動性を高めて圧入する熱プレス法を用いるこ
とが好ましい。熱プレスの条件としては圧力5〜500kg/
cm2、好ましくは20〜300kg/cm2(外部基板5がガラスな
どの脆い材質からなる場合は5〜100kg/cm2程度)、温
度50〜200℃、好ましくは100〜180℃、時間10〜300秒、
好ましくは10〜120秒とする。また、接着剤はフィルム
状として用いることが作業性や注入量の正確性の点から
好ましいものである。
このようにして接着剤層を注入して半導体装置を実装
した場合、接続リード、ランド部および接続部位を完全
に外気から遮断できるので、導通が安定し高い信頼性を
得ることができる。
<発明の効果> 以上のように本発明の半導体装置の実装方法による
と、フィルムキャリアと外部基板との接続に際し、ラン
ド部と接続される接続リード近傍の絶縁性フィルムに切
欠部または開口部を設けて、接続リードと外部基板上の
ランド部との接続部に、該貫通孔を通して接着剤を注入
するので、接続部が外気と遮断され導通が安定すると共
に、機械的衝撃や熱的衝撃に対しても極めて安定とな
り、高い信頼性を発揮するようになる。
特に、本発明の方法では接着剤を接続部位周辺に圧入
して接続部位の被覆保護や強固な接着がされるので、多
ピンタイプでもピン間リークがなく、極めて高い接続信
頼性を得ることができるものである。
【図面の簡単な説明】
第1図は本発明の半導体装置の実装方法にて得られる構
造の断面図、第2図(a)および(b)、第3図(a)
および(b)は第1図におけるフィルムキャリアと外部
基板上のランド部との接続部分の接続方法を説明する拡
大断面図、第4図〜第7図は本発明の方法に用いる絶縁
性フィルム3の切欠部または開口部の形状の一例を示す
断面図および平面図である。 1……半導体素子、3,3′……絶縁性フィルム、4……
接続リード、5……外部基板、6……ランド部、7……
切欠部または開口部、8……接着剤層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】片面に接続リードを形成した絶縁性フィル
    ムからなるフィルムキャリアに半導体素子を接合してな
    る半導体装置を外部基板に実装する方法であって、外部
    基板上のランド部と接続する接続リード近傍の絶縁性フ
    ィルムに切欠部または開口部を設けた半導体装置を、外
    部基板上のランド部に接続すると共に、上記切欠部また
    は開口部から接着剤を注入することを特徴とする半導体
    装置の実装方法。
JP19768289A 1988-11-09 1989-07-28 半導体装置の実装方法 Expired - Lifetime JP2654191B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP19768289A JP2654191B2 (ja) 1989-07-28 1989-07-28 半導体装置の実装方法
EP89120640A EP0368262B1 (en) 1988-11-09 1989-11-07 Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
DE68929282T DE68929282T2 (de) 1988-11-09 1989-11-07 Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
SG1996007397A SG49842A1 (en) 1988-11-09 1989-11-07 Wiring substrate film carrier semiconductor device made by using the film carrier and mounting structure comprising the semiconductor
KR1019890016132A KR960006763B1 (ko) 1988-11-09 1989-11-08 배선기판과 그 제조방법, 박막 캐리어, 반도체 장치 및 그 장착구조와 반도체 장치장착 방법
US07/433,108 US5072289A (en) 1988-11-09 1989-11-08 Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19768289A JP2654191B2 (ja) 1989-07-28 1989-07-28 半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JPH0362535A JPH0362535A (ja) 1991-03-18
JP2654191B2 true JP2654191B2 (ja) 1997-09-17

Family

ID=16378592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19768289A Expired - Lifetime JP2654191B2 (ja) 1988-11-09 1989-07-28 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP2654191B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6412587B2 (ja) * 2014-12-19 2018-10-24 富士フイルム株式会社 多層配線基板

Also Published As

Publication number Publication date
JPH0362535A (ja) 1991-03-18

Similar Documents

Publication Publication Date Title
EP0368262B1 (en) Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
US5120678A (en) Electrical component package comprising polymer-reinforced solder bump interconnection
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
TW258829B (ja)
US4423435A (en) Assembly of an electronic device on an insulative substrate
WO1997047031A1 (en) Method for mounting semiconductor chip
JPH09148479A (ja) 樹脂封止型半導体装置及びその製造方法
JP2654191B2 (ja) 半導体装置の実装方法
JP2654189B2 (ja) 半導体装置の実装方法
JP3281859B2 (ja) 混成集積回路装置の製造方法
JP2654190B2 (ja) 半導体装置の実装方法
US5431863A (en) Method of mounting semiconductor device
US20050046016A1 (en) Electronic package with insert conductor array
JP2574369B2 (ja) 半導体チップの実装体およびその実装方法
JPH04345041A (ja) 半導体素子の実装構造
JP3455602B2 (ja) 半導体素子実装基板の製造方法
JPH09223714A (ja) 結合構造体の形成方法
JP2634672B2 (ja) 半導体装置
JPH0951018A (ja) 半導体装置およびその製造方法
JP2007134618A (ja) シート状電子回路モジュールおよびその製造方法
JPS63174344A (ja) ピングリツドアレイ
JPS642399A (en) Semiconductor device
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JPH02229442A (ja) 半導体装置の実装構造
JPH1084055A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100523