DE68929282T2 - Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung - Google Patents

Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung

Info

Publication number
DE68929282T2
DE68929282T2 DE68929282T DE68929282T DE68929282T2 DE 68929282 T2 DE68929282 T2 DE 68929282T2 DE 68929282 T DE68929282 T DE 68929282T DE 68929282 T DE68929282 T DE 68929282T DE 68929282 T2 DE68929282 T2 DE 68929282T2
Authority
DE
Germany
Prior art keywords
holes
metal
insulating
bump
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE68929282T
Other languages
English (en)
Other versions
DE68929282D1 (de
Inventor
Mikio Aizawa
Atsushi Hino
Takanori Miyoshi
Amane Mochizuki
Shoji Morita
Kazuo Ouchi
Kazuto Shinozaki
Masakazu Sugimoto
Yoshinari Takayama
Munekazu Tanaka
Tetsuya Terada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP28320788A external-priority patent/JPH0760840B2/ja
Priority claimed from JP1050792A external-priority patent/JP2815113B2/ja
Priority claimed from JP1050793A external-priority patent/JP2785832B2/ja
Priority claimed from JP1181272A external-priority patent/JP2634672B2/ja
Priority claimed from JP19768189A external-priority patent/JP2654190B2/ja
Priority claimed from JP19768089A external-priority patent/JP2654189B2/ja
Priority claimed from JP19768289A external-priority patent/JP2654191B2/ja
Priority claimed from JP1200847A external-priority patent/JP2808703B2/ja
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of DE68929282D1 publication Critical patent/DE68929282D1/de
Publication of DE68929282T2 publication Critical patent/DE68929282T2/de
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Halbleiteranordnung, ein Verfahren zu deren Herstellung sowie eine Montagestruktur mit einer Halbleiteranordnung.
  • In einem bekannten Verfahren zur Montage eines Halbleiterelementes auf einem Substrat für einen Schaltkreis mittels einer drahtlosen Verbindung wird ein leitfähiger Vorsprung auf einer Elektrodenoberfläche des Halbleiterelementes gebildet. Dann wird dieser Vorsprung mit einem Anschlussstreifen verbunden, der auf dem Substrat gebildet ist. Bei einem weiteren bekannten Verfahren wird ein leitfähiger Vorsprung oder Kontaktwarze auf einem Anschlussstreifen des Substrats gebildet und dann wird der Vorsprung mit einer Elektrodenoberfläche des Halbleiterelementes verbunden. Solche Verfahren sind in den JP-A-50-10476 und JP-A-50-160774 dargestellt. Der Ausdruck "JP-A" wird hier für "ungeprüfte, veröffentlichte japanische Patentanmeldung" verwendet.
  • Allerdings ist das vorangehende Verfahren schlecht in der Produktionseffizienz, dä es notwendig ist, den Vorsprung auf der Elektrodenfläche des Halbleiterelementes im Voraus zu bilden, wodurch das Halbleiterelement kontaminiert und beschädigt wird. Weiter erfordern beide Verfahren eine höhere Ausrichtgenauigkeit in dem Verbindungsschritt des Halbleiterelementes.
  • Mit der Entwicklung der elektronischen Ausrüstungen, die verfeinert und miniaturisiert werden, hat sich ein wachsender Bedarf für eine Verfeinerung des Verdrahtungssubstrats ergeben. Um ein solches Bauteil zu bilden, wurde ein TAB-Verfahren (d. h. Tape- Automated-Bonding-Technik) herangezogen, bei dem ein Filmträger verwendet wird.
  • Es sind eine Anzahl verschiedener innerer Leitungsverbindungsverfahren (inner lead bonding) bekannt, bei denen ein Halbleiterelement mit einer fingerähnlichen Leitung verbunden ist. Unter diesen inneren Leiterverbindungsverfahren wurde auch ein Verfahren vorgeschlagen, bei dem ein Vorsprung (d. h. eine vorspringende Elektrode) auf der Elektrodenoberfläche eines Halbleiterelementes gebildet ist. Weiterhin wird eine Leitung auf einem Filmträger vorgesehen, die mit dem Halbleiterelement über den Vorsprung (bump) verbunden ist.
  • Allerdings erfordert das Verfahren mit der auf der Elektrodenoberfläche vorgesehenen Erhöhung (bump) komplexe Prozesse, wie Bilden einer Kontaktschicht auf einer Elektrode aus Metallen, wie Titan, Chrom, und eine Barriereschicht aus Metallen, wie Kupfer, Platin oder Palladium, die ein Diffundieren des Bump-Metalls verhindern. Diese sind unter Verwendung entsprechend eines Sputterätzens oder Verdampfens oder dergleichen herstellbar. Darauf folgt das Bilden einer solchen Erhöhung (bump) durch beispielsweise galvanisches Abscheiden von Gold. Weiterhin ist es bei dem Verfahren schwierig, eine Kontamination oder Beschädigung einer Halbleitereinrichtung zu verhindern.
  • Es wurde auch bereits ein Verfahren vorgeschlagen, bei dem ein Bump mit einer auf einem Filmträger vorgesehenen Leitung verbunden wird. Allerdings sind dazu komplexe Prozesse zur Bildung des Bumps erforderlich, wie bei dem bereits vorangehend genannten Verfahren beschrieben.
  • Kürzlich wurde ein Bump-loser Filmträger mit einem anisotrop leitenden Film vorgeschlagen, siehe JP-A-63-4633. Ein solcher anisotrop leitender Film wird durch ein Verfahren hergestellt, bei dem leitfähige Partikel, wie Ruß, Graphit, Nickel, Kupfer, Silber oder dergleichen in einem isolierenden Kunststofffilm dispergiert werden und die leitfähigen Partikel in Dickenrichtung des Films orientiert werden. Ein aufwendiges Herstellungsverfahren ist notwendig, um einen homogenen anisotrop leitenden Film zu erhalten. Ist die Orientierung der leitfähigen Partikel unzureichend, wird eine innere Leitungsverbindung unzureichend erreicht, so dass die Zuverlässigkeit bei der Verbindung herabgesetzt ist.
  • Wird andererseits die Halbleitereinrichtung durch Durchführen der inneren Leitungsverbindung mit dem äußeren Substrat, wie einer Baugruppe verbunden, oder im Falle des Verwendens eines äußeren Leitungsverbindungsverfahrens, ergeben sich Probleme ähnlich wie die oben beschriebenen.
  • Wird nämlich eine Halbleitereinrichtung auf einem äußeren Substrat mittels eines äußeren Leitungsverbindungsverfahrens montiert, wird eine lineare Verbindungsleitung aus leitfähigen Metallen, wie auf einem Filmträger gebildetes Kupfer, zur Bildung der Halbleitereinrichtung verwendet und die Verbindungsleitung ist mit einer Metallverdrahtung (d. h. einem Anschlussflächenbereich) verbunden.
  • Allerdings erfordert ein solches Montageverfahren das Schneiden oder Biegen einer Verbindungsleitung, so dass die Effektivität gering und die Verbindung nicht leicht ist. Da die Verbindungsleitung von dem Filmträger vorsteht, weist sie eine geringe mechanische Stärke und eine geringe Operationseffizienz auf. Thermische Verbindungsverfahren, wie ein Fließlötverfahren, sind zur Verbindung der Leitung mit den Anschlussflächenbereichen herangezogen worden. Wird beispielsweise eine Halbleitereinrichtung auf einer transparenten Elektrode aus Metalloxiden, wie bei einem Flüssigkristallfeld, montiert, ist es notwendig, die obere Fläche dieser transparenten Elektrode zu metallisieren, bevor das Verlöten durchgeführt werden kann.
  • Kürzlich wurden Verfahren vorgeschlagen, bei denen ein Filmträger mit einem äußeren Substrat unter Verwendung eines anisotrop leitenden Films oder Farbe verbunden wird, siehe JP-A-63-34936. Allerdings erfordern solche Verfahren eine hohe Ausrichtgenauigkeit und führen zu hohen Kosten.
  • US-A-3,868,724 offenbart eine Vielschicht-Verbindungsstruktur zum Anordnen von auf einem flexiblen Träger montierten Halbleitereinrichtungen. Dieser flexible Träger kann ein flexibles Tape (Kunststoffträger) sein. Dieses Tape ist aus einem isolierenden Material gebildet und weist eine Anzahl von Löchern auf. Auf einer Oberseite des Tapes ist eine Gruppe von elektrischen Leitern in einem vorbestimmten Muster gebildet. Solche Leiter sind durch galvanisches Abscheiden eines leitfähigen Materials auf dem Tape gebildet und die Strukturierung des leitenden Materials erfolgt durch Maskieren, Belichten und Entwickeln sowie Ätzen, um ein vorbestimmtes Muster der elektrischen Leiter zu erhalten. Anschließend wird ein elektrisch leitendes Material galvanisch auf einer Unterseite des Materials abgeschieden und zur Bildung von Bereichen der Leiter, die durch die Löcher freigelegt sind. Dabei sind diese Löcher teilweise mit dem Material gefüllt. Ein zusätzliches elektrisch leitendes Material und ein weiteres metallisches Material werden über den freiliegenden Bereichen dieses Materials innerhalb der Löcher gebildet. Dieses Material bildet die elektrischen Kontakte, die sich von der Fläche des Tapes erstrecken, wobei die Flächen flächenbündig die nicht zur Fläche des Tapes oder sogar innerhalb der Löcher zurückgesetzt sind. Elektrische Kontakte, die sich von dem integrierten Leitungsship erstrecken, sind so dimensioniert und angeordnet, dass sie entsprechend eine elektrische Verbindung zu diesen Kontakten herstellen können.
  • Gemäß der US-A-3,868,724 sind von einer Unterseite eines Tapes und von einer Oberseite eines integrierten Leitungschips vorstehende, entsprechende elektrische Kontakte im Wesentlichen von gleicher Größe und sind miteinander eins zu eins verbunden, wobei jedes Loch genau über einem entsprechenden der Kontakte des integrierten Leitungschip angeordnet werden muss.
  • Die Patentzusammenfassung aus Japan, Band 10, Nr. 209 (E421) [2265], 22 Juli 1986 und JP-A-61-48952 offenbaren eine Halbleitereinrichtung mit einem isolierenden Substrat, in dem eine Vielzahl von feinen leitfähigen Drähten eingeschlossen sind. Innere Verbindungsleitungen werden in Kontakt mit einigen dieser feinen leitenden Drähten gebracht, um die inneren Leitungen mit der Außenseite elektrisch zu verbinden. Die inneren Leitungen sind durch Verbindungsdrähte mit einem Halbleiter verbunden, der auf einem Anschlussbereich auf dem isolierenden Substrat angeordnet ist.
  • Das IBM Technical Disclosure Bulletin, Band 30, Nr. 9, Februar 1998, Seiten 353 und 354 offenbart ein Verfahren zur Herstellung von selbstausgerichteten, entfembaren VLSI-Verbindern. Eine Kunststofffolie weist im Wesentlichen senkrecht angeordnete, metallgefüllte Kapillaren auf. Solche Kapillaren existieren beispielsweise in molekularen Abschirmmembranen und speziell gebildeten Kunststoffen. Die Kunststofffolie wird als VLSI-Verbinder verwendet und stellt einen Kontakt zwischen einer Chip-Anschlussfläche und einem Anschlussbereich eines Packungssubstrats dar. Die Kapillaren sind mit Nickel beschichtet, wobei das Beschichten chemisch durchgeführt wird.
  • Um einen guten elektrischen Kontakt zu erhalten, müssen die Chip-Anschlussflächen und die Anschlussflächen des Packungssubstrats in die Kunststofffolie von gegenüberliegenden Seiten eingedrückt werden.
  • Im Hinblick auf US-A-3,868,724 ist es Aufgabe der vorliegenden Erfindung, eine korrekte Ausrichtung zu vereinfachen und zu garantieren mit einer geringeren Menge von leitenden Materialien zur Verwendung für die Kontakte und zu geringen Kosten. Diese Aufgabe wird durch die Merkmale der Ansprüche 1, 10 und 13 gelöst.
  • Vorteilhafte Ausführungsbeispiele der Erfindung sind in den entsprechenden Unteransprüchen offenbart.
  • Im Folgenden wird die Erfindung anhand der folgenden Figuren näher erläutert. Es zeigen:
  • Fig. 1 und 2 Querschnitte eines Ausführungsbeispiels eines Verdrahtungssubstrats gemäß vorliegender Erfindung;
  • Fig. 3(a) bis 3(c) schematische Darstellungen von Herstellungsschritten zum Erhalt eines Ausführungsbeispiels eines Verdrahtungssubstrats der vorliegenden Erfindung;
  • Fig. 4 einen Querschnitt zur Darstellung eines weiteren Ausführungsbeispiels eines Verdrahtungssubstrats gemäß vorliegender Erfindung;
  • Fig. 5 einen Querschnitt zur Darstellung eines Ausführungsbeispiels einer Halbleiteranordnung, hergestellt unter Verwendung eines Filmträgers gemäß vorliegender Erfindung;
  • Fig. 6(a) bis 6(e) Darstellungen einer Reihe von Verfahrensschritten zur Herstellung einer Halbleitereinrichtung gemäß vorliegender Erfindung;
  • Fig. 7 eine Ansicht ähnlich zu der nach Fig. 6(d);
  • Fig. 8 einen Querschnitt zur Darstellung eines Ausführungsbeispiels einer Montagestruktur gemäß vorliegender Erfindung;
  • Fig. 9(a) und 9(b) entsprechende Teilschnitte eines isolierenden Films gemäß vorliegender Erfindung;
  • Fig. 10 einen Querschnitt zur Darstellung eines Zustands, in dem eine Halbleitereinrichtung auf einem Anschlussflächenbereich mittels Bumpähnlicher Metallvorsprünge nach Fig. 9(a) montiert ist;
  • Fig. 11 eine Ansicht ähnlich zu der nach Fig. 10 mit einer thermischen Kunststoffklebeschicht;
  • Fig. 12 einen Querschnitt zur Darstellung eines weiteren Ausführungsbeispiels einer Montagestruktur gemäß vorliegender Erfindung;
  • Fig. 13(a) und 13(b) entsprechende Teilschnitte zur vergrößerten Darstellung eines Verfahrens zum Erhalten der Montagestruktur nach Fig. 12;
  • Fig. 14 einen Querschnitt zur Darstellung eines weiteren Ausführungsbeispiels einer Montagestruktur gemäß vorliegender Erfindung;
  • Fig. 15(a), 15(b), 16(a) und 16(b) entsprechende vergrößerte Abschnitte zur Darstellung eines Verfahrens zur Verbindung eines Filmträgers nach Fig. 14 mit Verbindungsbereichen eines äußeren Substrats, und
  • Fig. 17(a) bis 20(b) Querschnitte zur Darstellung einer Verbindungsleitung mit Öffnungen oder Ausnehmungen.
  • Fig. 1 und 2 sind jeweils Querschnitte der Darstellung eines Ausführungsbeispiels eines Verdrahtungssubstrats gemäß vorliegender Erfindung. In Fig. 1 ist ein höckerähnlicher Metallvorsprung (d. h. ein Bump) 6 in einem Durchgangsloch 4 gebildet, in dem ein Metallmaterial 5 enthalten ist. In Fig. 2 ist ein Bump 6 so gebildet, dass eine Vielzahl von Durchgangslöchern 4 mit darin enthaltenem Metallmaterial 5 gleichzeitig bedeckt sind.
  • Jede der vorangegangenen Figuren zeigt ein Verdrahtungssubstrat, bei dem ein Halbleiterelement 1 auf diesem montiert und mit diesem verbunden wird. Dabei ist eine äußere Verbindungselektrode, die auf einer Verbindungsoberfläche des Halbleiterelementes 1 zu bilden ist, bei der Darstellung weggelassen worden.
  • In Fig. 1 ist ein Material zur Bildung eines isolierenden Trägers 2 nicht auf ein bestimmtes Material beschränkt, so lange es Isoliereigenschaften aufweist und es kann unabhängig von wärmehärtenden Kunststoffen oder thermoplastischen Kunststoffen verwendet werden. Beispiele eines solchen Materials enthalten Polyester-, Epoxy-, Urethan-, Polystyren-, Polyethylen-, Polyamid-, Polyimid-, ABS-, Polycarbonat- und Siliconharze.
  • Ein Leitermuster, das ein Verbindungspad 3 enthält, ist aus Metallen wie Gold, Silber, Kupfer, Eisen, Nickel oder Kobalt gebildet. Es sind auch Legierungen verwendbar, die diese Metalle als Hauptkomponente enthalten. Das Leitermuster kann auf dem isolierenden Träger 2 durch folgende Verfahren gebildet sein. Das Leitermuster kann (1) auf dem isolierenden Substrat durch verschiedene Verdampfungsverfahren oder verschiedene Auftragungsverfahren usw. gebildet sein; (2) unter Verwendung eines Laminats des isolierenden Trägers und einer Metallschicht, wobei ein Teil der Metallschicht durch Sputtern entfernt wird, um ein Leitermuster auf dem isolierenden Träger zu bilden; und (3) eine Lösung eines Materials für den isolierenden Träger (wie beispielsweise eine Polyimid-Lösung) wird auf einer metallischen Schicht für ein Leitermuster aufgetragen. Das Verfahren (3) kann ebenfalls zur Herstellung des Laminats nach Verfahren (2) verwendet werden.
  • Fig. 3(a) bis 3(c) sind schematische Darstellungen verschiedener Herstellungsschritte zum Erhalt des Verdrahtungssubstrats gemäß vorliegender Erfindung.
  • Fig. 3(a) zeigt das Leitermuster mit dem Verbindungsanschluss 3, der auf einer Fläche des isolierenden Trägers 2 gebildet ist.
  • Fig. 3(b) zeigt einen Bereich des isolierenden Trägers 2, in dem die Anschlussfläche 3 mit diesem verbunden ist und eine Nachbarschaft dieses Bereichs, in welchem wenigstens ein winziges Durchgangsloch 4 gebildet ist, die voneinander mit einem Abstand geringer als die Breite der Anschlussfläche getrennt sind und die sich in Richtung der Dicke des isolierenden Trägers erstrecken.
  • Die Durchgangslöcher 4 können mittels maschineller Bearbeitung, Laser, Licht, chemisches Ätzen oder dergleichen gebildet sein. Bevorzugt ist die Größe der Durchgangslöcher 4 so groß wie möglich bis zu einem solchen Ausmaß, dass benachbarte Durchgangslöcher 4 nicht miteinander verbunden sind, um einen elektrischen Widerstand eines Metallmaterials herabzusetzen, das in den Durchgangslöchern in dem folgenden Schritt aufgetragen wird.
  • Die Durchgangslöcher 4 können auch nur in einem Bereich des isolierenden Trägers 2 vorgesehen sein, wo die Verbindungsfläche 3 mit diesem in Kontakt ist. Allerdings können sie auch sowohl in dem Bereich des isolierenden Trägers 2, mit dem die Verbindungsfläche 3 in Kontakt ist, als auch in einer Nachbarschaft dieses Bereichs angeordnet sein.
  • Fig. 3(c) zeigt, dass die Oberfläche des perforierten isolierenden Trägers 2 auf dem das Leitermuster gebildet ist, d. h., die Unterseite des isolierenden Trägers maskiert ist. Dann wird ein galvanisches Abscheiden unter Verwendung des Leitermusters einschließlich der Anschlussfläche 3 als eine Elektrode durchgeführt, wodurch Metallmaterial 5 in den Durchgangslöchern 4 abgelagert wird, welche mit der Verbindungsfläche 3 in Kontakt sind. Anschließend wird auf dem Metallmaterial 5 ein Bump-ähnlicher Metallvorsprung 6 gebildet, der von der Oberseite des isolierenden Trägers 2 vorsteht.
  • Zusätzlich kann der Schritt nach Fig. 3(c) in folgender Weise durchgeführt werden. Das Auftragen des Metallmaterials 5 kann nämlich unterbrochen werden, wenn dessen Dicke gleich einem vorbestimmten Wert (im Allgemeinen ungefähr 8 bis 50 um, allerdings in Abhängigkeit von der Dicke des isolierenden Trägers) erreicht, während der isolierende Träger 2 maskiert bleibt. Der isolierende Träger wird dann in einem Lötbad untergetaucht, wodurch Lot in die Durchgangsbohrungen 4 eingebracht wird, die teilweise mit dem Metallmaterial gefüllt sind. Daran schließt sich das Bilden der Bump-ähnlichen Metallvorsprünge durch galvanisches Abscheiden oder Anwenden von Ultraschallvibration im Lötbad als Beispiel an. Weiterhin kann Lot durch galvanisches Abscheiden aufgetragen werden.
  • Das in den Durchgangsbohrungen 4 abgelagerte Metallmaterial und die Bumpähnlichen Metallvorsprünge werden als eine mehrschichtige Struktur aus einer Vielzahl von Metallmaterialien gebildet. Beispielsweise, siehe Fig. 4, kann die erste Schicht, die in den Durchgangsbohrungen 4 gebildet und in Kontakt mit der Anschlussfläche 3 ist, aus einem preiswerten Metallmaterial 5a wie Kupfer gebildet sein. Die dritte Schicht, die in Kontakt mit dem Halbleiterelement 1 ist, kann aus einem Metallmaterial 5c wie Gold mit einer hohen Zuverlässigkeit zur Verbindung gebildet sein. Die zwischen der ersten und dritten Schicht angeordnete zweite Schicht kann aus einem Metallmaterial 5b wie Nickel gebildet sein, das als Barriere dient, welche eine Reaktion zwischen den Metallmaterialien 5a und 5b verhindert.
  • Die Herstellungsschritte des Verdrahtungssubstrats nach Fig. 3(a) bis 3(c) werden unter Bezugnahme auf die folgenden Ausführungsbeispiele erläutert.
  • Ein Leitermuster aus einer Kupferschicht von 35 um Dicke ist auf einer Oberfläche eines Polyimid-Trägers von 20 um Dicke aufgetragen. Die Breite einer Anschlussfläche, die in dem Leitermuster enthalten ist, beträgt 90 um.
  • Ein Excimer-Laserstrahl wird auf die Oberfläche eingestrahlt, die derjenigen mit dem Leitermuster gegenüberliegt wobei eine Abschirmung aus Nickel mit winzigen Löchern von 25 um Durchmesser und mit einem Lochintervall von 45 um, wodurch die Durchgangslöcher zum Erreichen des Leitermusters gebildet werden. Dabei ist der Bereich der Abschirmung, in dem die winzigen Löcher gebildet sind, auf den Bereich des Trägers begrenzt, in dem die Anschlussfläche in Kontakt damit steht und auf die Nachbarschaft des Trägerbereichs grenzt, so dass Durchgangslöcher nach Fig. 3(b) gebildet werden.
  • Die Bestrahlung mit dem Excimer-Laserstrahl wurde unter folgenden Bedingungen durchgeführt: Wellenlänge 248 nm, Impulsenergie 250 mJ, Wiederholungsrate 100 Hz und Abtragungsrate von 0,1 bis 0,5 um pro Schuss.
  • Die Oberfläche des Leitermusters ist durch ein Maskierungstape maskiert und das galvanische Auftragen mit Kupfer wird unter Verwendung des Leitermusters als Elektrode durchgeführt, wodurch eine Kupferschicht in den Durchgangslöchern aufgetragen wird. Anschließend wird ein galvanisches Auftragen mit Gold durchgeführt, um Bumpähnliche Goldvorsprünge zu bilden, die von dem Träger vorstehen, wodurch das Verdrahtungssubstrat gemäß vorliegender Erfindung erhalten wird.
  • Es hat sich herausgestellt, dass wenn das so erhaltene Verdrahtungssubstrat galvanisch beschichtet wurde, eine aufgewachsene Metallschicht zur Bildung der Bumpähnlichen Vorsprünge aufwies, die Durchgangsbohrungen in einem Bereich des Trägers überdeckte, in dem die Anschlussfläche damit in Kontakt war, siehe Fig. 2.
  • In gleicher Weise wie bei dem vorangehenden Ausführungsbeispiel wird, wenn Kupfer in der Durchgangsbohrung abgelagert wird, die Ablagerung des Kupfers unterbrochen, wenn die Kupferschicht die Oberfläche des isolierenden Trägers erreicht. Der Träger wird dann in einem Lötbad untergetaucht und zur Bildung der Bump-ähnlichen Metallvorsprünge nach Fig. 4 wird eine Ultraschallvibration durchgeführt, wodurch man das Verdrahtungssubstrat gemäß vorliegender Erfindung erhält.
  • Ein Bonden wurde zum Verbinden eines Halbleiterelementes mit dem auf diese Weise erhaltenen Verdrahtungssubstrat durchgeführt, wodurch eine Halbleitereinrichtung mit ausgezeichneten elektrischen und mechanischen Verbindungen erhalten wird.
  • Bei der vorliegenden Erfindung ist es bevorzugt, dass ein isolierender Träger in Form eines isolierenden Films verwendet wird, damit das Verdrahtungssubstrat dünner sein kann, und es bei dem TAB-Verfahren zum Packen von Halbleitereinrichtungen verwendet werden kann. Ein flexibler Filmträger kann als Verdrahtungssubstrat verwendet werden, auf dem ein Halbleiterelement montiert wird. Die vorliegende Erfindung kann vorteilhafterweise bei einem solchen flexiblen Filmträger und einer Halbleitereinrichtung verwendet werden.
  • Fig. 5 zeigt einen Querschnitt durch ein Ausführungsbeispiel einer Halbleitereinrichtung, die unter Verwendung eines Filmträgers gemäß vorliegender Erfindung hergestellt ist. Nach Fig. 5 sind in gleicher Weise wie in Fig. 4 eine Vielzahl von Durchgangslöchern 4 in einem Bereich eines isolierendes Films 2' gebildet, wo ein Leitungsbereich 3' mit diesem in Kontakt ist, wie auch mit einem Nachbarschaftsbereich davon. Nur die Durchgangslöcher 4, die in einem Bereich des isolierenden Films gebildet sind, in dem der Leitungsbereich 3' in Kontakt mit diesem ist, sind mit einem Metallmaterial 5 gefüllt und diese sind mit Bump-ähnlichen Metallvorsprüngen 6 versehen.
  • Ein solcher Höcker- oder Bump-ähnlicher Metallvorsprung 6 ist mit einer äußeren Verbindungselektrode 7 verbunden, wie eine Aluminiumelektrode, die auf einer Oberfläche des Halbleiterelementes 1 gebildet ist, wodurch man eine Halbleitereinrichtung erhält. In Fig. 5 ist das den isolierenden Film 2' bildende Material, wie im Falle des isolierenden Trägers 2, nicht auf ein bestimmtes Material beschränkt, falls es isolierende Eigenschaften hat, und kann verwendet werden unabhängig von einem wärmeaushärtenden Harz oder einem thermoplastischen Harz. Beispiele solcher Materialien sind Polyester-, Epoxy-, Urethan-, Polystyren-, Polyethylen-, Polyamid-, Polyimid-, ABS-, Polycarbonat- und Siliconharze. Von diesen ist ein Film aus Polyimidharz insbesondere bevorzugt im Hinblick auf dessen Wärmewiderstandseigenschaften und mechanische Stärke.
  • Der Verbindungsbereich 3', der auf einer Fläche des isolierenden Films 2' vorgesehen werden soll, wird aus einem isolierenden Material mit Metall, wie Gold, Silber, Kupfer, Nickel oder Kobalt oder aus Legierungen, die diese Metalle als Hauptkomponente enthalten, gebildet und elektrisch mit dem Halbleiterelement 1 verbunden. Der Verbindungsbereich 3' wird ebenfalls in ein erwünschtes Linearmuster geformt, so dass das Halbleiterelement 1 angemessen funktioniert.
  • Die Durchgangslöcher 4, die in dem isolierenden Film 2' zu bilden sind, sind zur Verbindung des Verbindungsbereichs 3' mit der äußeren Verbindungselektrode 7 wichtig.
  • Deshalb ist in einem Bereich des isolierenden Films 2', wo der Verbindungsbereich 3' damit verbunden ist, und in einer Nachbarschaft dieses Bereichs, wenigstens eines dieser winzigen Durchgangslöcher 4 gebildet, die voneinander weniger als die Breite des Verbindungsbereichs 3' beabstandet sind und sich in Richtung der Dicke des isolierenden Films 2' erstrecken.
  • Die Durchgangslöcher 4 sind durch maschinelle Bearbeitung, Laserbearbeitung, Lichtbearbeitung, chemisches Ätzen oder dergleichen gebildet, so dass eine erwünschte Lochgröße und ein erwünschter Abstand zwischen den Löchern erhältlich ist. Bestrahlung mit einem Excimer-Laserstrahl ist bevorzugt zur Bildung der Durchgangslöcher. Zur Verminderung eines elektrischen Widerstands eines in den Durchgangslöchern in dem folgenden Schritt abzulagernden Metallmaterials ist es bevorzugt, die Größe der Durchgangslöcher 4 so groß wie möglich zu machen, bis zu einem Ausmaß, dass benachbarte Durchgangslöcher 4 nicht miteinander verbunden sind. Weiterhin sollte der Abstand zwischen den Löchern so klein wie möglich sein, um die Anzahl der Durchgangslöcher 4, die in Kontakt mit dem Verbindungsbereich sind, zu erhöhen.
  • Von den auf diese Weise erhaltenen Durchgangslöchern 4 wird in den Durchgangslöchern, die in einem Bereich des isolierenden Films gebildet sind, mit dem der Verbindungsbereich 3' in Kontakt ist, eine leitende Passage durch Einbringen von Metallmaterial 5 gebildet. Ein Erhöhungs- oder Bump-ähnlicher Metallvorsprung mit einer Höhe von mehreren Mikrometern bis mehreren 10 um (beispielsweise von ungefähr 0,5 bis 100 um, bevorzugt von ungefähr 10 bis 80 um, allerdings in Abhängigkeit von der angestrebten Verwendung) ist auf dem Metallmaterial 5 gebildet, wodurch der Filmträger gemäß vorliegender Erfindung erhalten wird.
  • Die aus dem Metallmaterial 5 gebildete leitende Passage und der Bump-ähnliche Metallvorsprung sind nur in den Durchgangslöchern gebildet, die in Kontakt mit dem Verbindungsbereich 3' durch galvanisches Auftragen unter Verwendung des Verbindungsbereichs 3' als Elektrode sind.
  • Das in die Durchgangslöcher 4 eingebrachte Metallmaterial und der Bump-ähnliche Metallvorsprung, die bei dem Filmträger gemäß vorliegender Erfindung vorgesehen sind, können einen vielschichtigen Aufbau nach Fig. 4 aufweisen, in dem sie eine Vielzahl von Metallmaterialien, wie im Falle des Verdrahtungssubstrats der vorliegenden Erfindung aufweisen.
  • Der Bump-ähnliche Metallvorsprung 6, der den Filmträger bildet, ist mit einer äußeren Verbindungselektrode 7 verbunden, die auf einer Fläche des Halbleiterelementes 1 angeordnet ist, wodurch die erwünschte Halbleitereinrichtung erhalten wird.
  • Fig. 6(a) bis 6(e) zeigen Darstellungen einer Folge von Verfahrensschritten zur Herstellung einer Halbleitereinrichtung, bei der das Halbleiterelement 1 mit einem Filmträger durch Bereitstellen einer thermischen Klebeharzschicht 8 auf einer Fläche des isolierenden Films 2' verbunden wird, auf welcher die Bump-ähnlichen Metallvorsprünge gebildet sind.
  • Fig. 6(a) zeigt einen Querschnitt, in dem die Durchgangslöcher 4 in dem isolierenden Film 2' mit dem Verbindungsbereich 3' in gleicher Weise wie in Fig. 3(b) vorgesehen sind.
  • Fig. 6(b) zeigt einen Querschnitt, bei dem zur Änderung der Durchgangslöcher, die mit dem Verbindungsbereich 3' in Kontakt sind, in eine leitende Passage, die Durchgangslöcher mit dem Metallmaterial 5 gefüllt sind, auf dem der Bump-ähnlichen Metallvorsprung 6 gebildet ist.
  • Fig. 6(c) zeigt eine perspektivische Ansicht nach Fig. 6(b).
  • Fig. 6(d) zeigt einen Querschnitt, bei dem die thermische Klebeharzschicht 8 auf der Oberfläche des isolierenden Films vorgesehen ist, um den Bump-ähnlichen Metallvorsprung 6 zu überdecken.
  • Fig. 6(e) zeigt einen Querschnitt einer Halbleitereinrichtung, bei der mit dieser das Halbleiterelement verbunden ist.
  • In Fig. 6(d) ist die thermische Klebeharzschicht 8, die die Spitzen der Bump-ähnlichen Metallvorsprünge 6 bedeckt, aufgrund ihres Verlaufens beim Durchführen einer Wärmekompressionsbindung nach Fig. 6(e) entfernt, so dass die Bump-ähnlichen Metallvorsprünge 6 elektrisch mit der an dem Halbleiterelement 1 gebildeten äußeren Anschlusselektrode 7 verbunden sind. Dabei wird das thermische Klebeharz der Harzschicht 8 in die Durchgangslöcher eingebracht und füllt diejenigen, die nicht mit dem Metallmaterial gefüllt sind.
  • Die thermische Klebeharzschicht 8 ist nicht notwendigerweise auf dem isolierenden Film in einer solchen Weise vorgesehen, dass sie die Bump-ähnlichen Metallvorsprünge 6 nach Fig. 6(d) überdeckt. Statt dessen kann die Schicht dünner sein, so dass obere Bereiche eines solchen Bump-ähnlichen Metallvorsprungs freiliegen.
  • Die thermische Klebeharzschicht 8, die bei der vorliegenden Erfindung verwendet wird, ist äußerst wichtig, um die elektrische, mechanische und chemische Zuverlässigkeit der Halbleitereinrichtung zu erhöhen. Das Material der Harzschicht 8 kann unabhängig ein wärmehärtendes Harz wie Epoxyharz oder ein thermoplastisches Harz wie Fluorenthaltendes Harz sein. Beispiele solcher Materialien enthalten Polyimid-, Epoxy-, Silicon- und Fluorenthaltendes Harz.
  • Die thermische Klebeharzschicht 8 kann durch Auftragen des Harzmaterials auf der gesamten Fläche des isolierenden Films gebildet werden, auf der der Bump-ähnliche Metallvorsprung vorgesehen ist, oder durch Auftragen des Harzmaterials auf der isolierenden Filmoberfläche, so dass das aufgetragene Harzmaterial ein bestimmtes Muster bildet. Weiterhin kann die Harzschicht 8 durch Aufbringen eines filmartigen oder streifenartigen thermischen Klebeharzmaterials auf dem isolierenden Film gebildet werden.
  • Wenn das Halbleiterelement 1 mit dem Filmträger mittels des thermischen Klebeharzes 8 verbunden ist, ist eine Schicht des thermischen Klebeharzes zwischen dem Filmträger und dem Halbleiterelement gebildet und die Durchgangslöcher sind mit dem Klebeharz gefüllt, wobei sich ergibt, dass die Adhäsionseigenschaften und elektrischen Verbindungen verbessert sind. Da die Oberfläche der Halbleitereinrichtung durch die Harzschicht geschützt ist, wird eine Harzabdichtung gleichzeitig mit der elektrischen Verbindung bewirkt, wodurch die Verfahrensschritte vereinfacht sind. Außerdem fließt überschüssiges Harz in die Durchgangslöcher, die nicht mit dem Metallmaterial gefüllt sind, wodurch Luft aus den Durchgangslöchern entfernt wird. Daraus folgt, dass der Filmträger nicht bricht, was zu einer hohen Zuverlässigkeit führt.
  • Bei der vorliegenden Erfindung ist der Filmträger elektrisch mit dem Halbleiterelement 1 durch die äußere Verbindungselektrode 7 und den Bump-ähnlichen Metallvorsprung 6 verbunden, wodurch eine Halbleitereinrichtung erhalten wird. Um die Zuverlässigkeit der oben genannten elektrischen Verbindung zu erhöhen, ist es bevorzugt nach Fig. 6, dass die thermische Klebeharzschicht 8 zwischen dem Halbleiterelement 1 und dem Filmträger angeordnet ist. In Fig. 6(d) ist die thermische Klebeharzschicht 8 auf dem Filmträger vorgesehen. Allerdings kann die thermische Klebeharzschicht 8 auf einem Silicium- Wafer des Halbleiterelementes angebracht sein, der noch geschnitten wird oder nicht. Dann kann dieser mit dem Filmträger nach Fig. 7 verbunden werden.
  • Nachdem das thermische Klebeharz durch Hitze geschmolzen oder durch ein entsprechendes Lösungsmittel gelöst ist, kann es in die Durchgangslöcher 4 eingefüllt werden, die nicht mit dem Metallmaterial 5 gefüllt sind. Daran schließt sich ein Trocknen durch Wärme an, um die thermische Klebeharzschicht 8 zu erhalten. Es ergibt sich, dass die Fläche des Halbleiterelementes 1, auf dem die äußere Verbindungselektrode 7 vorgesehen ist, und ein Verbindungsbereich, an dem das Halbleiterelement mit dem Filmträger verbunden ist, vollständig bedeckt und geschützt sind.
  • Wird zusätzlich das thermische Verbindungsharz in die Durchgangslöcher unter Verwendung des oben genannten Verfahrens eingefüllt, wird Luft, die in einem Raum, in dem die Harzschicht zu bilden ist, vorhanden ist, aus diesem Raum herausgedrückt. Als Ergebnis werden keine Lücken in der auf diese Weise erzeugten Harzschicht gebildet, so dass die Zuverlässigkeit erheblich erhöht ist.
  • Die Halbleitereinrichtung, die unter Verwendung des Filmträgers gemäß vorliegender Erfindung mit dem Verbindungsbereich eines äußeren Substrats mittels einer Verbindungsfläche verbunden ist, stellt daher eine Montagestruktur zur Verfügung. Diese Verbindung wird als äußeres Verbindungs-Bonding bezeichnet.
  • Fig. 8 zeigt einen Querschnitt durch eine solche Montagestruktur.
  • In Fig. 8 ist das Halbleiterelement 1 auf einem Filmträger montiert, der den isolierenden Film 2' enthält, der auf einer seiner Oberflächen den Verbindungsbereich 3' aufweist. Der isolierende Film 2' hat einen Bump-ähnlichen Metallvorsprung (welcher in Fig. 8 nicht dargestellt ist und auf einer Unterseite des isolierenden Films 2' vorgesehen ist). Der isolierende Film 2' ist mit einer Metallverdrahtung 10 verbunden (beispielsweise einem Anschlussbereich) auf dem äußeren Substrat 9 mittels des Bump-ähnlichen Metallvorsprungs.
  • Fig. 9(a) und 9(b) sind entsprechende Teilschnitte des isolierenden Films, in dem das Metallmaterial 5 durch die Durchgangslöcher 4 eingebracht und bei dem ein Bumpähnlicher Metallvorsprung auf dem Metallmaterial vorgesehen ist. Fig. 9(a) zeigt den Bump-ähnlichen Metallvorsprung an jedem der Durchgangslöcher 4, die mit dem Metallmaterial 5 gefüllt sind. Fig. 9(b) zeigt eine Vielzahl von Durchgangslöchern 4, die miteinander durch einen gemeinsamen Bump-ähnlichen Metallvorsprung verbunden sind.
  • Fig. 10 zeigt eine Halbleitereinrichtung, die auf der Metallverdrahtung 10 montiert ist (d. h. einem Verbindungsbereich) mittels des Bump-ähnlichen Metallvorsprungs nach Fig. 9(a).
  • Bei der Montagestruktur der Halbleitereinrichtung gemäß vorliegender Erfindung ist es bevorzugt, dass eine thermische Klebeharzschicht zwischen einer Halbleitereinrichtung und einem äußeren Substrat angeordnet ist, um einen Verbindungsbereich, in dem die Halbleitereinrichtung mit dem äußeren Substrat verbunden ist, vollständig vor Luft abzuschirmen und die Zuverlässigkeit der Verbindung zu erhöhen. Nach Fig. 11 ist es beispielsweise bevorzugt, dass die thermische Klebeharzschicht 8 eine Dicke von gewöhnlich 5 bis 50 um und vorzugsweise 10 bis 30 um auf der Oberfläche des isolierenden Films 2' aufweist, wo der Bump-ähnliche Metallvorsprung gebildet ist, wodurch eine Halbleitereinrichtung produziert ist. Die auf diese Weise erhaltene Halbleitereinrichtung wird dann mit dem Verbindungsbereich eines äußeren Substrats verbunden. Nach Fig. 11 ist die thermische Klebeharzschicht 8 zwischen dem Filmträger und dem äußeren Substrat im Voraus gebildet. Allerdings kann die thermische Klebeharzschicht durch Verwendung eines Verfahrens gebildet werden, bei dem ein thermisches Klebeharz zwischen dem Filmträger und dem äußeren Substrat durch winzige Durchgangslöcher eingebracht wird, die nicht mit dem Metallmaterial gefüllt sind.
  • Fig. 12 zeigt einen Querschnitt zur Darstellung einer Montagestruktur mit einer Halbleitereinrichtung, die unter Verwendung eines solchen Verfahrens erhalten wird.
  • In Fig. 12 ist das Halbleiterelement 1 auf dem Filmträger montiert, der den isolierenden Film 2' mit dem Verbindungsbereich 3' auf einer Oberfläche aufweist. Der isolierende Film 2' hat einen Bump-ähnlichen Metallvorsprung (der in Fig. 12 nicht dargestellt ist und der auf der Unterseite des isolierenden Films 2' vorgesehen ist). Der isolierende Film 2' ist mit der Metallverdrahtung 10 (beispielsweise einem Anschlussbereich) des äußeren Substrats 9 mittels des Bump-ähnlichen Metallvorsprungs verbunden. Die thermische Klebeharzschicht 8, die an dem isolierenden Film 2" als Träger angebracht ist, wird unter Druck mit der Verbindungsbereich 3' verbunden, die auf dem isolierenden Film 2' gebildet ist.
  • Fig. 13(a) und 13(b) zeigen entsprechende Teilschnitte zur vergrößerten Darstellung eines Verfahrens zum Erhalten der Montagestruktur nach Fig. 12.
  • Fig. 13(a) zeigt einen Zustand vor dem Verbinden. Fig. 13(b) zeigt einen Zustand nach der Verbindung. In Fig. 13(a) ist die Klebeschicht 8 auf dem isolierenden Film 2" so vorgesehen, dass sie der Fläche des isolierenden Films 2' mit dem Verbindungsbereich 3' gegenüberliegt. Folglich kann der isolierende Film 2' mit Druck mit dem äußeren Substrat 9 in einer solchen Weise verbunden werden, dass der Verbindungsbereich 10 des äußeren Substrats 9 mit dem Bump-ähnlichen Metallvorsprung verbunden ist. Als Ergebnis wird, siehe Fig. 13(b), ein Klebemittel in der Klebeschicht 8 unter Druck in den Raum zwischen dem äußeren Substrat 9 und dem isolierenden Film 2' durch die winzigen Durchgangslöcher 4 eingebracht, die nicht mit dem Metallmaterial gefüllt sind, so dass der Verbindungsbereich 10 und dessen Nachbarschaft mit dem Klebeharz bedeckt sind. Es ergibt sich, dass die elektrische Leitung stabilisiert ist und eine Stabilisierung gegenüber mechanischen und thermischen Stößen bzw. Schwankungen erreicht wird.
  • Der isolierende Film 2", der als Träger verwendet wird, kann aus dem gleichen Material wie der oben erwähnte isolierende Film 2' gebildet sein.
  • Das thermische Klebeharz kann mittels Druck unter Verwendung eines jeden Verfahrens, wenn es dieses Harz in die Durchgangslöcher einbringen kann, aufgebracht werden. Besonders bevorzugt ist ein Heißdruckverfahren, bei dem die Fluidität des Harzes durch Anwendung von Wärme erhöht werden kann und das flüssige Harz unter Druck eingefüllt werden kann. Das Heißdruckverfahren kann unter folgenden Bedingungen durchgeführt werden: Druck von 5 bis 500 kg/cm², vorzugsweise 20 bis 300 kg/cm² (wenn das äußere Substrat aus einem brüchigen Material wie Glas gebildet ist, beträgt der Druck vorzugsweise 5 bis 100 kg/cm²), Temperatur von 50 bis 200ºC, vorzugsweise 100 bis 180ºC und Zeit von 10 bis 300 Sekunden, vorzugsweise 10 bis 120 Sekunden. Es ist bevorzugt, dass nach Fig. 13 das thermische Klebeharz in einer Filmähnlichen Form vom Standpunkt einer Bearbeitung und der Genauigkeit der aufgetragenen Menge verwendet wird.
  • Die Montagestruktur der Halbleitereinrichtung nach Fig. 8 und 12 gemäß vorliegender Erfindung wird durch Herstellung der Verbindung von Leiterbereich 3' und Verbindungsbereiche 10 mittels der Durchgangsbohrungen 4 erzeugt, welche Bohrungen in dem isolierenden Film 2' vorgesehen und mit Metallmaterial gefüllt sind. Zusätzlich hierzu, siehe Fig. 14, kann die Montagestruktur der Halbleitereinrichtung gemäß vorliegender Erfindung durch direkte Verbindung des Leitungsbereichs 3' mit dem Verbindungsbereich 10 erhalten werden. Bei der Montagestruktur nach Fig. 14 kann, da ein Metallmaterial nicht in die Durchgangslöcher eingebracht wird, die in einem Bereich des isolierenden Films vorgesehen sind, wo die äußere Verbindung (d. h. der Anschlussbereich) durchzuführen ist, die Anzahl der Herstellungsschritte reduziert werden.
  • Fig. 14 zeigt einen Querschnitt durch ein weiteres Ausführungsbeispiel der Montagestruktur gemäß vorliegender Erfindung.
  • In Fig. 14 ist das Halbleiterelement 1 auf dem Filmträger montiert, der bei dem isolierenden Film 2' mit dem Verbindungsbereich 3' auf einer Oberfläche aufweist. Der Verbindungsbereich 3' ist auf dem isolierenden Film 2' gebildet, der die Durchgangslöcher 4 aufweist, die direkt mit dem Anschlussbereich 10 auf dem äußeren Substrat 9 verbunden ist. Wird diese Verbindung durchgeführt, wird thermisches Klebeharz mittels Druck in das Durchgangsloch 4 eingebracht, so dass ein Verbindungsbereich und dessen Nachbarschaft verstärkt und durch Harz bedeckt sind. Das Halbleiterelement 1 ist elektrisch mit dem Verbindungsbereich 3' mittels des in die Durchgangslöcher 4 des isolierenden Films 2' eingefüllten Metallmaterials 5 verbunden, siehe hierzu auch Fig. 5. Allerdings kann eine solche Erfindung auch unter Verwendung eines Bumps, wie bei den bekannten Verfahren durchgeführt werden.
  • Fig. 15(a), 15(b), 16(a) und 16(b) zeigen entsprechend vergrößerte Schnitte zur Darstellung eines Verfahrens, bei dem der Filmträger nach Fig. 14 mit dem Anschlussbereich des äußeren Substrats verbunden wird. Insbesondere Fig. 15(a) und 16(a) zeigen einen Zustand vor einer Verbindung, in dem die thermische Klebeharzschicht 8 auf der gegenüberliegenden Seite der Oberfläche des isolierenden Films 2' gebildet wird, auf der der Verbindungsbereich 3' vorgesehen ist. Fig. 15(b) und 16(b) zeigen einen Zustand nach Verbindung, in dem das thermische Klebeharz mit Druck in einen Raum zwischen dem Filmträger und dem äußeren Substrat 9 mittels der Durchgangslöcher 4 eingebracht ist, so dass ein Verbindungsbereich und dessen Nachbarschaft durch das Harz bedeckt sind.
  • Fig. 15(a) und 15(b) zeigen Schnitte entlang einer Richtung parallel zu der des Verbindungsbereichs und Fig. 16(a) und 16(b) Schnitte entlang der Richtung senkrecht zu denen des Verbindungsbereichs.
  • In der Montagestruktur der Halbleitereinrichtung nach Fig. 14 bis 16 sind winzige Durchgangslöcher 4 in Nachbarschaft eines Bereichs des isolierenden Films vorgesehen, in dem der Verbindungsbereich 3' mit dem Anschlussbereich 10 des äußeren Substrats 9 verbunden ist. Allerdings können statt dessen auch Öffnungen oder Ausnehmungen mit einer Größe größer als die der Durchgangslöcher vorgesehen sein, um thermisches Klebeharz einfach aufzubringen. Beispiele solcher Öffnungen oder Ausnehmungen sind in den Fig. 17 bis 20 dargestellt. In jeder dieser Figuren zeigt (a) einen Querschnitt und (b) eine Draufsicht.
  • Solche Öffnungen oder Ausnehmungen können durch mechanische Verfahren, Laserverfahren, Lichtverfahren und chemisches Ätzen oder dergleichen, gebildet werden. Unter diesen Verarbeitungsverfahren wird eine Bestrahlung mit einem Excimer- Laserstrahl bevorzugt angewendet.
  • Es ist bevorzugt, dass der Verbindungsbereich 3' so bearbeitet wird, dass er eine solche Form aufweist, die keine freien Enden in Fig. 18 bis 20 vom Standpunkt der Abdeckung und Verstärkung des Verbindungsbereichs aufweist.
  • Wie oben erwähnt, werden gemäß Erfindung ein Verdrahtungssubstrat oder ein Filmträger bereitgestellt, auf dem ein Leitermuster (oder ein Verbindungsbereich) auf einer Oberfläche eines isolierenden Trägers (oder eines isolierenden Films) gebildet ist. Wenigstens ein winziges Durchgangsloch ist in einem Bereich des isolierenden Trägers (oder des isolierenden Films) vorgesehen, in dem das Leitermuster (oder Verwendungsbereich) damit in Kontakt steht sowie in einer Nachbarschaft dieses Bereichs. Eine leitende Passage ist in den Durchgangsbohrungen gebildet, die in einem Bereich des isolierenden Trägers (oder des isolierenden Films) vorgesehen sind, wo das Leitermuster (oder ein Verbindungsbereich) damit in Kontakt steht, und ein Bump-ähnlicher Metallvorsprung ist auf der leitenden Passage gebildet.
  • Wird daher ein Halbleiterelement mit dem Verdrahtungssubstrat oder dem Filmträger verbunden, kann eine hohe Ausrichtgenauigkeit erhalten werden. Da anisotrop leitende Filme oder Farben, die relativ teuer sind, nicht verwendet werden, ergeben sich niedrige Kosten und die Zuverlässigkeit der elektrischen Verbindung ist erhöht.
  • Der elektrische Verbindungsbereich kann durch Auswahl der Größe der Durchgangslöcher und des Abstandes zwischen diesen Löchern entworfen werden, mit dem Ergebnis, dass eine Miniaturisierung der Verbindungsfläche realisiert wird.
  • Insbesondere wenn die thermische Klebeharzschicht verwendet wird, sind Verbindungsbereich und dessen Nachbarschaft vollständig gegenüber Umgebungsluft abgeschirmt. Dies führt dazu, dass die Verbindungszuverlässigkeit weiter erhöht ist und die Verbindungsstärke ebenfalls erhöht ist.
  • Wird die unter Verwendung des Filmträgers hergestellte Halbleitereinrichtung auf dem äußeren Substrat aufgebracht, nimmt die Zuverlässigkeit der elektrischen Verbindung zu und die Ausrichtung kann einfach durchgeführt werden, da ein solcher isolierender Film verwendet wird, der leitende Durchgangslöcher aufweist, die mit dem Halbleiterelement verbunden sind. Wenn die thermische Klebeharzschicht zwischen der Halbleitereinrichtung und dem äußeren Substrat angeordnet ist, wird die elektrische Leitung verstärkt und die Stabilisierung gegenüber mechanischen und thermischen Stößen oder Schwankungen wird erreicht, selbst bei einer solchen Halbleitereinrichtung mit einer Anzahl von Stiften (pins), so dass ein Stromleck zwischen den Stiften nicht auftreten wird, wodurch eine äußerst hohe Verbindungszuverlässigkeit erreicht wird.
  • Im Gegensatz zu bekannten Ausführungsformen, bei denen ein Verbindungsbereich allein in dem Raum einer Halbleitereinrichtung freiliegt, wird bei dem Filmträger gemäß vorliegender Erfindung die Verbindung von dem isolierenden Film getragen, so dass die Biegesteifigkeit der Verbindung selbst erhöht ist und ein Biegen und Brechen der Verbindung nicht auftreten wird. Es ergibt sich folglich eine erhöhte Operationseffektivität und Produktivität.
  • Das folgende Experiment wurde durchgeführt, um die Biegestärke der Verbindung gemäß vorliegender Erfindung darzulegen.
  • Eine Polyimid-Vorläuferlösung wurde auf einer Kupferfolie von 17 um Dicke aufgetragen, so dass eine Beschichtungsdicke von 25 um erhalten wurde. Dann erfolgte ein Härten, wodurch ein zweischichtiger Film gebildet wurde, der als Träger eines Filmträgers dient. Ein Fotolack wurde auf der Oberfläche des Films, auf dem die Kupferfolie war, aufgetragen, dann belichtet, entwickelt und geätzt, um ein Muster mit einem Verbindungsbereich darauf zu bilden. Die Breite der Verbindung betrug 60 um. Trockenätzen wurde auf der Oberfläche des Trägers durchgeführt, auf dem die Kupferfolie vorgesehen war durch einen Laserstrahl im Ultravioletten, so dass ein Teil des isolierenden Films (wie beispielsweise Polyimidfilm) zwischen den Verbindungen entfernt wurde. Dadurch wurde der Filmträger erhalten, bei dem der isolierende Film auf der Rückseite des Verbindungsbereich beibehalten wurde. Der Querschnitt des isolierenden Films zeigte eine Trapezform mit einer oberen Basis von 80 um und einer unteren Basis von 60 um.
  • Es wurde festgestellt, wenn ein Filmträger mit 120 Teilen von Verbindungen unter Verwendung des obigen Verfahrens hergestellt wurde, ein Biegen oder Brechen der Verbindungen nicht auftritt, während bei bekannten Filmträgern, bei denen die Verbindungen freilagen, ein Brechen bei 24 Teilen der Verbindungen auftrat.
  • Es ist bevorzugt zur Sicherung der Verbindung aufgrund des auf dem isolierenden Film vorgesehen Bump-ähnlichen Metallvorsprungs, das nach Bilden des Bump-ähnlichen Metallvorsprungs, ein Teil des isolierenden Films, der den Metallvorsprung umgibt, durch Ätzen entfernt wird, so dass die Dicke des isolierenden Films dünn gemacht wird, wodurch die Höhe des Bump-ähnlichen Metallvorsprungs zunimmt. In diesem Fall ist bevorzugt, dass die Dicke des isolierenden Films soweit reduziert wird, dass sie 5 bis 200% des Bump-Durchmessers im Hinblick auf einen Ausgleich zwischen Biegungsstärke und Verbindungszuverlässigkeit beträgt.
  • Die Erfindung wurde im Detail und unter Bezugnahme auf verschiedene Ausführungsbeispiele beschrieben. Es ist selbstverständlich für einen Fachmann, dass verschiedene Änderungen und Modifikationen ohne Abweichen von Schutzumfang möglich sind.

Claims (17)

1. Eine Halbleitereinrichtung mit:
einem Leitermuster mit wenigstens einer auf einer Oberfläche eines isolierenden Trägers (2, 2') gebildeten Anschlussfläche;
einer Vielzahl von Durchgangslöchern (4), die in Dickenrichtung des isolierenden Trägers verlaufen, wobei die Löcher in dem Bereich der Anschlussfläche gebildet sind, wo diese in Kontakt mit dem isolierenden Träger ist, sowie in Nachbarschaft dieses Bereichs, die Durchgangslöcher (4) einen Abstand kleiner als die Breite der Anschlussfläche aufweisen und nur diejenigen Durchgangslöcher im Bereich der Anschlussfläche mit Metall gefüllt sind, um eine leitfähige Passage in den Durchgangslöchern zu bilden, und
Bump-ähnlichen Metallvorsprüngen gebildet auf den leitfähigen Passagen, die von der gegenüberliegenden Seite der Fläche des isolierenden Trägers (2, 2') vorstehen, und
einem Halbleiterelement, das darauf montierbar ist mit wenigstens einer äußeren Verbindungselektrode (7), die in Kontakt mit und in Verbindung zu den Bumpähnlichen Metallvorsprüngen ist.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der isolierende Träger (2, 2') aus einem isolierenden Film (2') mit Verbindungsbereichen (3') des Leitermusters gebildet ist, die Anschlussflächen (3, 3') enthalten.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der isolierende Träger (2, 2') aus einem Polyimid-Film gebildet ist.
4. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die leitende Passage aus einer vielschichtigen Struktur einer Vielzahl von Metallmaterialien (5a-5c) gebildet ist.
5. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine thermische Klebeharzschicht (8) auf der Oberfläche des isolierenden Films (2') gebildet ist, auf der die Bump-ähnlichen Metallvorsprünge (6) gebildet sind.
6. Halbleitereinrichtungen nach Anspruch 2, dadurch gekennzeichnet, dass eine thermische Klebeharzschicht (8) zwischen dem Halbleiterelement (1) und dem Filmträger (2') angeordnet ist.
7. Halbleitereinrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die thermische Klebeharzschicht (8) auf der Oberfläche des Halbleiterelements (1) vorgesehen ist, auf der die äußere Verbindungselektrode (7) gebildet ist.
8. Halbleitereinrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die thermische Klebeharzschicht (8) auf der Oberfläche des Filmträgers (2') vorgesehen ist, auf der das Halbleiterelement (1) zu montieren ist.
9. Halbleitereinrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die thermische Klebeharzschicht durch ein thermisches Klebeharz (8) gebildet ist, das in das Durchgangsloch (4) eingebracht ist, in dem keine leitende Passage gebildet ist.
10. Verfahren zur Herstellung einer Halbleitereinrichtung gemäß Anspruch 1, welches die folgenden Schritte aufweist:
(a) Bilden eines Leitermusters mit einer Anschlussfläche (3, 3') auf wenigstens einer Fläche eines isolierenden Trägers (2, 2');
(b) Bilden einer Vielzahl von Durchgangslöchern (4) in dem Bereich einer Anschlussfläche (3, 3'), wo diese in Kontakt mit dem isolierenden Träger ist, und in deren Nachbarschaft, wobei die Durchgangslöcher voneinander weniger entfernt sind als die Breite der Anschlussfläche (3, 3') und sich in Richtung der Dicke des isolierenden Trägers (2, 2') erstrecken, und
(c) Durchführen eines galvanischen Abscheidens unter Verwendung des Leitermusters als eine Elektrode nach Maskierung der Oberfläche des isolierenden Trägers (2, 2'), auf der das Leitermuster gebildet ist, wodurch ein Metallmaterial abgeschieden und nur in den Durchgangslöchern (4) aufgetragen wird, die in den Anschlussbereichen (3, 3') gebildet sind, so dass eine leitende Passage in jedem dieser Durchgangslöcher (4) und anschließend ein Bumpähnlicher Metallvorsprung (6) auf der leitenden Passage gebildet wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der isolierende Träger (2) aus einem Polyimidfilm hergestellt wird.
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass im Schritt (c) nach Erreichen einer Dicke mit vorbestimmtem Wert der leitfähigen Passage, die in den Durchgangslöchern gebildet wird, der isolierende Träger in einem Lötbad zum Einbringen von Lot in den Durchgangslöchern (4) eingetaucht wird, wodurch das Metallmaterial auf der leitenden Passage aufgetragen wird und der Metallvorsprung an dem Metallmaterial gebildet wird.
13. Montagestruktur zum Montieren eines Halbleiterelements (1) auf einem Substrat (9) unter Verwendung einer Halbleitereinrichtung mit dem isolierenden Film gemäß einem der vorangehenden Ansprüche 2 bis 9, wobei eine Vielzahl von weiteren Durchgangslöchern (4) in einem Bonding-Bereich des isolierenden Films (2') vorgesehen sind, in welchem Bereich der isolierende Film (2') in Kontakt mit einem Anschlussbereich (10) des Substrats (9) ist;
wobei ein Metallmaterial (5) in den weiteren Durchgangslöchern (4), die in dem Bonding-Bereich vorgesehen sind, eingebracht ist, und
wobei Bump-ähnliche Metallvorsprünge (6) auf dem Metallmaterial (5) gebildet sind und ein weiterer Verbindungsbereich (3') des isolierenden Films (2') mit dem Anschlussbereich (10) durch die Bump-ähnlichen Vorsprünge (6) verbunden ist.
14. Montagestruktur nach Anspruch 13, dadurch gekennzeichnet, dass benachbarte Bump-ähnliche Metallvorsprünge (6) einen gemeinsamen Bump-ähnlichen Vorsprung bilden.
15. Montagestruktur nach Anspruch 13, dadurch gekennzeichnet, dass das Metallmaterial (5) ein Lot ist.
16. Montagestruktur nach Anspruch 13, dadurch gekennzeichnet, dass eine thermische Klebeharzschicht (8) zwischen dem Filmträger (3') und dem äußeren Substrat (9) angeordnet ist.
17. Montagestruktur nach Anspruch 16, dadurch gekennzeichnet, dass die Klebeharzschicht (8) durch ein thermisches Klebeharz (8) gebildet ist, das zwischen dem Filmträger (3') und dem äußeren Substrat (9) durch die Durchgangslöcher (4) eingebracht ist, welche mit dem Metallmaterial (5) nicht gefüllt sind.
DE68929282T 1988-11-09 1989-11-07 Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung Expired - Lifetime DE68929282T2 (de)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP28320788A JPH0760840B2 (ja) 1988-11-09 1988-11-09 配線基板およびその製法
JP1050793A JP2785832B2 (ja) 1989-03-01 1989-03-01 半導体装置の実装構造
JP1050792A JP2815113B2 (ja) 1989-03-01 1989-03-01 フィルムキャリアおよび半導体装置の製造方法
JP1181272A JP2634672B2 (ja) 1989-07-13 1989-07-13 半導体装置
JP19768089A JP2654189B2 (ja) 1989-07-28 1989-07-28 半導体装置の実装方法
JP19768189A JP2654190B2 (ja) 1989-07-28 1989-07-28 半導体装置の実装方法
JP19768289A JP2654191B2 (ja) 1989-07-28 1989-07-28 半導体装置の実装方法
JP1200847A JP2808703B2 (ja) 1989-08-02 1989-08-02 フィルムキャリアおよび半導体装置

Publications (2)

Publication Number Publication Date
DE68929282D1 DE68929282D1 (de) 2001-03-22
DE68929282T2 true DE68929282T2 (de) 2001-06-07

Family

ID=27572395

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68929282T Expired - Lifetime DE68929282T2 (de) 1988-11-09 1989-11-07 Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung

Country Status (5)

Country Link
US (1) US5072289A (de)
EP (1) EP0368262B1 (de)
KR (1) KR960006763B1 (de)
DE (1) DE68929282T2 (de)
SG (1) SG49842A1 (de)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640762A (en) 1988-09-30 1997-06-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5634267A (en) * 1991-06-04 1997-06-03 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
DE69216658T2 (de) * 1991-02-25 1997-08-07 Canon Kk Vorrichtung und Verfahren zur Verbindung elektrischer Bauelemente
DE69233088T2 (de) * 1991-02-25 2003-12-24 Canon K.K., Tokio/Tokyo Elektrisches Verbindungsteil und sein Herstellungsverfahren
JPH04301817A (ja) * 1991-03-29 1992-10-26 Rohm Co Ltd 液晶表示装置とその製造方法
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
US5559444A (en) * 1991-06-04 1996-09-24 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5302891A (en) * 1991-06-04 1994-04-12 Micron Technology, Inc. Discrete die burn-in for non-packaged die
US6340894B1 (en) 1991-06-04 2002-01-22 Micron Technology, Inc. Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect
US5678301A (en) * 1991-06-04 1997-10-21 Micron Technology, Inc. Method for forming an interconnect for testing unpackaged semiconductor dice
US6998860B1 (en) 1991-06-04 2006-02-14 Micron Technology, Inc. Method for burn-in testing semiconductor dice
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US6219908B1 (en) * 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
US5252850A (en) * 1992-01-27 1993-10-12 Photometrics Ltd. Apparatus for contouring a semiconductor, light responsive array with a prescribed physical profile
US5355019A (en) * 1992-03-04 1994-10-11 At&T Bell Laboratories Devices with tape automated bonding
US5751059A (en) * 1992-06-19 1998-05-12 Thomson-Csf Semiconducteurs Specifiques Pyroelectric sensor
US5596172A (en) * 1993-05-07 1997-01-21 Motorola, Inc. Planar encapsulation process
GB9318573D0 (en) * 1993-09-08 1993-10-27 Deas Alexander R Bonding process for producing multiple simultaneous connections between silicon di and a substrate
US5548091A (en) * 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US5434452A (en) * 1993-11-01 1995-07-18 Motorola, Inc. Z-axis compliant mechanical IC wiring substrate and method for making the same
US5734201A (en) * 1993-11-09 1998-03-31 Motorola, Inc. Low profile semiconductor device with like-sized chip and mounting substrate
US5454160A (en) * 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5917229A (en) * 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5476818A (en) * 1994-08-19 1995-12-19 Motorola, Inc. Semiconductor structure and method of manufacture
US5513430A (en) * 1994-08-19 1996-05-07 Motorola, Inc. Method for manufacturing a probe
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
JP3015712B2 (ja) * 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
WO1997011591A1 (en) * 1995-09-22 1997-03-27 Minnesota Mining And Manufacturing Company Flexible circuits with bumped interconnection capability
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
KR100201383B1 (ko) * 1995-10-19 1999-06-15 구본준 인터페이스 조립체를 구비한 유에프비지에이 패키지
JP2736042B2 (ja) * 1995-12-12 1998-04-02 山一電機株式会社 回路基板
WO1997027490A1 (en) * 1996-01-25 1997-07-31 General Dynamics Information Systems, Inc. Performing an operation on an integrated circuit
US5756370A (en) * 1996-02-08 1998-05-26 Micron Technology, Inc. Compliant contact system with alignment structure for testing unpackaged semiconductor dice
US6460245B1 (en) * 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
US5789271A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
US5726075A (en) * 1996-03-29 1998-03-10 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
US5808360A (en) * 1996-05-15 1998-09-15 Micron Technology, Inc. Microbump interconnect for bore semiconductor dice
US5789278A (en) * 1996-07-30 1998-08-04 Micron Technology, Inc. Method for fabricating chip modules
JP3284262B2 (ja) * 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
US5989935A (en) * 1996-11-19 1999-11-23 Texas Instruments Incorporated Column grid array for semiconductor packaging and method
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US5910354A (en) * 1997-03-04 1999-06-08 W.L. Gore & Associates, Inc. Metallurgical interconnect composite
US6025731A (en) 1997-03-21 2000-02-15 Micron Technology, Inc. Hybrid interconnect and system for testing semiconductor dice
US6016060A (en) * 1997-03-25 2000-01-18 Micron Technology, Inc. Method, apparatus and system for testing bumped semiconductor components
US5962921A (en) * 1997-03-31 1999-10-05 Micron Technology, Inc. Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps
US5931685A (en) * 1997-06-02 1999-08-03 Micron Technology, Inc. Interconnect for making temporary electrical connections with bumped semiconductor components
WO1999004430A1 (en) * 1997-07-21 1999-01-28 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
EP1895587A3 (de) 1997-10-17 2013-04-03 Ibiden Co., Ltd. Substrat für eine Halbleiterpackung
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
DE19912240A1 (de) * 1999-03-18 2000-09-28 Siemens Ag Bauelement und Verfahren zur Herstellung des Bauelementes
US6263566B1 (en) 1999-05-03 2001-07-24 Micron Technology, Inc. Flexible semiconductor interconnect fabricated by backslide thinning
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
AU2003233029A1 (en) * 2002-06-07 2003-12-22 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
JP3935091B2 (ja) 2003-02-27 2007-06-20 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
US7658994B2 (en) * 2003-12-30 2010-02-09 3M Innovative Properties Company Substrates and compounds bonded thereto
TWI255466B (en) * 2004-10-08 2006-05-21 Ind Tech Res Inst Polymer-matrix conductive film and method for fabricating the same
US20070103412A1 (en) * 2005-11-09 2007-05-10 Pao-Yun Tang Liquid crystal display having a voltage divider with a thermistor
JP5425404B2 (ja) * 2008-01-18 2014-02-26 東京エレクトロン株式会社 アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
WO2010061552A1 (ja) * 2008-11-25 2010-06-03 住友ベークライト株式会社 電子部品パッケージおよび電子部品パッケージの製造方法
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
DK2592915T3 (da) * 2010-07-06 2022-04-19 Fujikura Ltd Fremstillingsfremgangsmåde til lamineret printplade
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
CN103402309B (zh) * 2013-07-31 2016-05-04 无锡市伟丰印刷机械厂 一种具有垂直支撑结构的印刷电路板弹性焊盘

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
JPS6148952A (ja) * 1984-08-16 1986-03-10 Toshiba Corp 半導体装置
JPS61111561A (ja) * 1984-10-05 1986-05-29 Fujitsu Ltd 半導体装置
FR2584235B1 (fr) * 1985-06-26 1988-04-22 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount

Also Published As

Publication number Publication date
SG49842A1 (en) 1998-06-15
EP0368262A3 (de) 1990-11-28
EP0368262B1 (de) 2001-02-14
US5072289A (en) 1991-12-10
EP0368262A2 (de) 1990-05-16
KR900008918A (ko) 1990-06-03
DE68929282D1 (de) 2001-03-22
KR960006763B1 (ko) 1996-05-23

Similar Documents

Publication Publication Date Title
DE68929282T2 (de) Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
DE3785720T2 (de) Verfahren zum herstellen eines filmtraegers.
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE69015878T2 (de) Mehrschichtleiterplattenstruktur.
DE69132685T2 (de) Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE69030867T2 (de) Verfahren zur Herstellung einer anisotrop leitenden Folie
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE4113954A1 (de) Matrix-verbindungsglied
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE69027448T2 (de) Verfahrungen und Vorrichtung zur Befestigung von Kontakthöckern auf TAB-Trägerleiter
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
DE69417651T2 (de) Verfahren und anordnung zur verbindung einer durchkontaktierung.
DE68919589T2 (de) Träger einer hoch integrierten Schaltung und Verfahren zur seiner Herstellung.
DE69215377T2 (de) Aufschmeltzlötsverfahren zum bilden von einem löthocker auf einer printplatte
DE10064629B4 (de) Verfahren zum Verbinden von Leiterplatten
DE4415375B4 (de) Filmträger und Verfahren zu dessen Herstellung
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE69530698T2 (de) Verfahren zur herstellung einer leiterplatte
DE69426410T2 (de) Halbleitervorrichtung mit Lötstellen und Verfahren zur Herstellung
DE10105920A1 (de) Halbleiterbaustein
DE3788263T2 (de) Verfahren zum elektrischen Verbinden von zwei Objekten.
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
EP0090820B1 (de) Elektronische dünnschichtschaltung und deren herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition