JP2736042B2 - 回路基板 - Google Patents

回路基板

Info

Publication number
JP2736042B2
JP2736042B2 JP7346429A JP34642995A JP2736042B2 JP 2736042 B2 JP2736042 B2 JP 2736042B2 JP 7346429 A JP7346429 A JP 7346429A JP 34642995 A JP34642995 A JP 34642995A JP 2736042 B2 JP2736042 B2 JP 2736042B2
Authority
JP
Japan
Prior art keywords
insulating substrate
circuit board
copper foil
conductive
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7346429A
Other languages
English (en)
Other versions
JPH09162517A (ja
Inventor
悦四 鈴木
章 米沢
秀久 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaichi Electronics Co Ltd
Original Assignee
Yamaichi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaichi Electronics Co Ltd filed Critical Yamaichi Electronics Co Ltd
Priority to JP7346429A priority Critical patent/JP2736042B2/ja
Priority to US08/763,953 priority patent/US5950306A/en
Publication of JPH09162517A publication Critical patent/JPH09162517A/ja
Application granted granted Critical
Publication of JP2736042B2 publication Critical patent/JP2736042B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は配線パターンを複
層に形成する場合に有利な回路基板に関する。
【０００２】
【従来の技術】電子機器の軽薄短小化に伴ない、これに
組込まれる回路基板も益々小形軽量化が希求されてい
る。
【０００３】その代表例はマルチチップモジュール（Ｍ
ＣＭ）と呼称されている回路基板であり、このＭＣＭは
一つの複層回路基板に複数のベアＩＣを実装し、これを
単部品としてマザーボードたる回路基板に実装して使用
する。
【０００４】このようなＭＣＭ用回路基板では特に配線
の微細化と実装の高密度化が求められ、同時に複層回路
基板の薄形化とコスト低減が強く望まれている。
【０００５】このような要望に応える上で障害となって
いるのは、従来行われている層間接続（配線パターン間
接続）をスルーホール接続する方法である。このスルー
ホール接続法は絶縁基板に配線パターンを貫通せる微細
な接続孔をドリルやレーザ等で穿孔し、この接続孔内壁
面に導電層をメッキする、所謂スルーホールメッキ処理
を施して層間接続を行う方法であるが、ドリル等による
穿孔加工時にバリや金属粉を発生する恐れを有し、この
バリ等がスルーホールメッキの品質や信頼性を低下する
要因となる。
【０００６】特に配線パターンの微細化が進むに従い、
この配線パターンに断線等を生ずることなくドリル等に
より精微な穿孔加工を行うことは技術的に益々困難とな
ってきている。
【０００７】更にスルーホールの存在や配線位置によっ
て電子部品の実装エリアや配線エリアが制限される問題
を有している。
【０００８】
【発明が解決しようとする課題】この問題に対処するた
めに、上記配線パターンに穿けられたスルーホールを樹
脂で埋め、その表面にも配線や部品実装用電極を施すブ
ラインドバリアホールや、インナービアホール等が使わ
れ始めている。
【０００９】然しながら、何れの方法も技術的、コスト
的に問題があるため、微細ピッチ配線が可能で実質的に
ブラインドバリアホール及びインナービアホールタイプ
の回路基板を安価に実現できることが課題となってい
る。
【００１０】
【課題を解決するための手段】本発明は上記絶縁基板に
その一方の表面に密着された配線パターンの内表面に達
する接続孔を設け、この接続孔内に上記配線パターンか
らメッキ成長された導電バンプを埋め込み、該導電バン
プを上記絶縁基板の他方の表面に密着される配線パター
ンに接続する層間接続構造を持ち、殊に上記導電バンプ
を上記絶縁基板の他方の表面に達しない高さに埋め込
み、該導電バンプが埋め込まれていない接続孔部分に導
電ペーストを充填し、該導電ペーストを上記絶縁基板の
他方の表面に密着された配線パターンの内表面に熱圧着
し層間接続を図る構造にしたことを特徴とする。よって
安価で且つ信頼性が高く、加えて高密度配線を可能とし
た回路基板を提供するものである。
【００１１】
【発明の実施の形態】以下、上記回路基板の構成をその
製造法と共に説明する。
【００１２】先ず、図１Ａに示すように、絶縁基板１の
一方の表面全面を覆うように銅箔２を密着した片面銅貼
り板を形成する。
【００１３】絶縁基板１と銅箔２間には接着材層を介在
させず熱プレス等で絶縁基板１の表面を溶融し銅箔２を
融着する。
【００１４】ここで絶縁基板１とは剛性を有する合成樹
脂板又は可撓性を有する合成樹脂シートである。上記絶
縁基板１は例えば熱可塑性液晶ポリマー樹脂、ポリイミ
ド樹脂、例えば強化繊維入りポリイミド樹脂であり、単
層又は複層板とする場合を含む。
【００１５】次に、図１Ｂに示すように、上記片面銅貼
り板の絶縁基板１にのみ上記銅箔２の内表面に達する接
続孔をレーザー或いはエッチング等で穿孔加工し穿孔き
片面銅貼り板を形成する。
【００１６】上記接続孔３は絶縁基板１のみを厚み方向
に貫く貫通孔であり、従ってその一端は絶縁基板１の一
方表面側に、他端は同他方表面側に夫々到達し、その一
端が銅箔２の貼り合わせ面に達して該銅箔２によって閉
鎖されている。上記図１Ａ，１Ｂの工程を変更して絶縁
基板１に予め接続孔３を穿孔加工し、次に銅箔２を貼付
し穿孔加工した片面銅貼り板を形成できる。
【００１７】次に図１Ｃに示すように、上記穿孔き片面
銅貼り板の接続孔３を塞ぐ銅箔２を電極とする電気メッ
キにより銅箔内表面から接続孔３内におけるメッキ成長
を促し、孔内を埋める導電バンプ４を形成する。
【００１８】上記導電バンプ４は絶縁基板１の他方の表
面に達しない高さにメッキ成長させる。換言すると導電
バンプ４は接続孔３の深さ以下にメッキ成長させ、絶縁
基板１の他方の表面側に導電バンプ４が埋め込まれてい
ない接続孔部分を形成し、これを次の工程における導電
ペーストの充填孔３ａとする。
【００１９】次に、図１Ｄに示すように上記導電バンプ
４が埋め込まれた接続孔３を持つ片面銅貼り板の他方表
面側から上記充填孔３ａ内にスクリーン印刷等により導
電ペースト５を塗布して充填孔３ａに充填すると共に、
基板表面より一定量だけ僅かに突出するように塗布し、
乾燥硬化を促し、可溶接点部を形成する。
【００２０】即ち、この可溶接点部は導電ペースト５か
ら成り、接続孔３端部の充填孔３ａに対する埋め込み部
と突出部とを持ち、埋め込み部において導電バンプ４と
結合し全体としてバンプを形成する。上記導電ペースト
５は例えば銀の粉末と合成樹脂接着剤を混練したもの、
或いは鉛系金属粉末と合成樹脂を混練した半田ペースト
である。
【００２１】次に、図１Ｅに示すように、上記導電ペー
スト５による可溶接点部を形成した片面銅貼り板の他方
の表面（絶縁基板の他方の表面）に別の銅箔６を重ね、
熱圧着により密着する。
【００２２】即ち上記導電ペースト５から成る可溶接点
部の突出部に上記銅箔６を絶縁基板１の表面を覆うよう
に重ね、熱圧着により可溶接点部を軟化或いは溶融する
と同時に、絶縁基板１の表面を溶融し、該表面に銅箔６
の内表面を密着し且つ可溶接点部に融着する。銅箔６は
この可溶接点部への熱圧着を介して導電バンプ４に接続
され且つこの導電バンプ４を介して銅箔２と接続され
る。
【００２３】上記導電ペースト５即ち可溶接点部は上記
熱圧着の熱により軟化或いは溶融されると同時に、加圧
により圧縮され展伸されつつ、溶融した絶縁基板１の表
層部へ押し込まれ、広面積の接続面積を持った拡大圧着
部５ａを組成する。
【００２４】斯くして配線パターン間を層間接続したい
個所で、両面の銅箔２，６が導電バンプ４と導電ペース
ト５を介し、熱圧着により強固に結合し接続した両面銅
貼り板が得られる。
【００２５】次に、図１Ｆに示すように、上記両面の銅
箔２，６を既知の技術に従い露光・エッチング等する方
法で各銅箔２，６をパターンニングする。よって絶縁基
板１の両面に配線パターン２ａ，６ａが密着され、両配
線パターン２ａ，６ａの内表面が接続孔３内においてメ
ッキ成長された導電バンプ４により導電ペースト５を介
して接続された両面回路基板を得る。この両面回路基板
は三層以上の回路基板を形成する場合の単位回路基板と
することができる。
【００２６】上記説明から明らかなように、導電バンプ
４は接続孔３の制限下においてこの孔を塞ぐ銅箔２の表
面から孔内へ確実にメッキ成長させ確実に孔内へ埋め込
まれる。従って接続孔３の孔壁の状態の良否はそれ程問
題とはならない。
【００２７】殊にメッキは数十μｍの微細孔を埋めるこ
とができるので、導電バンプ４をメッキ成長させる銅箔
２の層間接続面積は非常に小さくできる。
【００２８】換言すると、銅箔２から形成される配線パ
ターン２ａの層間接続面積を微小面積とすることができ
る。この結果、配線パターン２ａ，６ａを接続孔３に制
約されることなく微細化でき、パターンの高密度化を図
れる。
【００２９】又メッキ成長された導電バンプ４と銅箔６
（配線パターン６ａ）間に、導電ペースト５から成る可
溶接点部を介在することにより、導電バンプ４の高さの
バラツキを良好に吸収することができる。
【００３０】次に、上記回路基板の他の形成例について
説明する。
【００３１】先ず、図２Ａに示すように、絶縁基板１の
一方の表面の全面を覆うように銅箔２を接着剤層７を介
し密着した片面銅貼り板を形成する。
【００３２】ここで絶縁基板１とは剛性を有する合成樹
脂板又は可撓性を有する合成樹脂シートである。上記絶
縁基板１は例えばガラス繊維又はガラスクロス等の強化
繊維入りのポリイミド樹脂であり、単層又は同材は異材
の複層板とする場合を含む。
【００３３】次に、図２Ｂに示すように、上記片面銅貼
り板の絶縁基板１にのみ接着剤層７を貫いて上記銅箔２
の内表面に達する接続孔３をレーザー或いはエッチング
等で穿孔加工し穿孔き片面銅貼り板を形成する。
【００３４】上記図１Ａ，１Ｂの工程を変更して絶縁基
板１に接続孔３を予め穿孔加工し、次に銅箔２を貼付し
穿孔き片面銅貼り板を形成できる。
【００３５】上記接続孔３は絶縁基板１のみを厚み方向
に貫く貫通孔であり、従ってその一端を接着剤層７を貫
いて絶縁基板１の一方表面側に、他端は同他方表面側に
夫々達し、その一端が銅箔２の貼り合わせ面に達して該
銅箔２により閉鎖されている。
【００３６】次に図２Ｃに示すように、上記穿孔き片面
銅貼り板の接続孔３を塞ぐ銅箔２を電極とする電気メッ
キにより接続孔３内におけるメッキ成長を促し、孔内を
埋める導電バンプ４を形成する。
【００３７】上記導電バンプ４は絶縁基板１の他方の表
面に達しない高さにメッキ成長させる。換言すると導電
バンプ４は接続孔３の深さ以下にメッキ成長させ、絶縁
基板１の他方の表面側に導電バンプ４が埋め込まれてい
ない接続孔部分を形成し、これを次の工程における導電
ペーストの充填孔３ａとする。
【００３８】次に、図２Ｄに示すように上記導電バンプ
４が埋め込まれた接続孔３を持つ片面銅貼り板の他方表
面側から上記充填孔３ａ内にスクリーン印刷等により導
電ペースト５を塗布して充填孔３ａに充填すると共に、
基板表面より一定量だけ僅かに突出するように塗布し、
乾燥硬化を促して可溶接点部を形成する。
【００３９】即ち、この可溶接点部は導電ペーストから
成り、接続孔３端部の充填孔３ａに対する埋め込み部と
突出部とを持ち、この埋め込み部によって導電バンプと
結合し全体として一体のバンプを形成する。
【００４０】上記突出部は図示のように先端が尖った形
状にし、接着剤層８を突き破ることができるようにす
る。導電ペースト５の先端を平坦又は尖った形状にでき
ることは図１の実施態様例においても同様である。上記
導電ペースト５は例えば銀の粉末と合成樹脂接着剤を混
練したものである。
【００４１】次に、図２Ｅに示すように、上記導電ペー
スト５による可溶接点部を形成した片面銅貼り板の他方
の表面（絶縁基板の他方の表面）に別の銅箔６を接着剤
層８を介して重ね、熱圧着により密着し貼り合わせる。
【００４２】即ち上記導電ペースト５から成る可溶接点
部の突出部に上記銅箔６を絶縁基板１の表面を覆うよう
に重ね、熱圧着により可溶接点部が接着剤層８を貫いて
軟化或いは溶融し、銅箔６に密着（融着）する。銅箔６
はこの可溶接点部への熱圧着を介して導電バンプ４に接
続され且つこの導電バンプ４を介して銅箔２と接続され
る。
【００４３】上記導電ペースト５即ち可溶接点部は上記
熱圧着の熱により軟化或いは溶融されると同時に、加圧
により接着剤層８を貫いた状態で圧縮され展伸されつ
つ、接着剤層８の表層部へ押し込まれ、広面積の接続面
積を持った拡大圧着部５ａを組成する。
【００４４】斯くして配線パターン間を層間接続したい
個所で、両面の銅箔２，６が導電バンプ４と導電ペース
ト５を介し、金属溶接により強固に結合し接続した両面
銅貼り板が得られる。
【００４５】次に、図２Ｆに示すように、上記両面の銅
箔２，６を既知の技術に従い露光・エッチング等する方
法で各銅箔２，６をパターンニングする。よって絶縁基
板１の両面に配線パターン２ａ，６ａが密着され、両配
線パターン２ａ，６ａの内表面が接続孔３内においてメ
ッキ成長された導電バンプ４により導電ペースト５を介
して接続された両面回路基板を得る。この両面回路基板
は三層以上の回路基板を形成する場合の単位回路基板と
することができる。
【００４６】上記説明から明らかなように、導電バンプ
４は接続孔３の制限下においてこの孔を塞ぐ銅箔２の表
面から孔内へ確実にメッキ成長させ確実に孔内へ埋め込
まれる。従って接続孔３の孔壁の状態の良否はそれ程問
題とはならない。
【００４７】殊にメッキは数十μｍの微細孔を埋めるこ
とができるので、導電バンプ４をメッキ成長させる銅箔
２の層間接続面積は非常に小さくできる。
【００４８】換言すると、銅箔２から形成される配線パ
ターン２ａの層間接続面積を微小面積とすることができ
る。この結果、配線パターン２ａ，６ａを接続孔３に制
約されることなく微細化でき、パターンの高密度化を図
れる。
【００４９】又メッキ成長された導電バンプ４と銅箔６
（配線パターン６ａ）間に、導電ペースト５から成る可
溶接点部を介在することにより、導電バンプ４の高さの
バラツキを良好に吸収することができる。
【００５０】図３は図１，図２に開示する回路基板に関
する技術に基いて製造された四層回路基板の構造及び製
造法を示す。
【００５１】図３Ａに示すように、図１Ａ乃至Ｅ、図２
Ａ乃至Ｅにより作製した両面銅貼り板の片面のみ（銅箔
６のみ）をエッチング等によりパターンニングした一対
の回路基板１Ａ，１Ｂを作製する。
【００５２】即ち、絶縁基板１と銅箔２と、配線パター
ン６ａと、接続孔３内において銅箔２からメッキ成長さ
せた導電バンプ４と導電ペースト５を一組とした一対の
回路基板１Ａ，１Ｂを作製する。そして回路基板１Ａ又
は１Ｂの配線パターン６ａの外表面所定個所に導電ペー
スト９を印刷或いはディスペンサにより塗布し硬化を促
して導電バンプを形成する。この導電バンプたる導電ペ
ースト９はその先端を適度に尖った形状にする。
【００５３】而して図３Ａに示すように、上記回路基板
１Ａ，１Ｂを上記配線パターン６ａ及び導電ペースト９
の形成面側において互いに対抗させ、両者１Ａ，１Ｂ間
に合成樹脂シートから成る熱溶融性接着シート１０を介
在し、三者１Ａ，１Ｂ，１０を接着シート１０の熱軟化
温度以上の温度で熱圧着する。
【００５４】図３Ｂに示すように、この熱圧着により導
電ペースト９から成るバンプが接着シート１０を貫き回
路基板１Ａの配線パターン６ａに熱変形しつつ圧着され
配線パターン６ａ相互を該導電ペースト９から成るバン
プを介して層間接続すると共に、両回路基板１Ａ，１Ｂ
を接着シート１０の加熱溶融により密着積層する。
【００５５】次に両回路基板１Ａ，１Ｂの銅箔２に露光
・エッチングを施してパターンニングし、配線パターン
２ａを形成する。斯くして互いに接続された四層の配線
パターン２ａ，６ａ，６ａ，２ａを持った四層回路基板
が得られる。
【００５６】上記熱溶融性接着シート１０は上記絶縁基
板１の軟化温度（Ｔｇ温度）よりできるだけ低い温度で
熱圧着できる材料を選択する。
【００５７】即ち上記接着シート１０をＴｇ温度に近い
温度で熱圧着すると、図４に示すように配線パターン６
ａは絶縁基板１の軟化により、導電ペースト９から成る
バンプにより配線パターン６ａが局部的に押し込められ
て変形し、変形が過度の場合には配線パターン６ａが銅
箔２にショートし不良品となる。
【００５８】次に図５は上記四層回路基板の他の製造法
及び構造を示す。図５Ａに示すように、図１，図２の説
明に従い作製した両面に配線パターン２ａ，６ａを持つ
両面回路基板１Ｃを用意し、他方銅箔１１に導電ペース
ト１２を塗布して先端の尖ったバンプを形成したバンプ
付銅箔を二枚形成し、この両バンプ付銅箔１１間に上記
両面回路基板１Ｃを介在すると共に、該両面回路基板１
Ｃと各バンプ付銅箔１１間に熱溶融性合成樹脂シートか
ら成る接着シート１０を夫々介在し五者１１，１０，１
Ｃ，１０，１１をこの順序で重ね接着シート１０の熱軟
化温度以上で且つ両面回路基板１Ｃの軟化温度以下の温
度で熱圧着する。
【００５９】この熱圧着により導電ペースト１２から成
るバンプが各接着シート１０を貫いて両面回路基板１Ｃ
の配線パターン２ａ，６ａに軟化しつつ圧着されると共
に、接着シート１０を介して両面回路基板１Ｃの両面に
バンプ付銅箔１１が融着され密着される。
【００６０】次で各銅箔１１にエッチング法等の適用に
よりパターンニングすることにより配線パターン１１ａ
を形成する。
【００６１】図４，図５は四層回路基板について説明し
たが、バンプ付銅箔１１と接着シート１０を上記四層回
路基板の外側に配し同様のプロセスを踏めば五層以上の
積層回路基板が形成できる。
【００６２】
【発明の効果】本発明によれば、接続孔を塞ぐ銅箔（配
線パターン）の表面から接続孔の制限下において導電バ
ンプを孔内へ確実にメッキ成長させ、確実に孔内へ埋め
込むことができ、接続孔の孔壁の状態の良否に拘らず健
全なる導電バンプの形成が可能である。
【００６３】殊にメッキは数十μｍの微細孔を埋めるこ
とができるので、導電バンプをメッキ成長させる銅箔の
層間接続面積、即ち銅箔から形成される配線パターンの
層間接続面積を微小面積とすることができる。この結
果、配線パターンを接続孔に制約されることなく微細化
でき、パターンの高密度化を図ることができる。
【００６４】よって配線パターンにドリル等により穿孔
加工し、スルーホールメッキ処理により層間接続を行う
前記従来例の問題点を適切に解決することができる。
【００６５】又メッキ成長された導電バンプと銅箔（配
線パターン）間に、導電ペーストから成る可溶接点部を
介在することにより、導電バンプの高さのバラツキを良
好に吸収することができる。更に導電バンプが熱溶融す
る半田メッキ等の場合もメッキの厚さのバラツキを吸収
することができる。加えて導電ペーストは熱圧着により
配線パターンの内表面に押し付けられて高信頼の接続を
確保できる。
【図面の簡単な説明】
【図１】Ａ乃至Ｆは複層回路基板の製造法を工程順を追
って説明する断面図である。
【図２】Ａ乃至Ｆは複層回路基板の他の製造法を工程順
を追って説明する断面図である。
【図３】Ａ，Ｂ，Ｃは図１，図２の回路基板を組成要素
とする四層回路基板の製造法を工程順を追って説明する
断面図である。
【図４】図３における不良例を示す拡大断面図である。
【図５】Ａ，Ｂ，Ｃは図１，図２の回路基板を組成要素
とする四層回路基板の他の製造法を工程順を追って説明
する断面図である。
【符号の説明】
１ 絶縁基板 ２ 銅箔 ２ａ 配線パターン ３ 接続孔 ３ａ 導電ペースト充填孔 ４ 導電バンプ ４ａ 拡大圧着部 ５ 可溶性接点部 ６ 銅箔 ６ａ 配線パターン ７，８ 接着剤層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−299801（ＪＰ，Ａ) 特開 昭59−500790（ＪＰ，Ａ) 特開 平６−326438（ＪＰ，Ａ) 特開 平５−335713（ＪＰ，Ａ) 特開 平４−199782（ＪＰ，Ａ) 特開 平６−224528（ＪＰ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁基板に該絶縁基板の一方の表面に密着
    せる配線パターンの内表面に達する接続孔を設け、該接
    続孔内に上記配線パターンの内表面からメッキ成長され
    た導電バンプを埋め込み、該導電バンプを上記絶縁基板
    の他方の表面に密着される配線パターンとの接続手段と
    して供する回路基板において、上記導電バンプを上記絶
    縁基板の他方の表面に達しない高さに埋め込み、該導電
    バンプが埋め込まれていない接続孔部分に導電ペースト
    を充填し、該導電ペーストを上記絶縁基板の他方の表面
    に形成された配線パターンの内表面に熱圧着することを
    特徴とする回路基板。
JP7346429A 1995-12-12 1995-12-12 回路基板 Expired - Fee Related JP2736042B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7346429A JP2736042B2 (ja) 1995-12-12 1995-12-12 回路基板
US08/763,953 US5950306A (en) 1995-12-12 1996-12-11 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7346429A JP2736042B2 (ja) 1995-12-12 1995-12-12 回路基板

Publications (2)

Publication Number Publication Date
JPH09162517A JPH09162517A (ja) 1997-06-20
JP2736042B2 true JP2736042B2 (ja) 1998-04-02

Family

ID=18383368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7346429A Expired - Fee Related JP2736042B2 (ja) 1995-12-12 1995-12-12 回路基板

Country Status (2)

Country Link
US (1) US5950306A (ja)
JP (1) JP2736042B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
WO1998033366A1 (fr) 1997-01-29 1998-07-30 Kabushiki Kaisha Toshiba Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie
US6272745B1 (en) * 1997-03-14 2001-08-14 Photo Print Electronics Gmbh Methods for the production of printed circuit boards with through-platings
US6565954B2 (en) 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
JP4545865B2 (ja) * 1999-12-08 2010-09-15 イビデン株式会社 多層プリント配線板用回路基板の製造方法
DE60030743T2 (de) * 1999-07-12 2007-09-06 Ibiden Co., Ltd., Ogaki Verfahren zum Herstellen einer Leiterplatte
JP4545866B2 (ja) * 1999-12-08 2010-09-15 イビデン株式会社 多層プリント配線板用回路基板の製造方法
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6467160B1 (en) * 2000-03-28 2002-10-22 International Business Machines Corporation Fine pitch circuitization with unfilled plated through holes
JP4322402B2 (ja) 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
JP2002016363A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 回路基板
JP4562153B2 (ja) * 2000-08-10 2010-10-13 イビデン株式会社 半導体モジュールの製造方法
US6518514B2 (en) 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US6700745B2 (en) * 2000-12-07 2004-03-02 Sae Magnetice (H.K.) Ltd. Etched multi-layer suspension assembly
WO2002052908A1 (en) * 2000-12-22 2002-07-04 Hitachi Chemical Co., Ltd. Printed wiring board and method of manufacturing the same
EP1377145A4 (en) * 2001-03-28 2008-07-30 Tessera Interconnect Materials MULTILAYER WIRING PANEL, PROCESS FOR PRODUCING THE SAME, POLISHER FOR MULTILAYER WIRING PANEL AND METAL PLATE FOR PRODUCING THE PANEL
KR100432725B1 (ko) * 2001-09-11 2004-05-24 엘지전자 주식회사 인쇄회로기판의 비어홀 충진방법
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
CN1312741C (zh) * 2003-01-21 2007-04-25 颀邦科技股份有限公司 消除晶片及芯片上金属凸块的高度差异的方法
US7290332B1 (en) * 2004-08-31 2007-11-06 Exatron, Inc. Method of constructing an interposer
FR2882491B1 (fr) * 2005-02-23 2009-04-24 Eads Space Transp Sas Soc Par Procede pour former des motifs electriquement conducteurs sur une surface non developpable d'un substrat isolant, et dispositif obtenu
JP4287458B2 (ja) * 2005-11-16 2009-07-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． ペーストバンプを用いた印刷回路基板およびその製造方法
JP4961180B2 (ja) * 2006-08-29 2012-06-27 株式会社メイコー プリント配線板
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
KR101572600B1 (ko) 2007-10-10 2015-11-27 테세라, 인코포레이티드 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
JP4468464B2 (ja) * 2008-03-28 2010-05-26 株式会社東芝 フレキシブルプリント配線板および電子機器
DE102009001028B4 (de) * 2009-02-20 2011-02-17 Infineon Technologies Ag Verfahren zur Herstellung einer Bondverbindung
JP4919112B2 (ja) * 2009-07-13 2012-04-18 日立化成工業株式会社 多層印刷配線板の製造方法
JP2011187769A (ja) * 2010-03-10 2011-09-22 Fujitsu Ltd 多層プリント配線板の製造方法及び多層プリント配線板
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
TWI477209B (zh) * 2014-04-08 2015-03-11 Azotek Co Ltd 複合基板
JP6199818B2 (ja) * 2014-06-30 2017-09-20 京セラ株式会社 配線基板の製造方法
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59500790A (ja) * 1982-05-05 1984-05-04 ヒユ−ズ・エアクラフト・カンパニ− 高密度プリント配線板
DE68929282T2 (de) * 1988-11-09 2001-06-07 Nitto Denko Corp., Ibaraki Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
JPH04199782A (ja) * 1990-11-29 1992-07-20 Sharp Corp フレキシブル基板のスルーホール作成方法
JP3142951B2 (ja) * 1992-04-21 2001-03-07 日東電工株式会社 両面基板の製造方法
JPH0590739A (ja) * 1991-09-30 1993-04-09 Ibiden Co Ltd アデイテイブ法による導体回路の形成方法
JPH05335713A (ja) * 1992-05-28 1993-12-17 Fuji Kiko Denshi Kk 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JPH06224528A (ja) * 1993-01-27 1994-08-12 Japan Aviation Electron Ind Ltd 両面フィルム基板及びその製造方法
JPH06326438A (ja) * 1993-05-13 1994-11-25 Nitto Denko Corp 単層配線ユニットおよび多層回路配線板ならびにその製法
US5464682A (en) * 1993-12-14 1995-11-07 International Business Machines Corporation Minimal capture pads applied to ceramic vias in ceramic substrates
JP3286651B2 (ja) * 1993-12-27 2002-05-27 株式会社住友金属エレクトロデバイス セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料

Also Published As

Publication number Publication date
US5950306A (en) 1999-09-14
JPH09162517A (ja) 1997-06-20

Similar Documents

Publication Publication Date Title
JP2736042B2 (ja) 回路基板
JP2831970B2 (ja) 回路基板における層間接続方法
KR100522385B1 (ko) 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법
KR100573999B1 (ko) 다층 배선판, 다층 배선판용 기재 및 그 제조 방법
WO2000072644A1 (fr) Feuille pour carte de circuits imprimes, procede de formation de trou d'interconnexion, feuille de resine a trou d'interconnexion charge, carte de circuits imprimes et procede de fabrication associe
JPH1174651A (ja) プリント配線板及びその製造方法
US7286367B2 (en) Printed circuit board with a built-in passive device, manufacturing method of the printed circuit board, and elemental board for the printed circuit board
WO2007091582A1 (ja) 多層配線板の製造法
JPH05267402A (ja) 薄膜多層配線基板およびその製造方法
US8042724B2 (en) Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate
JP2001274554A (ja) プリント配線基板、及びその製造方法
KR100619512B1 (ko) 배선층을 갖는 기판 및 그 제조방법
JP2004288989A (ja) 多層プリント配線板及びその製造方法
JPH1041631A (ja) チップ埋め込み構造高密度実装基板の製造方法
JP2002033579A (ja) 多層プリント配線板およびその製造方法
JP3350454B2 (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JPH11112150A (ja) 多層基板とその製造方法
JPH11112149A (ja) 多層プリント配線板
JP3905802B2 (ja) プリント配線板及びその製造方法
JP2005302991A (ja) 多層配線基板の製造方法
JP3816038B2 (ja) 多層形フレキシブル配線板およびその製造方法
JP2004335921A (ja) 多層配線板、多層基板用基材およびそれらの製造方法
JP3943055B2 (ja) 多層型配線板の製造方法
JPH08125344A (ja) 印刷配線板の製造方法
JP2004103716A (ja) 多層配線基板、多層配線基板用基材およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees