JPH0590739A - アデイテイブ法による導体回路の形成方法 - Google Patents

アデイテイブ法による導体回路の形成方法

Info

Publication number
JPH0590739A
JPH0590739A JP25256491A JP25256491A JPH0590739A JP H0590739 A JPH0590739 A JP H0590739A JP 25256491 A JP25256491 A JP 25256491A JP 25256491 A JP25256491 A JP 25256491A JP H0590739 A JPH0590739 A JP H0590739A
Authority
JP
Japan
Prior art keywords
layer
plating
electroless plating
conductor circuit
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25256491A
Other languages
English (en)
Inventor
Yoshiyasu Nishikawa
嘉保 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP25256491A priority Critical patent/JPH0590739A/ja
Publication of JPH0590739A publication Critical patent/JPH0590739A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 面積の広いべたパターンを含む導体回路を形
成した場合にも、部品実装時にべたパターンに部分的な
剥離が発生するのを確実に防止でき、プリント配線板の
信頼性を高めることができるアディティブ法による導体
回路の形成方法を提供する。 【構成】 基材1の表面に形成された無電解メッキ用接
着層2上の導体回路を形成すべき部分以外の部分にメッ
キレジスト層3を形成した後、無電解メッキ用接着層2
の表面に無電解メッキ層4aの薄付けを行ない、次いで
基材1及び無電解メッキ用接着層2の乾燥を行い、次に
無電解メッキ層4aの活性化処理を行い、その後、無電
解メッキにより所定の厚さのメッキ層4bを形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はアディティブ法による導
体回路の形成方法に係り、特に面積の大きなべたパター
ンを含む導体回路を形成するのに好適なアディティブ法
による導体回路の形成方法に関するものである。
【0002】
【従来の技術】近年、電子機器の小型化、高性能化及び
多機能化が進められており、これに使用されるプリント
配線板においてもファインパターンによる高密度化及び
高信頼性が要求されている。
【0003】従来、プリント配線板に導体回路を形成す
る方法としては、絶縁基板に銅箔を積層した後、フォト
エッチングすることにより導体回路を形成するサブトラ
クティブ法が広く行われている。この方法によれば絶縁
基板との密着性に優れた導体回路を形成することができ
るが、銅箔の厚さのためにエッチングにより所謂アンダ
ーカットが生じ高精度のファインパターンが得難く、高
密度化に対応することが難しいという問題がある。
【0004】このためサブトラクティブ法に代る方法と
して、絶縁基板に接着剤を塗布して接着層を形成し、こ
の接着層の表面を粗化した後、無電解銅メッキを施して
導体回路を形成するアディティブ法が注目されている。
【0005】
【発明が解決しようとする課題】ところが、通常の導体
回路であれば何ら問題はなかったが、大きな面積のべた
パターンを含んだ導体回路をアディティブ法で形成した
場合、部品実装時にべたパターンに部分的な剥離が発生
するという問題が発生した。サブトラクティブ法では大
きな面積のべたパターンを含んだ導体回路であってもこ
のような問題は発生しなかった。
【0006】この原因を究明した結果、メッキ前処理の
際等に接着層や基材に吸収された水分が部品実装時まで
に除去されずに存在し、部品実装時にメッキ層と基材と
の間に存在する水分が溶融ハンダ等の熱で膨張してべた
パターンに部分的な剥離が発生するものと考えられる。
すなわち、アディティブ法では無電解メッキを接着層上
に直接行うため、メッキ前処理の際に基材が水洗、酸処
理等で20〜30分間水あるいは水溶液中に浸漬され、
そのときに吸収された水分が無電解メッキ後にパターン
の下の接着層、基材中に残留する。大きな面積のべたパ
ターン以外の部分に残留する水分は、メッキ後のアニー
ル工程においてメッキ層に隣接するメッキレジスト層を
透過して逃げる。しかし、導体パターンの面積が大きな
場合はメッキ層の下に存在する水分がメッキレジスト層
と対応する位置まで移動するのに時間がかかり、水分を
完全に除去するのは非常に困難である。
【0007】一方、サブトラクティブ法では基材に銅箔
を熱圧着し、その銅箔上にメッキをするため、メッキ工
程における基材への吸湿は無い。その結果、アディティ
ブ法で大きな面積のべたパターンを含んだ導体回路を形
成した場合にのみ、部品実装時にべたパターン部におい
て部分的な剥離が発生することになる。
【0008】本発明は前記の問題点に鑑みてなされたも
のであって、その目的は面積の広いべたパターンを含む
導体回路を形成した場合にも、部品実装時にべたパター
ンに部分的な剥離が発生するのを確実に防止でき、プリ
ント配線板の信頼性を高めることができるアディティブ
法による導体回路の形成方法を提供することにある。
【0009】
【課題を解決するための手段】前記の目的を達成するた
め本発明においては、基材の表面に形成された無電解メ
ッキ用接着層上の導体回路を形成すべき部分以外の部分
にメッキレジスト層を形成した後、無電解メッキ用接着
層の表面に無電解メッキ層の薄付けを行ない、次いで基
材及び無電解メッキ用接着層の乾燥を行い、次に無電解
メッキ層の活性化処理を行い、その後、無電解メッキに
より所定の厚さのメッキ層を形成するようにした。
【0010】
【作用】基材の表面に形成された接着層上の導体回路を
形成すべき部分以外の部分にメッキレジスト層が形成さ
れた後、接着層の表面に無電解メッキ層の薄付けが行わ
れる。この状態ではメッキ層は導体パターンが形成され
る部分を完全に覆った状態にはなっておらず、メッキ金
属の隙間から水分の蒸発が可能な状態にある。この状態
で基材が乾燥され、メッキの前処理工程で接着層あるい
は基材に吸収された水分が完全に除去される。次に無電
解メッキ層の活性化処理(酸処理)が行われる。このと
き基材は水溶液に浸漬されるが、浸漬時間はメッキの前
処理工程の場合と比較して1/10以下であり、しかも
接着層の表面の大部分がメッキ層で覆われているため、
水分が接着層あるいは基材に吸収されることはほとんど
ない。次に無電解メッキにより所定の厚さのメッキ層が
形成されて導体回路が形成される。
【0011】
【実施例】以下、本発明を具体化した一実施例を説明す
る。ビスフェノールA型エポキシ樹脂(油化シェル製、
商品名:E−1001)40重量部と、フェノールノボ
ラック型エポキシ樹脂(油化シェル製、商品名:E−1
54)60重量部と、イミダゾール型硬化剤(四国化成
製、商品名:2PHZ)5重量部と、エポキシ樹脂微粒
子(東レ製、商品名:トレパールEP−B、平均粒径
0.5μm)10重量部と、エポキシ樹脂微粒子(東レ
製、商品名:トレパールEP−B、平均粒径5.5μ
m)25重量部と、ブチルセロソルブアセテート75重
量部とを三本ローラーで攪拌、混合してアディティブプ
リント配線板用接着剤(以下、単に接着剤と呼ぶ)を調
整した。
【0012】基材1の表面にロールコーターで前記接着
剤を30μmの厚さに塗布して無電解メッキ用接着層
(以下、単に接着層と呼ぶ)2を形成した(図1)。次
に接着層2を加熱乾燥硬化した後、クロム酸水溶液(8
00g/l)に70℃で10分間浸漬して接着層2の表
面を粗化した。次いで5cm角のべたパターンを含む導
体回路を形成すべき箇所を除いてメッキレジスト層3を
形成した(図2)。
【0013】次に通常の条件で無電解銅メッキを行い、
メッキレジスト層3で覆われていない部分に平均1μm
の厚さで、すなわち、銅メッキ層が接着層2の表面を完
全に覆う前の状態に銅メッキ層4aを形成した(図3
(a))。次に基材1を窒素雰囲気下、120℃で2時
間乾燥した。メッキの前処理工程で接着層2あるいは基
材1に吸収された水分は、この乾燥工程で銅メッキ層4
aの隙間から蒸発して完全に除去される。又、窒素雰囲
気下で乾燥が行われるため、銅表面の酸化が防止され
る。
【0014】次に5%硫酸水溶液に30秒間浸漬して銅
表面の活性化処理を行った後、1分間水洗した。このと
き基材1が再び水溶液中に浸漬されるが、浸漬時間が短
く、しかも接着層2の表面の大部分がメッキ層4aで覆
われているため、水分が接着層2あるいは基材1に吸収
されることはほとんどないと考えられる。その後、無電
解銅メッキを行い25μmの厚さで銅メッキ層4bを形
成した(図3(b))。そして、水洗後、150℃で2
時間アニーリングを行った。
【0015】この試料を溶融ハンダ260℃に20秒間
浸漬した後、メッキ層を観察した結果、5cm角のべた
パターンにも剥離は発生しなかった。すなわち、部品実
装時に導体回路が熱せられても従来と異なり、導体回路
を構成するメッキ層の剥離が完全に防止されることが確
認された。
【0016】(比較例)基材の表面に前記実施例と同じ
接着層を形成するとともに、同じ条件でクロム酸水溶液
にて接着層の表面を粗化した。次いで5cm角のべたパ
ターンを含む導体回路を形成すべき箇所を除いてメッキ
レジスト層を形成した。次に無電解銅メッキを行い、メ
ッキレジスト層で覆われていない部分に25μmの厚さ
で銅メッキ層を形成した。水洗及びアニーリング後、1
20℃で10時間の乾燥を行った。
【0017】そして、この試料を溶融ハンダ260℃に
20秒間浸漬したところ、5cm角のべたパターンに剥
離が発生した。すなわち、メッキレジスト層を形成した
後、1度に所定の厚さのメッキ層を形成した場合は、そ
の後の乾燥工程で長時間の乾燥を行っても、べたパター
ンの部分ではメッキの前処理工程で吸収された水分が除
去されずにメッキ層の下に残り、ハンダ付け時のような
高温にさらされるとメッキ層の剥離が発生することが確
認された。
【0018】なお、本発明は前記実施例に限定されるも
のではなく、例えば、無電解メッキ層の薄付け後の乾燥
工程において窒素雰囲気で加熱乾燥する代わりに、窒素
置換後に加熱下で減圧乾燥したり、常温で真空乾燥して
もよい。又、銅以外の金属の無電解メッキにより導体回
路を形成する場合に適用してもよい。
【0019】
【発明の効果】以上詳述したように本発明によれば、面
積の広いべたパターンを含む導体回路を形成した場合に
も、部品実装時にべたパターンに部分的な剥離が発生す
るのを確実に防止でき、プリント配線板の信頼性を高め
ることができる。
【図面の簡単な説明】
【図1】基材表面に接着層が形成された状態を示す概略
断面図である。
【図2】接着層上にメッキレジスト層が形成された状態
を示す概略断面図である。
【図3】(a)はメッキ層の薄付けが行われた状態を示
す概略断面図であり、(b)は所定の厚さのメッキレジ
スト層が形成された状態を示す概略断面図である。
【符号の説明】
1…基材、2…接着層、3…メッキレジスト層、4a,
4b…銅メッキ層。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基材(1)の表面に形成された無電解メ
    ッキ用接着層(2)上の導体回路を形成すべき部分以外
    の部分にメッキレジスト層(3)を形成した後、無電解
    メッキ用接着層(2)の表面に無電解メッキ層(4a)
    の薄付けを行ない、次いで基材(1)及び無電解メッキ
    用接着層(2)の乾燥を行い、次に無電解メッキ層(4
    a)の活性化処理を行い、その後、無電解メッキにより
    所定の厚さのメッキ層(4b)を形成することを特徴と
    するアディティブ法による導体回路の形成方法。
JP25256491A 1991-09-30 1991-09-30 アデイテイブ法による導体回路の形成方法 Pending JPH0590739A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25256491A JPH0590739A (ja) 1991-09-30 1991-09-30 アデイテイブ法による導体回路の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25256491A JPH0590739A (ja) 1991-09-30 1991-09-30 アデイテイブ法による導体回路の形成方法

Publications (1)

Publication Number Publication Date
JPH0590739A true JPH0590739A (ja) 1993-04-09

Family

ID=17239132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25256491A Pending JPH0590739A (ja) 1991-09-30 1991-09-30 アデイテイブ法による導体回路の形成方法

Country Status (1)

Country Link
JP (1) JPH0590739A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5950306A (en) * 1995-12-12 1999-09-14 Yamaichi Electronics Co., Ltd. Circuit board
WO2018092778A1 (ja) * 2016-11-15 2018-05-24 日立化成株式会社 導体基板、配線基板及び配線基板の製造方法
WO2018092328A1 (ja) * 2016-11-15 2018-05-24 日立化成株式会社 配線基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5950306A (en) * 1995-12-12 1999-09-14 Yamaichi Electronics Co., Ltd. Circuit board
WO2018092778A1 (ja) * 2016-11-15 2018-05-24 日立化成株式会社 導体基板、配線基板及び配線基板の製造方法
WO2018092328A1 (ja) * 2016-11-15 2018-05-24 日立化成株式会社 配線基板及びその製造方法
KR20190087412A (ko) * 2016-11-15 2019-07-24 히타치가세이가부시끼가이샤 도체 기판, 배선 기판 및 배선 기판의 제조 방법
JPWO2018092778A1 (ja) * 2016-11-15 2019-10-17 日立化成株式会社 導体基板、配線基板及び配線基板の製造方法
US11259409B2 (en) 2016-11-15 2022-02-22 Showa Denko Materials Co., Ltd. Conductor substrate, wiring substrate and method for producing wiring substrate

Similar Documents

Publication Publication Date Title
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
WO2005055681A1 (ja) プリント配線基板、その製造方法および回路装置
GB2086139A (en) Method of producing printed circuit boards with holes having metallized walls
JP2002246500A (ja) 多層プリント配線板およびその製造方法
JPH0590739A (ja) アデイテイブ法による導体回路の形成方法
JP2842631B2 (ja) プリント配線板の製造方法
JPH05857B2 (ja)
JP2919817B2 (ja) プリント配線板の製造方法
JPH0964538A (ja) プリント配線板の製造方法
JP2713037B2 (ja) プリント配線板及びその製造方法
JP2000340696A (ja) 半導体パッケージの製造方法
JP3056865B2 (ja) プリント配線板の製造方法
JPH1126933A (ja) 無電解めっき用フィルム状接着剤及びこれを用いたプリント配線板の製造方法
JPH08139435A (ja) プリント配線板の製造方法
JP2002305381A (ja) プリント配線板及びその製造方法
JP2724351B2 (ja) 電波遮蔽プリント配線板の製造法
JP3191686B2 (ja) 印刷配線板の製造方法
JP3100689B2 (ja) プリント配線板の電子部品搭載用凹部の形成方法
JP3330410B2 (ja) プリント配線板の製造方法
JPS60263496A (ja) 配線板の製造法
JP2000323814A (ja) 配線板の製造方法
JPH1051110A (ja) プリント配線板およびそれを用いた半導体装置
JPH11177210A (ja) 導体パターンの形成方法
JPH05267841A (ja) アディティブ法用ドライフィルム接着剤
JPH05218621A (ja) プリント配線板の製造方法