JPH1051110A - プリント配線板およびそれを用いた半導体装置 - Google Patents

プリント配線板およびそれを用いた半導体装置

Info

Publication number
JPH1051110A
JPH1051110A JP20824896A JP20824896A JPH1051110A JP H1051110 A JPH1051110 A JP H1051110A JP 20824896 A JP20824896 A JP 20824896A JP 20824896 A JP20824896 A JP 20824896A JP H1051110 A JPH1051110 A JP H1051110A
Authority
JP
Japan
Prior art keywords
plating
circuit board
chromate
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20824896A
Other languages
English (en)
Inventor
Junsuke Tanaka
淳介 田中
Atsushi Hagimura
厚 萩村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Petrochemical Industries Ltd
Original Assignee
Mitsui Petrochemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Petrochemical Industries Ltd filed Critical Mitsui Petrochemical Industries Ltd
Priority to JP20824896A priority Critical patent/JPH1051110A/ja
Publication of JPH1051110A publication Critical patent/JPH1051110A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【解決手段】 絶縁回路基板上に導体による配線回路を
形成した配線回路基板において、配線回路にクロメート
処理によりクロメート皮膜を形成し、ソルダーマスクと
して使用した配線回路基板。さらに、この配線回路基板
に半導体素子を搭載した半導体装置。さらに、この半導
体装置を絶縁性樹脂により封止した、半導体装置。 【効果】 本発明による配線回路基板は、封止樹脂との
接着性が良く、本配線回路基板を使用した半導体装置
は、はんだ耐熱性、耐ポップコーン現象に優れたもので
あり、工業的に有益なものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を搭載
する配線回路基板、およびこの配線回路基板を用いた半
導体装置に関するものである。
【0002】
【従来の技術】従来、プリント配線板において、回路の
保護または部品はんだ付け時のはんだによる短絡防止の
ために、樹脂組成物をソルダーマスクとして用いること
は公知である。かかるソルダーマスク用樹脂組成物とし
ては、一般的には熱硬化性樹脂または感光性樹脂が使用
されている。前記、熱硬化性樹脂のソルダーマスクは、
スクリーン印刷法により塗布して得られるものではある
が、多くの場合、印刷時のブリード、にじみ、あるいは
配線回路間に樹脂が十分に埋設されないという塗布欠陥
現象が発生し、これがために、プリント配線板の高密度
化に対応しきれなくなっている。こうした問題点を解決
するために、感光性樹脂を使用し、露光現像するフォト
リソグラフィーによってパターニングすることでソルダ
ーマスクを形成する方法も知られているが、銅箔等の厚
膜導体回路における被覆性、耐熱性または回路との密着
性等の点で必ずしも十分満足できる状況とは言えない。
【0003】また、近年のLSIの高機能化によるパッ
ケージの多ピン化の要求に答えるために、BGA(ボー
ルグリッドアレイ)パッケージが使用されはじめてい
る。このBGAパッケージは、プリント配線板を半導体
搭載用基板として用いており、半導体を搭載、ワイヤー
ボンディング等により結線後、樹脂で封止された構造を
とっている。このBGAの問題点としてポップコーン現
象があげられる。ポップコーン現象とは、リフロー等の
全体加熱方式ではんだ付けする際に熱応力および内部に
含まれている水分の膨張により、半導体装置内の封止樹
脂とチップまたはソルダーレジストとの界面、ソルダー
レジストと基板の銅箔または基板面との界面において剥
離またはクラックが発生する現象である。特に、剥離ま
たはクラックが発生しやすい界面は、封止樹脂とソルダ
ーレジストおよびソルダーレジストと導体である銅箔の
界面である。すなわち、ソルダーレジストと封止樹脂お
よび銅箔との接着力が不足していることに起因してい
る。
【0004】
【発明が解決しようとする課題】現状、BGAにおける
ポップコーン現象を防ぐ手段としては、封止樹脂とソル
ダーマスクとの接着性をあげるために、プラズマ処理を
行うことにより、ソルダーマスク表面を粗化するような
手法がとられている。このような手法により接着性をあ
げることができるが、プラズマ処理は真空処理であるた
め時間と費用がかかる。また、銅箔表面は処理がされて
いないため銅箔とソルダーレジストの接着性は改良され
ず、この界面での剥離、クラックが発生する。このよう
な観点から、銅箔への接着性がよく、また、封止樹脂へ
の被接着性に優れたソルダーレジストが強く求められて
いる。本発明は、このような事情に鑑みてなされたもの
であり、耐ポップコーン性に優れた半導体搭載用の配線
回路基板および半導体装置を提供することを目的として
いる。
【0005】
【課題を解決するための手段】本発明者らは、上記課題
を解決するため、被覆したい導体配線回路部に、はんだ
をはじく金属酸化物、具体的にはクロメート皮膜を形成
させ、ソルダーマスクとしたものである。クロメート皮
膜をソルダーマスクとした配線回路基板は、クロメート
表面が粗化しているため、封止樹脂への被接着性に優れ
ており、またクロメート皮膜の導体への接着性に優れて
いることから、クロメート皮膜をソルダーマスクとした
回路基板が半導体搭載用基板として、非常に有効である
ことを見出し本発明を完成したのである。
【0006】すなわち、本発明は、絶縁基板上に導体に
よる配線回路が形成された配線回路基板において、導体
表面の全て、または一部がクロメート皮膜に覆われてい
る配線回路基板である。また、このクロメート被覆され
た導体上にさらに絶縁性樹脂組成物からなる樹脂皮膜が
施された配線回路基板であっても良い。さらに、この配
線回路基板に半導体素子を搭載した半導体装置である。
さらに、この半導体装置が絶縁性樹脂により封止された
ものである。
【0007】以下、本発明を、図面を参照しながら詳細
に説明する。図1は、絶縁基板11上に形成された導
体、例えば銅箔を、フォトエッチング等によってメッキ
リード13を付加したパターンに形成された配線回路1
2を有するメッキリード付き配線回路基板10である。
このような配線回路基板を使用する。
【0008】図2は、図1に示した配線基板における配
線回路12の、ワイヤーボンディング用のニッケル、金
メッキを施す部位16のみ露出させるように耐メッキ保
護マスク15をを形成して露出した部位16上に、電解
Ni/Auメッキ17を施した状態を示すものである。
【0009】つぎに、図3に示すように、上記耐メッキ
保護マスク15を除去した後、Ni/Auメッキを施し
た部位16を覆うように、耐メッキ保護マスク15を形
成する。露出した導体部分に、電解クロメート処理を行
うことで、クロメート皮膜を形成する。続いて、耐メッ
キ保護マスクを除去した後、外形加工により、メッキリ
ードを切り落として、図6の如く配線回路基板を得るこ
とができる。
【0010】上記、説明は、電解によりクロメート皮膜
を形成する手順を述べたものであるが、電解以外のクロ
メート処理、例えば、エッチングクロメート処理、塗布
クロメート処理も適用することができ、この場合は、図
1に示されている電解メッキ用のメッキリード13は不
要である。
【0011】上記、本発明による配線回路基板を用いた
半導体装置の断面図を図6に示す。封止樹脂18は、ク
ロメート皮膜で覆われた導体部、絶縁基板、金メッキ、
および半導体素子表面で接着している。
【0012】本発明のソルダーマスクの形成は、クロメ
ート処理により導体部にクロメート被覆を形成するもの
であり、クロメート処理としては、電解クロメート処
理、エッチングクロメート処理などの公知の技術が使用
できる。電解クロメートとしては、例えば無水クロム酸
を主成分として硫酸、ケイフッ化物などの陰イオンまた
は添加剤を添加した溶液に鉛を陽極とし、陰極に被メッ
キ物を設置して電気メッキを行う方法が適用できる。エ
ッチングクロメートとしては、無水クロム酸と無機酸例
えば、硫酸、硝酸などで構成される酸性水溶液と被メッ
キ金属が反応によりクロメート皮膜が形成される。
【0013】クロメート処理として光沢クロメート処
理、有色クロメート処理、黒色クロメート処理、濃緑色
クロメート処理があるが、外観検査の容易性の点から黒
色クロメート処理が望ましい。なお、本発明におけるク
ロメート処理の条件はそれ自体公知であって特に限定す
るものではなく、例えば後記実施例記載の条件を参酌し
て当業者が適宜選択することができる。また、クロメー
ト皮膜を形成した後、目的に応じて、絶縁性樹脂組成物
からなるソルダーレジスト皮膜を形成してもよい。ソル
ダーレジストには、メラミン系、エポキシ系、アクリル
系、メタクリレート系、イミド系樹脂で液状またはドラ
イフィルムタイプの感光性あるいは熱硬化性の樹脂が使
用できる。
【0014】本発明に用いられる絶縁基板としては、特
に規定はしないが、ガラスエポキシ銅張積層板、ガラス
変性ポリイミド銅張積層板、ガラスポリイミド銅張積層
板、ガラスフッ素樹脂銅張積層板、ガラスBTレジン銅
張積層板、ガラスポリフェニレンオキサイド樹脂銅張積
層板、アラミド樹脂銅張積層板、ポリエステル樹脂銅張
板、フェノール樹脂銅張板、ポリイミド樹脂銅張板等の
絶縁樹脂基板、または、アルミナ基板、炭化珪素基板、
窒化アルミニウム基板、ベリリア基板等のセラミックス
基板、あるいは、金属ベース基板、金属コア基板等の金
属絶縁基板等から選択すればよい。
【0015】本発明に用いられる導体には、銅、銅−ベ
リリウム合金、ニッケル、アルミニウム等の金属箔単
体、または前記金属箔にメッキを行ったもの、あるいは
導電ペースト等が使用できる。一般的には、比較的に安
価にかつ容易に入手可能でファインパターン形成が可能
な市販の電解銅箔、圧延銅箔等が用いられる。
【0016】本発明に用いられる配線回路加工の方法と
しては、通常のプリント配線基板で使用される公知のパ
ターニング(エッチングまたは印刷)法などが使用でき
る。回路パターンとしては、電解クロメート処理を用い
る場合は、メッキリードを設けることで、ソルダーマス
クを形成する回路が電気的に独立した回路とならないよ
うに接続させる。即ち、外部電源から通電させること
で、該通電回路にのみクロメート皮膜が形成でき、一方
通電されない回路にはクロメート皮膜が形成されないよ
うにできるのでメッキリードを設けることが望ましい。
【0017】ワイヤーボンディングまたはフリップチッ
プボンディングを行う部位の導体表面には、Auメッ
キ、Ni/Auメッキ、Agメッキ、Pdメッキ、Sn
メッキ、はんだメッキ等のメッキ処理を行うことが好ま
しい。このメッキ処理は、クロメート処理によるソルダ
ーマスクを形成する前、あるいは形成後に行うことがで
きる。
【0018】本発明に用いられる耐メッキ保護マスクま
たは耐エッチング保護マスクは、通常のプリント配線基
板で使用される公知の回路形成用レジストが使用できる
が、作業性または環境の点から水溶性のレジストが好ま
しい。
【0019】本発明のプリント配線板を用いて、半導体
装置を製造する場合、半導体素子を銀エポキシ接着剤等
により、ダイボンディング、ワイヤボンディング後、封
止樹脂をトランスファーモールドまたはポッティングに
より、封止することにより、半導体装置を得ることがで
きる。半導体装置製造時に使用されるダイボンディング
剤としては、エポキシ樹脂系、シリコーン樹脂系、ポリ
イミド樹脂系等の樹脂系の接着剤、または金シリコン、
はんだ等の金属系の接着剤を使用することができ、特に
限定されるものではない。また、チップと基板の電気的
接続方法も、ワイヤボンディング、フリップチップ、T
AB等の方法が適用でき、限定されるものではない。さ
らに、封止樹脂もポッティング用の液状樹脂、トランス
ファー用の封止樹脂が使用でき、適宜使用することがで
きる。
【0020】
【実施例】以下、実施例として本発明のより具体的な実
施の様態を、図面を参照しながら説明する。 (実施例1)図1〜図4を参照しながら、本発明による
配線回路基板の製造方法の一例を説明する。まず、絶縁
基板11上にメッキリード13を付加した配線回路パタ
ーンを形成する。この配線回路パターンの形成は、通常
のプリント配線板の技術で加工を行い、メッキリード付
き配線回路基板10を作製する。Ni/Auメッキを行
う部位16のみ露出させるように耐メッキ保護マスク1
5を形成して露出した部位16上に、電解Ni/Auメ
ッキを行う(図2)。しかるのち、図3において耐メッ
キ保護マスク15をアルカリ溶液にて剥離し、再度Ni
/Auメッキを施した部位16に、耐メッキ保護マスク
15を形成し、電解クロメート処理を行うことで露出し
た導体部14上にクロメート皮膜14を電析させる(図
3)。しかるのち、耐メッキ保護マスクを15をアルカ
リ溶液で剥離する。クロメート皮膜を形成した後、ルー
ター等による外形加工により、メッキリードを切り離し
(B−B’)、配線回路基板(図4)を得ることができ
る。
【0021】ここでは、電解クロメート処理として黒色
クロメートメッキを行い、厚さ1μm程度の皮膜を形成
してソルダーマスク14を形成した。この部分を拡大断
面図で示すと、(図5)は本発明方法によって得た図4
の配線回路基板のA−A’線上の断面図である)、図5
の如く、ソルダーマスク14が導体回路12の表面と側
面を覆う形状で形成される。
【0022】なお、絶縁基板11としては、三菱ガス化
学製のBTーHL830、厚み0.5mmのガラスBT
レジン銅張積層板を使用し、耐メッキ保護マスク15に
は水溶性タイプのドライフィルムを使用した。また、電
解Ni/Auメッキは、Ni3μm、Au1μm程度の
皮膜を形成した。
【0023】このようにして得られた配線回路基板(図
4)のパッド部19上に図6のように10mm角のテス
ト用のSi半導体素子20を搭載後、銀入りエポキシ樹
脂により接着し、日東電工製の封止樹脂MP−180
(18)を用いて、半導体装置22を得た。この半導体
装置22の10個を85℃、85%RHの恒温恒湿槽内
で24時間吸湿させた後、240℃のはんだ槽に30秒
間浸漬するはんだ耐熱試験を行い、超音波顕微鏡によ
り、半導体装置内の剥離(特に、封止材と配線回路基板
の界面を観察したところ、剥離は認められなかった。
【0024】(比較例1)実施例1で示した配線回路基
板と同一の配線パターンを用いて、電解Ni/Auメッ
キを施す部分以外に絶縁性樹脂組成物からなるソルダー
レジスト(太陽インキ製:PSR4000)を形成後、
電解Ni/Auメッキを行い、外形加工により配線回路
基板を得た。実施例と同様に半導体装置を製造後、はん
だ試験を行い、剥離の有無を調べたところ、10個中6
個に、封止材−ソルダーレジスト界面と考えられる部分
に剥離が発生していた。
【0025】(比較例2)実施例1で示した配線回路基
板と同一の配線パターンを用いて、導体部全てに、電解
Ni/Auメッキを施した。同様に、半導体装置を組み
上げた後、はんだ耐熱試験を行い、剥離の有無を調べた
ところ、10個中4個に封止樹脂と導体部に剥離が観察
された。
【0026】
【発明の効果】実施例および比較例にて説明したごと
く、本発明によるクロメート処理によるソルダーレジス
トを施した配線回路基板は、封止樹脂との接着性が良好
であり、本配線回路基板を用いた半導体装置は、吸湿後
のはんだ耐熱性(ポップコーン現象)に優れたものであ
り、工業的に有益なものである。
【図面の簡単な説明】
【図1】本発明の製造工程における配線回路基板の拡大
平面図
【図2】本発明の製造工程における配線回路基板の拡大
平面図
【図3】本発明の製造工程における配線回路基板の拡大
平面図
【図4】本発明の配線回路基板の拡大平面図
【図5】本発明の配線回路基板のA−A’線上の断面図
【図6】本発明の半導体装置の断面図
【符号の説明】
10.メッキリード付き配線回路基板 11.絶縁回路基板 12.配線導体 13.メッキリード 14.ソルダーマスク(クロメート皮膜) 15.耐メッキ保護マスク 16.Ni/Auメッキを施す部位 17.Ni/Auメッキ 18.封止樹脂 19.パット部 20.半導体素子 21.エポキシ樹脂接着面 22.半導体装置 23.封止剤と配線回路基板の界面(剥離テストの界
面) A−A’.図4の断面部位 B−B’.図3における切断部位

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板上に導体による配線回路が形成さ
    れた配線回路基板において、前記導体表面の全て、また
    は一部がクロメート皮膜に覆われていることを特徴とす
    る配線回路基板。
  2. 【請求項2】前記配線回路基板において、前記クロメー
    ト被覆された導体上にさらに、絶縁性樹脂組成物からな
    る樹脂皮膜がされ、該皮膜とクロメート皮膜とが複合形
    成されて設けられる請求項1記載の配線回路基板。
  3. 【請求項3】請求項1または2記載の配線回路基板に半
    導体素子を搭載したことを特徴とする半導体装置。
  4. 【請求項4】絶縁性樹脂組成物により封止されている請
    求項3記載の半導体装置。
JP20824896A 1996-08-07 1996-08-07 プリント配線板およびそれを用いた半導体装置 Pending JPH1051110A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20824896A JPH1051110A (ja) 1996-08-07 1996-08-07 プリント配線板およびそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20824896A JPH1051110A (ja) 1996-08-07 1996-08-07 プリント配線板およびそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH1051110A true JPH1051110A (ja) 1998-02-20

Family

ID=16553115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20824896A Pending JPH1051110A (ja) 1996-08-07 1996-08-07 プリント配線板およびそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH1051110A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424047B1 (en) * 1999-02-23 2002-07-23 Institute Of Microelectronics Plastic ball grid array package for passing JEDEC Level 1 Moisture Sensitivity Test
JP2002368154A (ja) * 2001-06-04 2002-12-20 New Japan Radio Co Ltd チップサイズパッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424047B1 (en) * 1999-02-23 2002-07-23 Institute Of Microelectronics Plastic ball grid array package for passing JEDEC Level 1 Moisture Sensitivity Test
JP2002368154A (ja) * 2001-06-04 2002-12-20 New Japan Radio Co Ltd チップサイズパッケージ
JP4593831B2 (ja) * 2001-06-04 2010-12-08 新日本無線株式会社 チップサイズパッケージ

Similar Documents

Publication Publication Date Title
US5081562A (en) Circuit board with high heat dissipations characteristic
US20040132230A1 (en) Ball grid array substrate and method for preparing the same
JP2001339140A (ja) 配線基板及び配線基板の製造方法
JP4087080B2 (ja) 配線基板の製造方法およびマルチップモジュールの製造方法
JP2004095972A (ja) プラスチックパッケージの製造方法
JP4391671B2 (ja) 電子部品搭載用基板及びその製造方法
JP2001007248A (ja) パッケージ基板
JPH1051110A (ja) プリント配線板およびそれを用いた半導体装置
JP4589519B2 (ja) 半導体回路部品の製造方法
JP2003224230A (ja) プラスチックパッケージ及びその製造方法
JP3357875B1 (ja) 電解メッキ方法及びプリント配線基板の製造方法
JP3694796B2 (ja) プリント配線板及びその製造方法
JP4090151B2 (ja) パッケージ基板
JPH09116045A (ja) リードフレームを用いたbgaタイプの樹脂封止型半導体装置およびその製造方法
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
JPH08316360A (ja) Ic実装構造
JP2000082760A (ja) 半導体装置
JPH10294549A (ja) プリント配線基板の製造方法及びプリント配線基板
JPH0951155A (ja) ソルダーマスクの形成方法
JP3030605B2 (ja) 半導体装置
JPH10321754A (ja) 半導体装置
JP2818904B2 (ja) 電子部品搭載用基板
JP2001274203A (ja) 2メタル基板とbga構造
JP2001237519A (ja) プリント基板の製造方法
JPH07115170A (ja) マルチチップモジュール