JP4593831B2 - チップサイズパッケージ - Google Patents
チップサイズパッケージ Download PDFInfo
- Publication number
- JP4593831B2 JP4593831B2 JP2001168753A JP2001168753A JP4593831B2 JP 4593831 B2 JP4593831 B2 JP 4593831B2 JP 2001168753 A JP2001168753 A JP 2001168753A JP 2001168753 A JP2001168753 A JP 2001168753A JP 4593831 B2 JP4593831 B2 JP 4593831B2
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- hole
- conductor pattern
- solder resist
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【０００１】
【発明の属する技術分野】
本発明は、インターポーザを使用したチップサイズパッケージに関し、特に実装性や実装信頼性、耐リフロー性を高めたものに関する。
【０００２】
【従来の技術】
インターポーザを使用したチップサイズパッケージ（Chip Size Package以下、ＣＳＰと呼ぶ）には、インターポーザ上の電極にはんだボールを接着させたボールグリッドアレイ（Ba11 Grid Array以下、ＢＧＡと呼ぶ）とはんだボールを使用しないランドグリッドアレイ（Land Grid Array以下、ＬＧＡと呼ぶ）がある。いずれの電極構造も電極をインターポ一ザ裏面にマトリックス状に配置し、これまでの四方向からのみ電極を取り出すクァッドフラットパッケージ（ＱＦＰ：Quad Flat Package）よりも小さい面積で多くの電極数に対応できる。従って、ピン数増加に伴うパッケージサイズの増大化が顕著ではなくなり、半導体チップのサイズとパッケージサイズの面積比を小さくすることができる。
【０００３】
特に、ＬＧＡは実装基板との接続にはんだボールを使わず、ランドと呼ばれる平面電極を用いるため、コスト的に有利である。さらに、ＬＧＡの中でもインターポーザとして単層のプリント配線板（Print Circuit Board以下、ＰＣＢと呼ぶ）を用いたものは、セラミックを用いたものに比較し、安価であり、しかも薄くしても壊れにくいためパッケージをより薄くすることが可能である。
【０００４】
図７に示す側面断面はその一例を示すＬＧＡ型のＣＳＰを示す。本図において、（ａ）は側面断面を、（ｂ）は裏面をそれぞれ示し、１はＰＣＢからなるインターポーザ、２はインターポーザ１上にダイボンドにて搭載された半導体チップ、３はボンディングワイヤ、４は半導体チップを被覆する封止樹脂、６ａ及び６ｂはランド、７は半導体チップ２接着のためのダイアタッチ材、８ははんだレジスト、１０はインターポーザ表裏面を貫通するスルーホールを示す。
【０００５】
本図（ａ）に示すように、半導体チップ２はインターポーザ１上に搭載され、ワイヤボンディングによって半導体チップ２とランド６ａを接続し、インターポーザの表面と裏面の導通をとるスルーホール１０を介して、インターポーザ１裏面のランド６ｂに接続できるよう構成されている。この例は、電極をマトリックス状に配置することによりＬＧＡを構成している。このため、多ピンにもかかわらずパッケージサイズを小さくすることができる。
【０００６】
また、本図（ｂ）に示すように、斜線で示すはんだレジスト８がインターポーザ１裏面のランド６ｂを除く部分に被着され、さらにスルーホール１０内に充填された構成となっている。なお、インターポーザ１の表面でも同様な構成であり、ランド６ａを除く部分にはんだレジスト８が被着されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、半導体チップ２搭載面のみに封止樹脂４が形成されているため、封止樹脂４と半導体チップ２や封止樹脂４とインターポーザ１との密着性が強くない。従って、実装されるまでにはんだレジスト８や封止樹脂４に吸収された水分が、マザーボード等の実装基板へはんだ実装される際の温度ストレスにより爆発的に蒸発し、封止樹脂４と半導体チップ２の界面や封止樹脂４とインターポーザ１の界面に剥離やクラックを発生させてしまう。吸収された水分量と熱ストレスによる剥離やクラックの発生は、例えばＪＥＤＥＣ規格でレベル分けされている。この規格項目は、耐リフロー性または耐湿性といい、ＣＳＰの多くはレベル３である。最高レベルであるレベル１をクリアすることができない。
【０００８】
また、上記図７のような構造のパッケージでは、インターポーザ裏面のランドとなる部分以外の導体パターンをはんだレジストで被覆するため、ランド６ｂがはんだレジスト８よりも内側に配置される。即ち、ランド６ａは凹んだ形状となり、実装基板への実装性および実装信頼性がＢＧＡよりも劣ることが明らかである。従って、はんだが少なければ実装基板上のパターンとランドが十分に接続されず、逆にはんだの量を多くした場合にははんだブリッジが起こりやすい。これは、実装基板とランド６ａの間隙が精度の低いはんだレジスト８の厚さに依存するためであり、このことは、ＣＳＰのように寸法が小さく、精密な電子部品においては、大きな欠点となってしまう。
本発明は、上記問題点を解消し、容易に構成でき、しかも実装性や実装信頼性を高めることのできるＣＳＰを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、第１の発明は、プリント配線板からなり、表裏面を貫通するスルーホール及び表面に設けられ該スルーホールと電気的に接続する導体パターンが形成されたインターポーザと、前記インターポーザ表面に搭載された半導体チップを保護する封止樹脂とを具備するチップサイズパッケージにおいて、前記導体パターンの前記半導体チップとの電気的接続を行う部分を除く表面部及び前記導体パターンの全側面部を被覆するとともに、前記導体パターンが形成されていない前記インターポーザ表面を露出するようはんだレジストが被着されていることを特徴とする。
【００１０】
かかる構成により、封止樹脂との密着性が最も高いインターポーザ基材部分が露出し、最も密着性の低い導体パターンをそれよりも密着性が高いはんだレジストで被覆することによって、封止樹脂の耐剥離性を高めることができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を実施例及び図面を用いて説明する。なお、複数の図面にわたって同一又は相当するものには同一の符号を付し、説明の重複を避けた。
【００１６】
図１は本発明の実施例を示し、図１（ａ）はインターポーザ表面を、図１（ｂ）は側面の部分断面をそれぞれ示す。本図において、１はインターポーザ、６ａはランド、８ははんだレジストを示す。
【００１７】
本図（ａ）に示すように、はんだレジスト８は、ランド６ａ及びスルーホール１０の開口部からなる導体パターンを被覆するよう被着されている。但し、本図（ａ）では図示省略しているが、本例の場合、半導体チップのマウントはダイボンド、ワイヤーボンドによってなされているため、本図（ｂ）に示したようにワイヤのステッチボンディング箇所のはんだレジストは選択的に除去されている。
【００１８】
インターポーザ１は従来例で示したものと同様、ＰＣＢであり、例えばＢＴレジンを基材とするものである。導体パターンは、ＰＣＢ上に被着した銅箔をエッチングしてパターニングしたものやメッキ層からなる。従って、エポキシ樹脂等からなる封止樹脂４との密着性は、インターポーザ１の基材＞はんだレジスト８＞導体パターンの順で強い。
【００１９】
本例はこのような構造であるため、封止樹脂４と最も密着性が低い導体パターンがはんだレジスト８によって被覆され、それ以外は最も密着性が高いインターポーザ１の基材が露出することになる。このようにすることにより、封止樹脂４との密着性が従来よりも高く、実装時に熱ストレスがかかっても剥離やクラックを発生させないようにすることができる。なお、はんだレジストは、導体パターン表面のみでなく、印刷精度を考慮して、その略全側面も被覆するよう被着している。
【００２０】
図２は本発明の別の実施例を示す図であり、スルーホール１０内に充填樹脂５が充填された例を示す。充填樹脂５は、例えば熱硬化性樹脂に溶剤を混ぜて適度な流動性を持たせたものをスルーホールメッキ後にスクリーン印刷法により充填し、加熱後表面研磨して形成する。このようにスルーホール１０内に充填樹脂５が充填されているため、はんだレジスト８を形成する工程で、液状レジストを使用しても、スルーホール内に入り込んでインターポーザ１裏面に流出することがない。また、封止樹脂４を形成する樹脂封止工程においても、樹脂がスルーホールを通って裏面に抜けないため、バリの発生がない。また、図示のようにスルーホール１０上にメッキ等でランド６ａを重畳して形成することができるので、インターポーザ表面の導体パターン部分を小さくすることができ、半導体チップをフリップチップボンディングする場合には特に有効である。
【００２１】
表１は、図３（ａ）〜（ｃ）に示したＮｏ，１〜Ｎｏ，３の３つのはんだレジストパターンが表面に形成されたインターポーザをそれぞれ２４枚ずつ計７２枚用意し、JEDEC Level-1の条件で吸湿・リフロー処理をしたときの合格（Ｐａｓｓ）及び不合格（Ｆａｉｌ）枚数を記録したものである。なお、図３において、網掛け部がはんだレジストを塗布した部分を示す。
【００２２】
【表１】
【００２３】
本表に示すとおり、上記実施例と類似の本発明に係るインターポーザ（Ｎｏ，３）には不合格品が見られず、その他、はんだレジストを全面に塗布したもの（Ｎｏ，２）に不合格品が２枚発生し、導体パターンを除く全面にはんだレジストを塗布したもの（Ｎｏ，１）に至っては２枚しか合格品が発生していない。
【００２４】
図４は、本発明のさらに別の実施例を示し、図４（ａ）はインターポーザ表面を、図４（ｂ）は側面断面を、図４（ｃ）は裏面をそれぞれ示す。本図に示すように、インターポーザ１に形成されたスルーホール１０内の全てに上述した充填樹脂５が充填されており、インターポーザ表面にステッチボンド用のランド６ａが、裏面に実装基板接続用のランド６ｂが形成されている。このランド６ａ及びランド６ｂは、スルーホール１０開口及びスルーホール充填樹脂５上にわたって形成されており、スルーホール１０が孔の見えないいわゆるヴィアホール（ブラインドスルーホール）となっている。これは上記第２の発明の実施例で説明したように充填樹脂５を形成した後、ＰＣＢの表裏面全面にメッキを施し、ホトリソグラフ法にてパターニングすることで得ることができる。
【００２５】
このような構成であるため、ランドとスルーホールを直に接続することができ、従来例で必要とされたランドとスルーホール間を繋ぐ導体パターンが不要となる。特にインターポーザ裏面では、その導体パターンやスルーホールへのはんだ付着を阻止する必要がないため、これらを被覆するためのはんだレジストが不要になる。インターポーザ１の裏面に被着したメッキ層からなるランド６ｂはインターポーザ１の基材表面から少なくとも０．１ｍｍ程度突出させることができる。これは寸法の小さいＣＳＰでは十分に応力吸収性能を発揮するため、そのままＬＧＡのランドとして使用することができる。従来構成では、ランドを突出させようとすると、塗布したソルダーレジストの露光をスルーホールに充填された部分にまで行わなければならず、現像によりスルーホールに充填したソルダーレジストを必要以上に除去してしまうので、スルーホール内に入り込んだ封止樹脂が裏面に露出してしまい、外観上不具合が発生してしまうが、本例によればそのような不具合は発生し得ない。
【００２６】
また、厚さ精度の低いはんだレジストをインターポーザ１の裏面全面から排除することで、はんだレジストに起因するはんだブリッジの問題も解消されるため、実装時に使うはんだの量を所定量に保ちさえすれば実装上の不具合も抑制されることになる。
【００２７】
図５は、本発明のさらに別の実施例を示す断面図である。本図において、４ａは接続部保護のためのアンダーフィル、９はフリップチップボンディング用バンプを示し、半導体チップ２をインターポーザ１上にフリップチップボンディングする構成を示したものである。
【００２８】
図示のような構成であっても、前述したものと同様の効果が得られる。即ち、インターポーザと半導体チップの接続方法によらず、ワイヤボンディングでも、フリップチップボンディングでも、またはその他の方法でも同様の効果を得ることができる。
【００２９】
図６は、本発明のさらに別の実施例を示し、図６（ａ）は側面断面を、図６（ｂ）は裏面をそれぞれ示す。本図において、１１はランド６ｂ上に接着されたはんだボールを示す。
【００３０】
図示のような構成であっても、前述したものと同様の効果が得られる。即ち、電極構造によらず、ＬＧＡでも、ＢＧＡでも同様の効果を得ることができる。
【００３１】
【発明の効果】
以上説明したように、本発明のチップサイズパッケージは、インターポーザ表面のはんだレジストを導体パターンの被覆のみに使用したことにより、封止樹脂との密着性を高くすることができ、実装時の熱ストレスで界面剥離を発生させない。
【００３２】
また、スルーホールに樹脂を充填してあるため、そこへ流動性のあるものが入りこまない。即ち、ドライフィルム型レジストでも液状レジストでも使用可能であり、金型を使わなくとも樹脂封止が可能となる。その上、ステッチボンド用またはフリップチップボンド用の電極をスルーホール直上に設けることができるので、簡単な構成でファインピッチの電極を有するＣＳＰを提供することができる。
【００３３】
また、インターポーザ裏面のスルーホール開口から露出した前記樹脂上にわたってメッキパターンを形成し、インターポーザ裏面にはんだレジストを被着しないため、メッキでも十分な応力吸収性能を有する電極を形成でき、しかも従来構成より実装状態がはんだ量等に影響されずらく、そのため実装性や実装信頼性を高くすることができる。
【図面の簡単な説明】
【図１】本発明の実施例を示す図である。
【図２】本発明の別の実施例を示す平面図および断面図である。
【図３】本発明の特性を調べるために使用した試料の平面図である。
【図４】本発明のさらに別の実施例を示す平面図および断面図である。
【図５】本発明のさらに別の実施例を示す平面図および断面図である。
【図６】本発明のさらに別のの実施例を示す平面図および断面図である。
【図７】従来のＬＧＡ型のＣＳＰを示す図である。
【符号の説明】
１：インターポーザ、２：半導体チップ、３：ボンディングワイヤ、４：封止樹脂、４ａ：アンダーフィル樹脂、５：スルーホール充填樹脂、６：ランド、６ａ：配線、７：ダイアタッチ材、８：はんだレジスト、９：フリップチップボンディング用バンプ、１０：スルーホール、１１：半田ボール
【発明の属する技術分野】
本発明は、インターポーザを使用したチップサイズパッケージに関し、特に実装性や実装信頼性、耐リフロー性を高めたものに関する。
【０００２】
【従来の技術】
インターポーザを使用したチップサイズパッケージ（Chip Size Package以下、ＣＳＰと呼ぶ）には、インターポーザ上の電極にはんだボールを接着させたボールグリッドアレイ（Ba11 Grid Array以下、ＢＧＡと呼ぶ）とはんだボールを使用しないランドグリッドアレイ（Land Grid Array以下、ＬＧＡと呼ぶ）がある。いずれの電極構造も電極をインターポ一ザ裏面にマトリックス状に配置し、これまでの四方向からのみ電極を取り出すクァッドフラットパッケージ（ＱＦＰ：Quad Flat Package）よりも小さい面積で多くの電極数に対応できる。従って、ピン数増加に伴うパッケージサイズの増大化が顕著ではなくなり、半導体チップのサイズとパッケージサイズの面積比を小さくすることができる。
【０００３】
特に、ＬＧＡは実装基板との接続にはんだボールを使わず、ランドと呼ばれる平面電極を用いるため、コスト的に有利である。さらに、ＬＧＡの中でもインターポーザとして単層のプリント配線板（Print Circuit Board以下、ＰＣＢと呼ぶ）を用いたものは、セラミックを用いたものに比較し、安価であり、しかも薄くしても壊れにくいためパッケージをより薄くすることが可能である。
【０００４】
図７に示す側面断面はその一例を示すＬＧＡ型のＣＳＰを示す。本図において、（ａ）は側面断面を、（ｂ）は裏面をそれぞれ示し、１はＰＣＢからなるインターポーザ、２はインターポーザ１上にダイボンドにて搭載された半導体チップ、３はボンディングワイヤ、４は半導体チップを被覆する封止樹脂、６ａ及び６ｂはランド、７は半導体チップ２接着のためのダイアタッチ材、８ははんだレジスト、１０はインターポーザ表裏面を貫通するスルーホールを示す。
【０００５】
本図（ａ）に示すように、半導体チップ２はインターポーザ１上に搭載され、ワイヤボンディングによって半導体チップ２とランド６ａを接続し、インターポーザの表面と裏面の導通をとるスルーホール１０を介して、インターポーザ１裏面のランド６ｂに接続できるよう構成されている。この例は、電極をマトリックス状に配置することによりＬＧＡを構成している。このため、多ピンにもかかわらずパッケージサイズを小さくすることができる。
【０００６】
また、本図（ｂ）に示すように、斜線で示すはんだレジスト８がインターポーザ１裏面のランド６ｂを除く部分に被着され、さらにスルーホール１０内に充填された構成となっている。なお、インターポーザ１の表面でも同様な構成であり、ランド６ａを除く部分にはんだレジスト８が被着されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、半導体チップ２搭載面のみに封止樹脂４が形成されているため、封止樹脂４と半導体チップ２や封止樹脂４とインターポーザ１との密着性が強くない。従って、実装されるまでにはんだレジスト８や封止樹脂４に吸収された水分が、マザーボード等の実装基板へはんだ実装される際の温度ストレスにより爆発的に蒸発し、封止樹脂４と半導体チップ２の界面や封止樹脂４とインターポーザ１の界面に剥離やクラックを発生させてしまう。吸収された水分量と熱ストレスによる剥離やクラックの発生は、例えばＪＥＤＥＣ規格でレベル分けされている。この規格項目は、耐リフロー性または耐湿性といい、ＣＳＰの多くはレベル３である。最高レベルであるレベル１をクリアすることができない。
【０００８】
また、上記図７のような構造のパッケージでは、インターポーザ裏面のランドとなる部分以外の導体パターンをはんだレジストで被覆するため、ランド６ｂがはんだレジスト８よりも内側に配置される。即ち、ランド６ａは凹んだ形状となり、実装基板への実装性および実装信頼性がＢＧＡよりも劣ることが明らかである。従って、はんだが少なければ実装基板上のパターンとランドが十分に接続されず、逆にはんだの量を多くした場合にははんだブリッジが起こりやすい。これは、実装基板とランド６ａの間隙が精度の低いはんだレジスト８の厚さに依存するためであり、このことは、ＣＳＰのように寸法が小さく、精密な電子部品においては、大きな欠点となってしまう。
本発明は、上記問題点を解消し、容易に構成でき、しかも実装性や実装信頼性を高めることのできるＣＳＰを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、第１の発明は、プリント配線板からなり、表裏面を貫通するスルーホール及び表面に設けられ該スルーホールと電気的に接続する導体パターンが形成されたインターポーザと、前記インターポーザ表面に搭載された半導体チップを保護する封止樹脂とを具備するチップサイズパッケージにおいて、前記導体パターンの前記半導体チップとの電気的接続を行う部分を除く表面部及び前記導体パターンの全側面部を被覆するとともに、前記導体パターンが形成されていない前記インターポーザ表面を露出するようはんだレジストが被着されていることを特徴とする。
【００１０】
かかる構成により、封止樹脂との密着性が最も高いインターポーザ基材部分が露出し、最も密着性の低い導体パターンをそれよりも密着性が高いはんだレジストで被覆することによって、封止樹脂の耐剥離性を高めることができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を実施例及び図面を用いて説明する。なお、複数の図面にわたって同一又は相当するものには同一の符号を付し、説明の重複を避けた。
【００１６】
図１は本発明の実施例を示し、図１（ａ）はインターポーザ表面を、図１（ｂ）は側面の部分断面をそれぞれ示す。本図において、１はインターポーザ、６ａはランド、８ははんだレジストを示す。
【００１７】
本図（ａ）に示すように、はんだレジスト８は、ランド６ａ及びスルーホール１０の開口部からなる導体パターンを被覆するよう被着されている。但し、本図（ａ）では図示省略しているが、本例の場合、半導体チップのマウントはダイボンド、ワイヤーボンドによってなされているため、本図（ｂ）に示したようにワイヤのステッチボンディング箇所のはんだレジストは選択的に除去されている。
【００１８】
インターポーザ１は従来例で示したものと同様、ＰＣＢであり、例えばＢＴレジンを基材とするものである。導体パターンは、ＰＣＢ上に被着した銅箔をエッチングしてパターニングしたものやメッキ層からなる。従って、エポキシ樹脂等からなる封止樹脂４との密着性は、インターポーザ１の基材＞はんだレジスト８＞導体パターンの順で強い。
【００１９】
本例はこのような構造であるため、封止樹脂４と最も密着性が低い導体パターンがはんだレジスト８によって被覆され、それ以外は最も密着性が高いインターポーザ１の基材が露出することになる。このようにすることにより、封止樹脂４との密着性が従来よりも高く、実装時に熱ストレスがかかっても剥離やクラックを発生させないようにすることができる。なお、はんだレジストは、導体パターン表面のみでなく、印刷精度を考慮して、その略全側面も被覆するよう被着している。
【００２０】
図２は本発明の別の実施例を示す図であり、スルーホール１０内に充填樹脂５が充填された例を示す。充填樹脂５は、例えば熱硬化性樹脂に溶剤を混ぜて適度な流動性を持たせたものをスルーホールメッキ後にスクリーン印刷法により充填し、加熱後表面研磨して形成する。このようにスルーホール１０内に充填樹脂５が充填されているため、はんだレジスト８を形成する工程で、液状レジストを使用しても、スルーホール内に入り込んでインターポーザ１裏面に流出することがない。また、封止樹脂４を形成する樹脂封止工程においても、樹脂がスルーホールを通って裏面に抜けないため、バリの発生がない。また、図示のようにスルーホール１０上にメッキ等でランド６ａを重畳して形成することができるので、インターポーザ表面の導体パターン部分を小さくすることができ、半導体チップをフリップチップボンディングする場合には特に有効である。
【００２１】
表１は、図３（ａ）〜（ｃ）に示したＮｏ，１〜Ｎｏ，３の３つのはんだレジストパターンが表面に形成されたインターポーザをそれぞれ２４枚ずつ計７２枚用意し、JEDEC Level-1の条件で吸湿・リフロー処理をしたときの合格（Ｐａｓｓ）及び不合格（Ｆａｉｌ）枚数を記録したものである。なお、図３において、網掛け部がはんだレジストを塗布した部分を示す。
【００２２】
【表１】
本表に示すとおり、上記実施例と類似の本発明に係るインターポーザ（Ｎｏ，３）には不合格品が見られず、その他、はんだレジストを全面に塗布したもの（Ｎｏ，２）に不合格品が２枚発生し、導体パターンを除く全面にはんだレジストを塗布したもの（Ｎｏ，１）に至っては２枚しか合格品が発生していない。
【００２４】
図４は、本発明のさらに別の実施例を示し、図４（ａ）はインターポーザ表面を、図４（ｂ）は側面断面を、図４（ｃ）は裏面をそれぞれ示す。本図に示すように、インターポーザ１に形成されたスルーホール１０内の全てに上述した充填樹脂５が充填されており、インターポーザ表面にステッチボンド用のランド６ａが、裏面に実装基板接続用のランド６ｂが形成されている。このランド６ａ及びランド６ｂは、スルーホール１０開口及びスルーホール充填樹脂５上にわたって形成されており、スルーホール１０が孔の見えないいわゆるヴィアホール（ブラインドスルーホール）となっている。これは上記第２の発明の実施例で説明したように充填樹脂５を形成した後、ＰＣＢの表裏面全面にメッキを施し、ホトリソグラフ法にてパターニングすることで得ることができる。
【００２５】
このような構成であるため、ランドとスルーホールを直に接続することができ、従来例で必要とされたランドとスルーホール間を繋ぐ導体パターンが不要となる。特にインターポーザ裏面では、その導体パターンやスルーホールへのはんだ付着を阻止する必要がないため、これらを被覆するためのはんだレジストが不要になる。インターポーザ１の裏面に被着したメッキ層からなるランド６ｂはインターポーザ１の基材表面から少なくとも０．１ｍｍ程度突出させることができる。これは寸法の小さいＣＳＰでは十分に応力吸収性能を発揮するため、そのままＬＧＡのランドとして使用することができる。従来構成では、ランドを突出させようとすると、塗布したソルダーレジストの露光をスルーホールに充填された部分にまで行わなければならず、現像によりスルーホールに充填したソルダーレジストを必要以上に除去してしまうので、スルーホール内に入り込んだ封止樹脂が裏面に露出してしまい、外観上不具合が発生してしまうが、本例によればそのような不具合は発生し得ない。
【００２６】
また、厚さ精度の低いはんだレジストをインターポーザ１の裏面全面から排除することで、はんだレジストに起因するはんだブリッジの問題も解消されるため、実装時に使うはんだの量を所定量に保ちさえすれば実装上の不具合も抑制されることになる。
【００２７】
図５は、本発明のさらに別の実施例を示す断面図である。本図において、４ａは接続部保護のためのアンダーフィル、９はフリップチップボンディング用バンプを示し、半導体チップ２をインターポーザ１上にフリップチップボンディングする構成を示したものである。
【００２８】
図示のような構成であっても、前述したものと同様の効果が得られる。即ち、インターポーザと半導体チップの接続方法によらず、ワイヤボンディングでも、フリップチップボンディングでも、またはその他の方法でも同様の効果を得ることができる。
【００２９】
図６は、本発明のさらに別の実施例を示し、図６（ａ）は側面断面を、図６（ｂ）は裏面をそれぞれ示す。本図において、１１はランド６ｂ上に接着されたはんだボールを示す。
【００３０】
図示のような構成であっても、前述したものと同様の効果が得られる。即ち、電極構造によらず、ＬＧＡでも、ＢＧＡでも同様の効果を得ることができる。
【００３１】
【発明の効果】
以上説明したように、本発明のチップサイズパッケージは、インターポーザ表面のはんだレジストを導体パターンの被覆のみに使用したことにより、封止樹脂との密着性を高くすることができ、実装時の熱ストレスで界面剥離を発生させない。
【００３２】
また、スルーホールに樹脂を充填してあるため、そこへ流動性のあるものが入りこまない。即ち、ドライフィルム型レジストでも液状レジストでも使用可能であり、金型を使わなくとも樹脂封止が可能となる。その上、ステッチボンド用またはフリップチップボンド用の電極をスルーホール直上に設けることができるので、簡単な構成でファインピッチの電極を有するＣＳＰを提供することができる。
【００３３】
また、インターポーザ裏面のスルーホール開口から露出した前記樹脂上にわたってメッキパターンを形成し、インターポーザ裏面にはんだレジストを被着しないため、メッキでも十分な応力吸収性能を有する電極を形成でき、しかも従来構成より実装状態がはんだ量等に影響されずらく、そのため実装性や実装信頼性を高くすることができる。
【図面の簡単な説明】
【図１】本発明の実施例を示す図である。
【図２】本発明の別の実施例を示す平面図および断面図である。
【図３】本発明の特性を調べるために使用した試料の平面図である。
【図４】本発明のさらに別の実施例を示す平面図および断面図である。
【図５】本発明のさらに別の実施例を示す平面図および断面図である。
【図６】本発明のさらに別のの実施例を示す平面図および断面図である。
【図７】従来のＬＧＡ型のＣＳＰを示す図である。
【符号の説明】
１：インターポーザ、２：半導体チップ、３：ボンディングワイヤ、４：封止樹脂、４ａ：アンダーフィル樹脂、５：スルーホール充填樹脂、６：ランド、６ａ：配線、７：ダイアタッチ材、８：はんだレジスト、９：フリップチップボンディング用バンプ、１０：スルーホール、１１：半田ボール
Claims (1)
- プリント配線板からなり、表裏面を貫通するスルーホール及び表面に設けられ該スルーホールと電気的に接続する導体パターンが形成されたインターポーザと、前記インターポーザ表面に搭載された半導体チップを保護する封止樹脂とを具備するチップサイズパッケージにおいて、
前記導体パターンの前記半導体チップとの電気的接続を行う部分を除く表面部及び前記導体パターンの全側面部を被覆するとともに、前記導体パターンが形成されていない前記インターポーザ表面を露出するようはんだレジストが被着されていることを特徴とするチップサイズパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168753A JP4593831B2 (ja) | 2001-06-04 | 2001-06-04 | チップサイズパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001168753A JP4593831B2 (ja) | 2001-06-04 | 2001-06-04 | チップサイズパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368154A JP2002368154A (ja) | 2002-12-20 |
| JP4593831B2 true JP4593831B2 (ja) | 2010-12-08 |
Family
ID=19010931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001168753A Expired - Fee Related JP4593831B2 (ja) | 2001-06-04 | 2001-06-04 | チップサイズパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4593831B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4991637B2 (ja) | 2008-06-12 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0327269U (ja) * | 1989-07-25 | 1991-03-19 | ||
| JPH09289262A (ja) * | 1996-04-22 | 1997-11-04 | Nippon Micron Kk | 電子部品用パッケージの製造方法 |
| JPH1051110A (ja) * | 1996-08-07 | 1998-02-20 | Mitsui Petrochem Ind Ltd | プリント配線板およびそれを用いた半導体装置 |
| JPH11186468A (ja) * | 1997-12-22 | 1999-07-09 | Oki Electric Ind Co Ltd | 半導体装置 |
-
2001
- 2001-06-04 JP JP2001168753A patent/JP4593831B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0327269U (ja) * | 1989-07-25 | 1991-03-19 | ||
| JPH09289262A (ja) * | 1996-04-22 | 1997-11-04 | Nippon Micron Kk | 電子部品用パッケージの製造方法 |
| JPH1051110A (ja) * | 1996-08-07 | 1998-02-20 | Mitsui Petrochem Ind Ltd | プリント配線板およびそれを用いた半導体装置 |
| JPH11186468A (ja) * | 1997-12-22 | 1999-07-09 | Oki Electric Ind Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002368154A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244580B1 (ko) | 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법 | |
| US6734557B2 (en) | Semiconductor device | |
| US7397129B2 (en) | Interposers with flexible solder pad elements | |
| KR101168263B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US6441500B1 (en) | Semiconductor device having resin members provided separately corresponding to externally connecting electrodes | |
| JP3820022B2 (ja) | ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージの製造方法 | |
| US20020086514A1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| US6432746B2 (en) | Method for manufacturing a chip scale package having slits formed on a substrate | |
| JP4397111B2 (ja) | チップサイズパッケージ | |
| JP4593831B2 (ja) | チップサイズパッケージ | |
| JP3330468B2 (ja) | 配線基板及び半導体装置 | |
| JP2003046034A (ja) | 樹脂封止型半導体装置 | |
| JP4190659B2 (ja) | 配線基板とその製造方法 | |
| JP4045708B2 (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP2571023B2 (ja) | Ｂｇａ型半導体装置 | |
| JP3684517B2 (ja) | 半導体装置 | |
| JP2001267452A (ja) | 半導体装置 | |
| JP2947563B2 (ja) | 半導体装置 | |
| JP3279765B2 (ja) | セラミックパッケージ | |
| JPH10209321A (ja) | 半導体集積回路装置 | |
| JP4037521B2 (ja) | 半導体パッケージの製造方法 | |
| JP3722784B2 (ja) | 半導体装置 | |
| KR100195512B1 (ko) | 칩 스케일 패키지 및 그 제조 방법 | |
| JP3567835B2 (ja) | Ｂｇａ型ｔａｂテープおよび半導体装置 | |
| KR19980015061A (ko) | 칩 스케일 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4593831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |