JP3567835B2 - Ｂｇａ型ｔａｂテープおよび半導体装置 - Google Patents
Ｂｇａ型ｔａｂテープおよび半導体装置 Download PDFInfo
- Publication number
- JP3567835B2 JP3567835B2 JP36101299A JP36101299A JP3567835B2 JP 3567835 B2 JP3567835 B2 JP 3567835B2 JP 36101299 A JP36101299 A JP 36101299A JP 36101299 A JP36101299 A JP 36101299A JP 3567835 B2 JP3567835 B2 JP 3567835B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- edge
- hole
- water vapor
- tab tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Adhesive Tapes (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型ＴＡＢテープおよび半導体装置に関し、特に、半田ボール形成時等のリフロー処理において、層間剥離を発生させる恐れのないＢＧＡ型半導体装置およびこれに使用されるＴＡＢテープに関する。
【０００２】
【従来の技術】
電子機器の高性能化および小型軽量化に伴い、これに使用される半導体装置には一層の小型化、軽量化および薄型化が求められており、この要求に対応できる半導体装置としてＢＧＡ構造の半導体装置が知られている。
【０００３】
図３は、このタイプの半導体装置の構成を示したもので、１はポリイミドテープ等の絶縁テープ２の片面に所定のパターンの配線層４を形成したＴＡＢテープを示し、配線層４は、接着剤３によって接着された銅箔を所定のパターンにフォトエッチングすることによって形成されている。
【０００４】
５はＴＡＢテープ１に応力緩和のエラストマとしても機能するダイボンディング剤６で接着された半導体チップ、８は半導体チップ５の電極７と配線層４のボンディングパッド９の間を接続したボンディングワイヤ、１０はこれらの周囲に形成された樹脂のトランスファモールド層、１３は外部電極端子としての半田ボールを示す。
【０００５】
半田ボール１３は、絶縁テープ２と接着剤３を貫通して設けられたビアホール１１の底部の半田ボール用ランド１２上にリフロー処理により形成されており、絶縁テープ２の表面にアレイ状に配置されている。以上のように構成されるＢＧＡ型半導体装置は、適用機器の小型化に対応できる小型かつ軽量の特質を有しており、大幅な需要の伸びが予想されている。
【０００６】
【発明が解決しようとする課題】
しかし、従来のＢＧＡ型半導体装置によると、半田ボール１３を形成するときのリフロー時、あるいは半導体装置をプリント基板に搭載した後のリフロー時の熱のために配線層４とダイボンディング剤６の間、あるいは接着剤３とトランスファモールド層１０の間等に剥離が発生することがある。原因は、半導体装置の構成部材が含有する水分にあり、この水分がリフロー時の熱により蒸発して膨張し、このときの圧力によって層間剥離が発生するものである。
【０００７】
従って、本発明の目的は、リフロー時に層間剥離の発生しないＢＧＡ型半導体装置とこれに使用されるＴＡＢテープを提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、上記の目的を達成するため、絶縁テープの片面に設けられた半田ボール用ランドおよび水蒸気放出用ランドを含む所定のパターンの配線層と、前記半田ボール用ランドおよび前記水蒸気放出用ランドの所定の領域を前記絶縁テープの反対面に露出させる複数の貫通孔を備え、前記貫通孔は同一の内径を有し、前記水蒸気放出用ランドの外縁部と前記貫通孔の縁との距離の少なくとも一部が前記半田ボール用ランドの外縁部と前記貫通孔の縁との距離より小さいことを特徴とするＢＧＡ型ＴＡＢテープを提供するものである。
【０００９】
また、本発明は、上記の目的を達成するため、絶縁テープの片面に設けられた半田ボール用ランドおよび水蒸気放出用ランドを含む所定のパターンの配線層と前記半田ボール用ランドおよび水蒸気放出用ランドの所定の領域を前記絶縁テープの反対面に露出させる複数の貫通孔とを有するＴＡＢテープと、
前記絶縁テープの他面の側から前記貫通孔を介して前記半田ボール用ランド上にリフローにより形成され、前記絶縁テープの前記他面の側にアレイ状に配置された半田ボールと、
前記ＴＡＢテープにダイボンディング剤を介して搭載され、その電極を前記配線層の所定の箇所に接続された半導体チップと、
前記所定の箇所と前記電極の接続部、前記配線層および前記半導体チップの周囲に形成された樹脂モールド層を備え、
前記貫通孔が同一の内径を有し、前記水蒸気放出用ランドの外縁部と前記貫通孔の縁との距離の少なくとも一部が前記半田ボール用ランドの外縁部と前記貫通孔の縁との距離より小さいことを特徴とするＢＧＡ型半導体装置を提供するものである。
【００１０】
貫通孔は、ビアホールとは別に形成する場合と、ビアホールの一部により構成する場合とがある。半田ボール用ランドは、円形の形状を有するのが普通であり、その場合、上記の後者のケースにおいては、閉塞部の外径を半田ボールが搭載される半田ボール用ランドの外径よりも小さく設定し、これによって閉塞部の所定の領域を露出させる貫通孔としてのビアホールの縁と閉塞部を構成する水蒸気放出用ランドの外縁部を近接させればよい。
【００１１】
閉塞部の形状を３角形あるいは４角形等の多角形に構成することによって、これらの多角形の辺を円形の貫通孔の縁に近接させる構成は可能であり、また、閉塞部の形状を円形にするとともに、この円形に切欠部を形成し、切欠部と円形の貫通孔の縁の間に近接関係を構築することも可能である。
【００１２】
このように閉塞部の形状を多角形にしたり、あるいは円形の閉塞部に切欠部を形成することによって近接関係を作り出す場合には、以下の効果を生むことになる。即ち、本発明は、閉塞部の外縁部を貫通孔の縁に近接させ、半導体装置が内蔵する水分（リフロー時には水蒸気化）を近接した部分を通して外部に逃散させることに発明の主旨をおくものであり、従って、このためには、閉塞部の外縁部と貫通孔の縁の間の距離をできるだけ小さく設定することが必要となるが、円形の貫通孔を円形の閉塞部で塞ぐ場合には、樹脂モールド層を形成するときの耐圧性と水蒸気の逃散性を両立させることが難しくなる。
【００１３】
この点、多角形の閉塞部、あるいは切欠部を有する円形の閉塞部を設けるときには、円形の貫通孔と円形の閉塞部の組み合わせに比べて、絶縁テープと閉塞部の接触面積を大きく設定することができ、従って、耐圧性と水分逃散性を同時に成立させることが可能となる。
【００１４】
配線層を構成する銅箔の厚さとしては、下限においては、閉塞部が樹脂モールド層を形成するときの圧力に耐えるため、一方、上限においては、エッチング精度を高めるために３〜２５μｍの範囲に設定することが望ましい。配線層の表面には、電気メッキあるいは無電解メッキが施されるのが普通である。
【００１５】
【発明の実施の形態】
次に、本発明によるＢＧＡ型ＴＡＢテープおよび半導体装置の実施の形態を説明する。
図１の（ａ）は、本発明のＢＧＡ型半導体装置を模擬的に示したもので、１はポリイミドテープ等の絶縁テープ２の片面に接着剤３を介して所定のパターンの配線層４を接着したＴＡＢテープを示し、配線層４は、銅箔にフォトレジスト塗布、所定のパターンの露光、現像およびエッチングからなるフォトエッチングを施すことによって形成されている。
【００１６】
ＴＡＢテープ１の中央には、半導体チップ５がダイボンディング剤６を介して接着されており、その電極７は、ボンディングワイヤ８によって配線層４のボンディングパッド９に接続されている。１０は配線層４、半導体チップ５、およびワイヤボンディング部を覆うように形成された樹脂のトランスファモールド層を示す。
【００１７】
１１は絶縁テープ２および接着剤３を貫通して形成されたビアホールを示し、その底部には、半田ボール用ランド１２が設けられており、この半田ボール用ランド１２の上には、半田ボール１３がビアホール１１を埋めるようにしてリフローにより形成されている。
【００１８】
１４は絶縁テープ２および接着剤３を貫通して形成された貫通孔を示し、その下部には、配線層４の一部によって構成された閉塞部１５が貫通孔１４を塞ぐように形成されている。本実施形態における貫通孔１４は、ビアホール１１によって構成されたものであり、従って、その内径は、ビアホール１１と同じである。
【００１９】
図１の（ｂ）は、半田ボール用ランド１２と閉塞部１５の大きさを比較して示したものである。ビアホール１１の縁と半田ボール用ランド１２の外縁部の距離Ａと、貫通孔１４の縁と閉塞部１５の外縁部の距離Ｂには差がある。
【００２０】
通常、ビアホール１１の内径と半田ボール用ランド１２の直径は、それぞれ０．３４ｍｍと０．５０ｍｍに設定されるのが普通であり、従って、距離Ａは８０μｍとなるが、この距離Ａのもとでのリフロー時におけるルートａからの水蒸気の逃散は、距離Ａが長いため、そして、ビアホール１１が半田ボール１３によって充填されているためにほとんど期待することができない。従って、従来の半導体装置にあっては、水蒸気を逃す道がなく、このため、内蔵水分量が多い場合には層間剥離を招くことになる。
【００２１】
一方、これに対して本実施形態の場合には、閉塞部１５の外径を０．４０ｍｍに設定したとすると、距離Ｂは僅かに３０μｍとなり、しかも、貫通孔１５が開放されているため、内部の水分は、ルートｂより水蒸気化して逃散することになる。従って、これにより閉塞部１５を底部に有する貫通孔１４からは、図１の（ａ）の矢印Ｃのような水蒸気の放出が効率よく行われ、水分を原因としたリフロー時の層間剥離は防止されることになる。
【００２２】
図１の（ｃ）は、本実施形態におけるＴＡＢテープ１を配線層４の側から見て、縦横の中心線ＹとＸで４つの領域に分割して見たときの１つの領域を示したものである。半田ボール用ランド１２とボンディングパッド９を有した多数の配線リード１６が形成されており、これらに混じって小径の閉塞部（水蒸気放出用ランド）１５および１５ａが形成されている。閉塞部１５および１５ａの数と形成位置は、半導体装置の構成に支障を与えないかぎり制約がなく、従って、ルートｂを通した水蒸気の逃散性を種々の水準に設定することができる。
【００２３】
図２は、閉塞部１５の形状例を示したものである。図２の（ａ）は、閉塞部１５を４角形に形成し、その各辺を貫通孔１４の縁に近接させたものであり、図２の（ｂ）は、円形の閉塞部１５に切欠部１７を形成し、この切欠部１７を貫通孔１４の縁に近接させたものである。いずれの場合も、距離ＤおよびＥを小さく設定できる割りに絶縁テープ２との接触面積を大きく取れる利点を有する。
【００２４】
次に、本発明に基づいて構成した実施例のＢＧＡ型半導体装置と従来のＢＧＡ型半導体装置の特性試験の結果を示す。
【００２５】
以上の２種類の半導体装置を対象に吸湿特性ＪＥＤＥＣ（Ｌｏｉｎｔ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｃｉｌ ｏｆ Ｉｎｄｕｓｔｒｉｅｓ Ａｓｓｏｃｉａｔｉｏｎ：米国電子機械工業／電子デバイス技術委員会）実装ランク試験を実施したところ、以下の結果が得られた。
【００２６】
◇実施例の半導体装置の評価：レベル１をクリア
１２５℃で２４時間ベーク後、８５℃×８５％ＲＨの雰囲気に１６８時間放置した後、２４０℃のリフローを３回実施たときに層間剥離等の異常なし。
◇従来の半導体装置の評価：レベル３をクリア
１２５℃で２４時間ベーク後、３０℃×６０％ＲＨの雰囲気に１６８時間放置した後、２４０℃のリフローを３回実施したときに層間剥離等の異常なし。
【００２７】
レベル１およびレベル３の湿熱条件の違いに認められるように、両者の間には明確な差がある。これは、リフロー時に図１の（ａ）のＣ方向への水分の逃散が生ずる本発明と水分の逃散が生じない従来技術の差が現れたものである。
【００２８】
【発明の効果】
以上説明したように、本発明によるＢＧＡ型ＴＡＢテープおよび半導体装置によれば、貫通孔の一部を塞ぐ閉塞部（水蒸気放出用ランド）を配線層に形成し、この閉塞部の外縁部と前記貫通孔の縁との距離の少なくとも一部を半田ボール用ランドの外縁部と前記貫通孔の縁との距離より小さくして閉塞部の外縁部を貫通孔の縁に近接させたため、リフロー時の熱によって水蒸気化した水分をこの近接させた部分より外部へ放出することができ、従って、水分を原因としたリフロー時における層間剥離の発生を効果的に防止することができる。
【図面の簡単な説明】
【図１】本発明によるＢＧＡ型半導体装置の実施の形態を示す説明図であり、（ａ）は半導体装置の模擬的断面図、（ｂ）は半田ボール用ランドと閉塞部（水蒸気放出用ランド）の部分を同時に示した断面図、（ｃ）はＴＡＢテープを配線層の側から見たときの一部の平面図を示す。
【図２】本発明のＢＧＡ型半導体装置における閉塞部の構成例を示す説明図。
【図３】従来のＢＧＡ型半導体装置を示す説明図。
【符号の説明】
１ ＴＡＢテープ
２ 絶縁テープ
３ 接着剤
４ 配線層
５ 半導体チップ
６ ダイボンディング剤
７ 電極
８ ボンディングワイヤ
９ ボンディングパッド
１０ トランスファモールド層
１１ ビアホール
１２ 半田ボール用ランド
１３ 半田ボール
１４ 貫通孔（ビアホール）
１５、１５ａ 閉塞部（水蒸気放出用ランド）
１６ 配線リード
１７ 切欠部
【発明の属する技術分野】
本発明は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型ＴＡＢテープおよび半導体装置に関し、特に、半田ボール形成時等のリフロー処理において、層間剥離を発生させる恐れのないＢＧＡ型半導体装置およびこれに使用されるＴＡＢテープに関する。
【０００２】
【従来の技術】
電子機器の高性能化および小型軽量化に伴い、これに使用される半導体装置には一層の小型化、軽量化および薄型化が求められており、この要求に対応できる半導体装置としてＢＧＡ構造の半導体装置が知られている。
【０００３】
図３は、このタイプの半導体装置の構成を示したもので、１はポリイミドテープ等の絶縁テープ２の片面に所定のパターンの配線層４を形成したＴＡＢテープを示し、配線層４は、接着剤３によって接着された銅箔を所定のパターンにフォトエッチングすることによって形成されている。
【０００４】
５はＴＡＢテープ１に応力緩和のエラストマとしても機能するダイボンディング剤６で接着された半導体チップ、８は半導体チップ５の電極７と配線層４のボンディングパッド９の間を接続したボンディングワイヤ、１０はこれらの周囲に形成された樹脂のトランスファモールド層、１３は外部電極端子としての半田ボールを示す。
【０００５】
半田ボール１３は、絶縁テープ２と接着剤３を貫通して設けられたビアホール１１の底部の半田ボール用ランド１２上にリフロー処理により形成されており、絶縁テープ２の表面にアレイ状に配置されている。以上のように構成されるＢＧＡ型半導体装置は、適用機器の小型化に対応できる小型かつ軽量の特質を有しており、大幅な需要の伸びが予想されている。
【０００６】
【発明が解決しようとする課題】
しかし、従来のＢＧＡ型半導体装置によると、半田ボール１３を形成するときのリフロー時、あるいは半導体装置をプリント基板に搭載した後のリフロー時の熱のために配線層４とダイボンディング剤６の間、あるいは接着剤３とトランスファモールド層１０の間等に剥離が発生することがある。原因は、半導体装置の構成部材が含有する水分にあり、この水分がリフロー時の熱により蒸発して膨張し、このときの圧力によって層間剥離が発生するものである。
【０００７】
従って、本発明の目的は、リフロー時に層間剥離の発生しないＢＧＡ型半導体装置とこれに使用されるＴＡＢテープを提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、上記の目的を達成するため、絶縁テープの片面に設けられた半田ボール用ランドおよび水蒸気放出用ランドを含む所定のパターンの配線層と、前記半田ボール用ランドおよび前記水蒸気放出用ランドの所定の領域を前記絶縁テープの反対面に露出させる複数の貫通孔を備え、前記貫通孔は同一の内径を有し、前記水蒸気放出用ランドの外縁部と前記貫通孔の縁との距離の少なくとも一部が前記半田ボール用ランドの外縁部と前記貫通孔の縁との距離より小さいことを特徴とするＢＧＡ型ＴＡＢテープを提供するものである。
【０００９】
また、本発明は、上記の目的を達成するため、絶縁テープの片面に設けられた半田ボール用ランドおよび水蒸気放出用ランドを含む所定のパターンの配線層と前記半田ボール用ランドおよび水蒸気放出用ランドの所定の領域を前記絶縁テープの反対面に露出させる複数の貫通孔とを有するＴＡＢテープと、
前記絶縁テープの他面の側から前記貫通孔を介して前記半田ボール用ランド上にリフローにより形成され、前記絶縁テープの前記他面の側にアレイ状に配置された半田ボールと、
前記ＴＡＢテープにダイボンディング剤を介して搭載され、その電極を前記配線層の所定の箇所に接続された半導体チップと、
前記所定の箇所と前記電極の接続部、前記配線層および前記半導体チップの周囲に形成された樹脂モールド層を備え、
前記貫通孔が同一の内径を有し、前記水蒸気放出用ランドの外縁部と前記貫通孔の縁との距離の少なくとも一部が前記半田ボール用ランドの外縁部と前記貫通孔の縁との距離より小さいことを特徴とするＢＧＡ型半導体装置を提供するものである。
【００１０】
貫通孔は、ビアホールとは別に形成する場合と、ビアホールの一部により構成する場合とがある。半田ボール用ランドは、円形の形状を有するのが普通であり、その場合、上記の後者のケースにおいては、閉塞部の外径を半田ボールが搭載される半田ボール用ランドの外径よりも小さく設定し、これによって閉塞部の所定の領域を露出させる貫通孔としてのビアホールの縁と閉塞部を構成する水蒸気放出用ランドの外縁部を近接させればよい。
【００１１】
閉塞部の形状を３角形あるいは４角形等の多角形に構成することによって、これらの多角形の辺を円形の貫通孔の縁に近接させる構成は可能であり、また、閉塞部の形状を円形にするとともに、この円形に切欠部を形成し、切欠部と円形の貫通孔の縁の間に近接関係を構築することも可能である。
【００１２】
このように閉塞部の形状を多角形にしたり、あるいは円形の閉塞部に切欠部を形成することによって近接関係を作り出す場合には、以下の効果を生むことになる。即ち、本発明は、閉塞部の外縁部を貫通孔の縁に近接させ、半導体装置が内蔵する水分（リフロー時には水蒸気化）を近接した部分を通して外部に逃散させることに発明の主旨をおくものであり、従って、このためには、閉塞部の外縁部と貫通孔の縁の間の距離をできるだけ小さく設定することが必要となるが、円形の貫通孔を円形の閉塞部で塞ぐ場合には、樹脂モールド層を形成するときの耐圧性と水蒸気の逃散性を両立させることが難しくなる。
【００１３】
この点、多角形の閉塞部、あるいは切欠部を有する円形の閉塞部を設けるときには、円形の貫通孔と円形の閉塞部の組み合わせに比べて、絶縁テープと閉塞部の接触面積を大きく設定することができ、従って、耐圧性と水分逃散性を同時に成立させることが可能となる。
【００１４】
配線層を構成する銅箔の厚さとしては、下限においては、閉塞部が樹脂モールド層を形成するときの圧力に耐えるため、一方、上限においては、エッチング精度を高めるために３〜２５μｍの範囲に設定することが望ましい。配線層の表面には、電気メッキあるいは無電解メッキが施されるのが普通である。
【００１５】
【発明の実施の形態】
次に、本発明によるＢＧＡ型ＴＡＢテープおよび半導体装置の実施の形態を説明する。
図１の（ａ）は、本発明のＢＧＡ型半導体装置を模擬的に示したもので、１はポリイミドテープ等の絶縁テープ２の片面に接着剤３を介して所定のパターンの配線層４を接着したＴＡＢテープを示し、配線層４は、銅箔にフォトレジスト塗布、所定のパターンの露光、現像およびエッチングからなるフォトエッチングを施すことによって形成されている。
【００１６】
ＴＡＢテープ１の中央には、半導体チップ５がダイボンディング剤６を介して接着されており、その電極７は、ボンディングワイヤ８によって配線層４のボンディングパッド９に接続されている。１０は配線層４、半導体チップ５、およびワイヤボンディング部を覆うように形成された樹脂のトランスファモールド層を示す。
【００１７】
１１は絶縁テープ２および接着剤３を貫通して形成されたビアホールを示し、その底部には、半田ボール用ランド１２が設けられており、この半田ボール用ランド１２の上には、半田ボール１３がビアホール１１を埋めるようにしてリフローにより形成されている。
【００１８】
１４は絶縁テープ２および接着剤３を貫通して形成された貫通孔を示し、その下部には、配線層４の一部によって構成された閉塞部１５が貫通孔１４を塞ぐように形成されている。本実施形態における貫通孔１４は、ビアホール１１によって構成されたものであり、従って、その内径は、ビアホール１１と同じである。
【００１９】
図１の（ｂ）は、半田ボール用ランド１２と閉塞部１５の大きさを比較して示したものである。ビアホール１１の縁と半田ボール用ランド１２の外縁部の距離Ａと、貫通孔１４の縁と閉塞部１５の外縁部の距離Ｂには差がある。
【００２０】
通常、ビアホール１１の内径と半田ボール用ランド１２の直径は、それぞれ０．３４ｍｍと０．５０ｍｍに設定されるのが普通であり、従って、距離Ａは８０μｍとなるが、この距離Ａのもとでのリフロー時におけるルートａからの水蒸気の逃散は、距離Ａが長いため、そして、ビアホール１１が半田ボール１３によって充填されているためにほとんど期待することができない。従って、従来の半導体装置にあっては、水蒸気を逃す道がなく、このため、内蔵水分量が多い場合には層間剥離を招くことになる。
【００２１】
一方、これに対して本実施形態の場合には、閉塞部１５の外径を０．４０ｍｍに設定したとすると、距離Ｂは僅かに３０μｍとなり、しかも、貫通孔１５が開放されているため、内部の水分は、ルートｂより水蒸気化して逃散することになる。従って、これにより閉塞部１５を底部に有する貫通孔１４からは、図１の（ａ）の矢印Ｃのような水蒸気の放出が効率よく行われ、水分を原因としたリフロー時の層間剥離は防止されることになる。
【００２２】
図１の（ｃ）は、本実施形態におけるＴＡＢテープ１を配線層４の側から見て、縦横の中心線ＹとＸで４つの領域に分割して見たときの１つの領域を示したものである。半田ボール用ランド１２とボンディングパッド９を有した多数の配線リード１６が形成されており、これらに混じって小径の閉塞部（水蒸気放出用ランド）１５および１５ａが形成されている。閉塞部１５および１５ａの数と形成位置は、半導体装置の構成に支障を与えないかぎり制約がなく、従って、ルートｂを通した水蒸気の逃散性を種々の水準に設定することができる。
【００２３】
図２は、閉塞部１５の形状例を示したものである。図２の（ａ）は、閉塞部１５を４角形に形成し、その各辺を貫通孔１４の縁に近接させたものであり、図２の（ｂ）は、円形の閉塞部１５に切欠部１７を形成し、この切欠部１７を貫通孔１４の縁に近接させたものである。いずれの場合も、距離ＤおよびＥを小さく設定できる割りに絶縁テープ２との接触面積を大きく取れる利点を有する。
【００２４】
次に、本発明に基づいて構成した実施例のＢＧＡ型半導体装置と従来のＢＧＡ型半導体装置の特性試験の結果を示す。
以上の２種類の半導体装置を対象に吸湿特性ＪＥＤＥＣ（Ｌｏｉｎｔ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｃｉｌ ｏｆ Ｉｎｄｕｓｔｒｉｅｓ Ａｓｓｏｃｉａｔｉｏｎ：米国電子機械工業／電子デバイス技術委員会）実装ランク試験を実施したところ、以下の結果が得られた。
【００２６】
◇実施例の半導体装置の評価：レベル１をクリア
１２５℃で２４時間ベーク後、８５℃×８５％ＲＨの雰囲気に１６８時間放置した後、２４０℃のリフローを３回実施たときに層間剥離等の異常なし。
◇従来の半導体装置の評価：レベル３をクリア
１２５℃で２４時間ベーク後、３０℃×６０％ＲＨの雰囲気に１６８時間放置した後、２４０℃のリフローを３回実施したときに層間剥離等の異常なし。
【００２７】
レベル１およびレベル３の湿熱条件の違いに認められるように、両者の間には明確な差がある。これは、リフロー時に図１の（ａ）のＣ方向への水分の逃散が生ずる本発明と水分の逃散が生じない従来技術の差が現れたものである。
【００２８】
【発明の効果】
以上説明したように、本発明によるＢＧＡ型ＴＡＢテープおよび半導体装置によれば、貫通孔の一部を塞ぐ閉塞部（水蒸気放出用ランド）を配線層に形成し、この閉塞部の外縁部と前記貫通孔の縁との距離の少なくとも一部を半田ボール用ランドの外縁部と前記貫通孔の縁との距離より小さくして閉塞部の外縁部を貫通孔の縁に近接させたため、リフロー時の熱によって水蒸気化した水分をこの近接させた部分より外部へ放出することができ、従って、水分を原因としたリフロー時における層間剥離の発生を効果的に防止することができる。
【図面の簡単な説明】
【図１】本発明によるＢＧＡ型半導体装置の実施の形態を示す説明図であり、（ａ）は半導体装置の模擬的断面図、（ｂ）は半田ボール用ランドと閉塞部（水蒸気放出用ランド）の部分を同時に示した断面図、（ｃ）はＴＡＢテープを配線層の側から見たときの一部の平面図を示す。
【図２】本発明のＢＧＡ型半導体装置における閉塞部の構成例を示す説明図。
【図３】従来のＢＧＡ型半導体装置を示す説明図。
【符号の説明】
１ ＴＡＢテープ
２ 絶縁テープ
３ 接着剤
４ 配線層
５ 半導体チップ
６ ダイボンディング剤
７ 電極
８ ボンディングワイヤ
９ ボンディングパッド
１０ トランスファモールド層
１１ ビアホール
１２ 半田ボール用ランド
１３ 半田ボール
１４ 貫通孔（ビアホール）
１５、１５ａ 閉塞部（水蒸気放出用ランド）
１６ 配線リード
１７ 切欠部
Claims (5)
- 絶縁テープの片面に設けられた半田ボール用ランドおよび水蒸気放出用ランドを含む所定のパターンの配線層と、前記半田ボール用ランドおよび水蒸気放出用ランドの所定の領域を前記絶縁テープの反対面に露出させる複数の貫通孔を備え、
前記貫通孔は同一の内径を有し、前記水蒸気放出用ランドの外縁部と前記貫通孔の縁との距離の少なくとも一部が前記半田ボール用ランドの外縁部と前記貫通孔の縁との距離より小さいことを特徴とするＢＧＡ型ＴＡＢテープ。 - 前記半田ボール用ランドおよび水蒸気放出用ランドが円形であり、前記水蒸気放出用ランドが前記半田ボール用ランドより小さい外径を有することを特徴とする請求項１記載のＢＧＡ型ＴＡＢテープ。
- 前記水蒸気放出用ランドが多角形状であり、その多角形の少なくとも一辺部において前記貫通孔の縁との距離が小さくなっていることを特徴とする請求項１記載のＢＧＡ型ＴＡＢテープ。
- 前記水蒸気放出用ランドが円形の一部に切欠部を有する形状をなし、その切欠部において前記貫通孔の縁との距離が小さくなっていることを特徴とする請求項１記載のＢＧＡ型ＴＡＢテープ。
- 絶縁テープの片面に設けられた半田ボール用ランドおよび水蒸気放出用ランドを含む所定のパターンの配線層と前記半田ボール用ランドおよび水蒸気放出用ランドの所定の領域を前記絶縁テープの反対面に露出させる複数の貫通孔とを有するＴＡＢテープと、
前記絶縁テープの反対面の側から前記貫通孔を介して前記半田ボール用ランド上にリフローにより形成され、前記絶縁テープの反対面の側にアレイ状に配置された半田ボールと、
前記ＴＡＢテープにダイボンディング剤を介して搭載され、その電極を前記配線層の所定の箇所に接続された半導体チップと、
前記所定の箇所と前記電極の接続部、前記配線層および前記半導体チップの周囲に形成された樹脂モールド層を備え、
前記ＴＡＢテープにおける貫通孔が同一の内径を有し、前記水蒸気放出用ランドの周縁部と前記貫通孔の縁との距離の少なくとも一部が前記半田ボール用ランドの周縁部と前記貫通孔の縁との距離より小さいことを特徴とするＢＧＡ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36101299A JP3567835B2 (ja) | 1999-12-20 | 1999-12-20 | Ｂｇａ型ｔａｂテープおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36101299A JP3567835B2 (ja) | 1999-12-20 | 1999-12-20 | Ｂｇａ型ｔａｂテープおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001176936A JP2001176936A (ja) | 2001-06-29 |
| JP3567835B2 true JP3567835B2 (ja) | 2004-09-22 |
Family
ID=18471824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36101299A Expired - Fee Related JP3567835B2 (ja) | 1999-12-20 | 1999-12-20 | Ｂｇａ型ｔａｂテープおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3567835B2 (ja) |
-
1999
- 1999-12-20 JP JP36101299A patent/JP3567835B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001176936A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1329968C (zh) | 利用无引线电镀工艺制造的封装基片及其制造方法 | |
| KR100216642B1 (ko) | 반도체장치 및 그 제조방법 | |
| US20040150080A1 (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| JP2005310946A (ja) | 半導体装置 | |
| JP2015072984A (ja) | プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ | |
| JP2015115558A (ja) | 半導体装置 | |
| JP3210881B2 (ja) | Ｂｇａパッケージ基板 | |
| US20050054187A1 (en) | Method for forming ball pads of BGA substrate | |
| JP5117270B2 (ja) | 配線基板、半導体装置、ならびに半導体装置の製造方法 | |
| US10304767B2 (en) | Semiconductor device | |
| JP3927783B2 (ja) | 半導体部品 | |
| JP2001230513A (ja) | プリント基板及びその製造方法 | |
| JP2009010260A (ja) | 半導体装置 | |
| US20180090429A1 (en) | Semiconductor device | |
| KR20040083192A (ko) | 솔더 볼 패키지 | |
| JP7344639B2 (ja) | 配線基板及び半導体装置 | |
| JP5627097B2 (ja) | 配線基板 | |
| US20060252249A1 (en) | Solder ball pad surface finish structure of circuit board and fabrication method thereof | |
| US7479704B2 (en) | Substrate improving immobilization of ball pads for BGA packages | |
| JP3567835B2 (ja) | Ｂｇａ型ｔａｂテープおよび半導体装置 | |
| JP4397111B2 (ja) | チップサイズパッケージ | |
| JPH11191572A (ja) | 半導体装置とその製造方法 | |
| JP5229267B2 (ja) | 電子装置 | |
| JP2000340717A (ja) | 電子部品搭載装置 | |
| US11139228B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140625 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |