JP2000340696A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JP2000340696A JP2000340696A JP11150886A JP15088699A JP2000340696A JP 2000340696 A JP2000340696 A JP 2000340696A JP 11150886 A JP11150886 A JP 11150886A JP 15088699 A JP15088699 A JP 15088699A JP 2000340696 A JP2000340696 A JP 2000340696A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor
- via hole
- semiconductor wafer
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の端子部12が表面に形成された
半導体ウエハー10の表面に、絶縁樹脂を供給して、底
面に半導体素子の端子部12が露出する経由穴18を備
えた絶縁層16を形成した後、その経由穴18の壁面及
び絶縁層16の表面に導体皮膜20を形成して製造する
半導体パッケージの製造方法であって、半導体チップの
端子部12と電極24a間の導通不良が発生しにくいと
共に、高密度配線に対応可能な半導体パッケージの製造
方法を提供する。 【解決手段】 絶縁層16の表面を粗面化すると共に、
経由穴18の底部に残留する樹脂残りを除去した後、経
由穴18の壁面及び絶縁層16の表面に導体22を形成
する。
半導体ウエハー10の表面に、絶縁樹脂を供給して、底
面に半導体素子の端子部12が露出する経由穴18を備
えた絶縁層16を形成した後、その経由穴18の壁面及
び絶縁層16の表面に導体皮膜20を形成して製造する
半導体パッケージの製造方法であって、半導体チップの
端子部12と電極24a間の導通不良が発生しにくいと
共に、高密度配線に対応可能な半導体パッケージの製造
方法を提供する。 【解決手段】 絶縁層16の表面を粗面化すると共に、
経由穴18の底部に残留する樹脂残りを除去した後、経
由穴18の壁面及び絶縁層16の表面に導体22を形成
する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体チップと同
サイズの半導体パッケージを製造する方法に関するもの
である。更に、半導体ウエハーレベルで半導体パッケー
ジを製造する方法に関するものである。
サイズの半導体パッケージを製造する方法に関するもの
である。更に、半導体ウエハーレベルで半導体パッケー
ジを製造する方法に関するものである。
【0002】
【従来の技術】電子部品として、母基板(半導体パッケ
ージを実装するプリント配線板)に実装するための針状
の端子やボール状の端子を有する半導体パッケージが汎
用されている。
ージを実装するプリント配線板)に実装するための針状
の端子やボール状の端子を有する半導体パッケージが汎
用されている。
【0003】近年の電子機器の軽薄短小化、高性能化に
伴い、使用される電子部品は、小型化、高機能化のもの
が要求されており、この流れに呼応し、半導体チップと
同サイズの半導体パッケージ(チップサイズパッケー
ジ)が開発されている。この半導体チップと同サイズの
半導体パッケージを実装するための端子としては、半導
体ウエハー上に絶縁層を介して導体回路を設けることに
より、半導体パッケージの下面全面に電極の群を配置
し、その電極に端子を設けることが検討されている。
伴い、使用される電子部品は、小型化、高機能化のもの
が要求されており、この流れに呼応し、半導体チップと
同サイズの半導体パッケージ(チップサイズパッケー
ジ)が開発されている。この半導体チップと同サイズの
半導体パッケージを実装するための端子としては、半導
体ウエハー上に絶縁層を介して導体回路を設けることに
より、半導体パッケージの下面全面に電極の群を配置
し、その電極に端子を設けることが検討されている。
【0004】この下面全面に電極群を配置した半導体パ
ッケージの製造方法としては、例えば特開平10−92
865号や特開平10−303327号に記載されてい
るように、半導体素子が形成された半導体ウエハーの表
面に、絶縁樹脂を供給して絶縁層を形成した後、レーザ
ーを照射したり、フォトプロセスを用いて樹脂エッチン
グする方法により、半導体素子の端子部が底面に露出す
る経由穴を絶縁層に形成し、次いで、蒸着やメッキ等を
行って、絶縁層の表面及び経由穴の壁面に導体の皮膜を
形成し、次いでこの導体皮膜の所定の部分を除去して導
体回路を形成する方法が検討されている。
ッケージの製造方法としては、例えば特開平10−92
865号や特開平10−303327号に記載されてい
るように、半導体素子が形成された半導体ウエハーの表
面に、絶縁樹脂を供給して絶縁層を形成した後、レーザ
ーを照射したり、フォトプロセスを用いて樹脂エッチン
グする方法により、半導体素子の端子部が底面に露出す
る経由穴を絶縁層に形成し、次いで、蒸着やメッキ等を
行って、絶縁層の表面及び経由穴の壁面に導体の皮膜を
形成し、次いでこの導体皮膜の所定の部分を除去して導
体回路を形成する方法が検討されている。
【0005】なお、これらの方法で得られた半導体パッ
ケージは、絶縁層と導体回路との密着性が低く、微細な
回路は形成しにくいという問題があった。なお、絶縁層
と導体回路との密着性を確保するために、酸素プラズマ
により樹脂表面を粗面化処理する方法が、特開平10−
092865号に示されている。しかし、この方法は、
大がかりな設備が必要となり、生産性が低いという問題
があった。また、レーザーを照射して経由穴を絶縁層に
形成した場合、穴開けをしたときの樹脂残りによって、
経由穴の壁面に導体皮膜が形成されにくく、半導体チッ
プの端子部と電極間の導通不良が発生しやすいという問
題があった。
ケージは、絶縁層と導体回路との密着性が低く、微細な
回路は形成しにくいという問題があった。なお、絶縁層
と導体回路との密着性を確保するために、酸素プラズマ
により樹脂表面を粗面化処理する方法が、特開平10−
092865号に示されている。しかし、この方法は、
大がかりな設備が必要となり、生産性が低いという問題
があった。また、レーザーを照射して経由穴を絶縁層に
形成した場合、穴開けをしたときの樹脂残りによって、
経由穴の壁面に導体皮膜が形成されにくく、半導体チッ
プの端子部と電極間の導通不良が発生しやすいという問
題があった。
【0006】
【発明が解決しようとする課題】本発明は、上記問題点
を改善するために成されたもので、その目的とするとこ
ろは、半導体素子の端子部が表面に形成された半導体ウ
エハーの表面に、絶縁樹脂を供給して、底面に半導体素
子の端子部が露出する経由穴を備えた、絶縁層を形成し
た後、その経由穴の壁面及び絶縁層の表面に導体皮膜を
形成し、次いで半導体ウエハーを半導体個片に切断して
製造する半導体パッケージの製造方法であって、半導体
チップの端子部と電極間の導通不良が発生しにくいと共
に、高密度配線に対応可能な半導体パッケージの製造方
法を提供することにある。
を改善するために成されたもので、その目的とするとこ
ろは、半導体素子の端子部が表面に形成された半導体ウ
エハーの表面に、絶縁樹脂を供給して、底面に半導体素
子の端子部が露出する経由穴を備えた、絶縁層を形成し
た後、その経由穴の壁面及び絶縁層の表面に導体皮膜を
形成し、次いで半導体ウエハーを半導体個片に切断して
製造する半導体パッケージの製造方法であって、半導体
チップの端子部と電極間の導通不良が発生しにくいと共
に、高密度配線に対応可能な半導体パッケージの製造方
法を提供することにある。
【0007】
【課題を解決するための手段】本発明に係る半導体パッ
ケージの製造方法は、半導体素子の端子部が表面に形成
された半導体ウエハーの表面に、絶縁樹脂を供給して、
底面に半導体素子の端子部が露出する経由穴を備えた、
絶縁層を形成した後、その経由穴の壁面及び絶縁層の表
面に導体皮膜を形成し、次いで半導体ウエハーを半導体
個片に切断して製造する半導体パッケージの製造方法に
おいて、経由穴の壁面及び絶縁層の表面に導体皮膜を形
成する方法が、絶縁層の表面を粗面化すると共に、経由
穴の底部に残留する樹脂残りを除去した後、経由穴の壁
面及び絶縁層の表面に導体皮膜を形成する方法であるこ
とを特徴とする。
ケージの製造方法は、半導体素子の端子部が表面に形成
された半導体ウエハーの表面に、絶縁樹脂を供給して、
底面に半導体素子の端子部が露出する経由穴を備えた、
絶縁層を形成した後、その経由穴の壁面及び絶縁層の表
面に導体皮膜を形成し、次いで半導体ウエハーを半導体
個片に切断して製造する半導体パッケージの製造方法に
おいて、経由穴の壁面及び絶縁層の表面に導体皮膜を形
成する方法が、絶縁層の表面を粗面化すると共に、経由
穴の底部に残留する樹脂残りを除去した後、経由穴の壁
面及び絶縁層の表面に導体皮膜を形成する方法であるこ
とを特徴とする。
【0008】上記経由穴の壁面及び絶縁層の表面に導体
皮膜を形成する方法は、無電解メッキを行ってセミアデ
ィティブ法により形成する方法であると好ましい。ま
た、上記半導体ウエハーの表面に絶縁樹脂を供給する方
法は、液状の絶縁樹脂を半導体ウエハーの表面に塗工す
る方法、又は、フィルム状に成形された絶縁樹脂を半導
体ウエハーの表面に熱圧着する方法であると好ましく、
また、上記半導体ウエハーの表面に絶縁樹脂を供給する
方法は、半導体ウエハーの表面にカップリング処理を行
った後、その半導体ウエハーの表面に絶縁樹脂を供給す
る方法であると好ましい。
皮膜を形成する方法は、無電解メッキを行ってセミアデ
ィティブ法により形成する方法であると好ましい。ま
た、上記半導体ウエハーの表面に絶縁樹脂を供給する方
法は、液状の絶縁樹脂を半導体ウエハーの表面に塗工す
る方法、又は、フィルム状に成形された絶縁樹脂を半導
体ウエハーの表面に熱圧着する方法であると好ましく、
また、上記半導体ウエハーの表面に絶縁樹脂を供給する
方法は、半導体ウエハーの表面にカップリング処理を行
った後、その半導体ウエハーの表面に絶縁樹脂を供給す
る方法であると好ましい。
【0009】また、上記半導体ウエハーの表面に供給す
る絶縁樹脂は、エポキシ樹脂であると好ましく、また、
上記経由穴を備えた絶縁層を形成する方法は、半導体ウ
エハーの表面に絶縁層を形成した後、UV−YAGレー
ザー又はエキシマレーザーを照射することにより、絶縁
層の所定の部分を除去して形成する方法であると好まし
く、また、上記絶縁層の表面を粗面化すると共に、経由
穴の底部に残留する樹脂残りを除去する方法は、絶縁層
の表面及び経由穴の底部に残留する樹脂残りに、過マン
ガン酸塩を含有するデスミア液を接触させる方法である
と好ましい。
る絶縁樹脂は、エポキシ樹脂であると好ましく、また、
上記経由穴を備えた絶縁層を形成する方法は、半導体ウ
エハーの表面に絶縁層を形成した後、UV−YAGレー
ザー又はエキシマレーザーを照射することにより、絶縁
層の所定の部分を除去して形成する方法であると好まし
く、また、上記絶縁層の表面を粗面化すると共に、経由
穴の底部に残留する樹脂残りを除去する方法は、絶縁層
の表面及び経由穴の底部に残留する樹脂残りに、過マン
ガン酸塩を含有するデスミア液を接触させる方法である
と好ましい。
【0010】また、上記絶縁層の表面に導体皮膜を形成
する方法は、絶縁層の表面を研磨して平坦化した後、導
体皮膜を形成する方法であると好ましく、また、上記絶
縁層の表面を粗面化すると共に、経由穴の底部に残留す
る樹脂残りを除去する際の絶縁層は、半硬化状態の絶縁
樹脂より成り、経由穴の壁面及び絶縁層の表面に導体皮
膜を形成した後、完全硬化させると好ましい。
する方法は、絶縁層の表面を研磨して平坦化した後、導
体皮膜を形成する方法であると好ましく、また、上記絶
縁層の表面を粗面化すると共に、経由穴の底部に残留す
る樹脂残りを除去する際の絶縁層は、半硬化状態の絶縁
樹脂より成り、経由穴の壁面及び絶縁層の表面に導体皮
膜を形成した後、完全硬化させると好ましい。
【0011】
【発明の実施の形態】本発明に係る半導体パッケージの
製造方法を図面に基づいて説明する。図1は、本発明に
係る半導体パッケージの製造方法の一実施の形態の、工
程を説明する断面図である。
製造方法を図面に基づいて説明する。図1は、本発明に
係る半導体パッケージの製造方法の一実施の形態の、工
程を説明する断面図である。
【0012】本発明に係る半導体パッケージの製造方法
の一実施の形態は、図1(a)に示すような半導体ウエ
ハー10を用いる。この半導体ウエハー10には、複数
の半導体素子が形成されており、その半導体素子の端子
部12が、半導体ウエハー10の表面に露出するように
配設されている。この端子部12としては、導電性のも
のであれば、特に限定するものではなく、アルミニウム
等により形成されている。
の一実施の形態は、図1(a)に示すような半導体ウエ
ハー10を用いる。この半導体ウエハー10には、複数
の半導体素子が形成されており、その半導体素子の端子
部12が、半導体ウエハー10の表面に露出するように
配設されている。この端子部12としては、導電性のも
のであれば、特に限定するものではなく、アルミニウム
等により形成されている。
【0013】なお、後工程で、端子部12の表面にレー
ザーを照射して経由穴18を形成する場合には、端子部
12の表面にバリアメタル層を形成しておくと、レーザ
ー加工に対する耐久性が向上して好ましい。このバリア
メタル層としては、Pt、Pd、Ni、Rh、Cu、
W、Mo、Cr、Vからなる少なくとも1つの金属、又
はこれらの合金の皮膜が挙げられる。
ザーを照射して経由穴18を形成する場合には、端子部
12の表面にバリアメタル層を形成しておくと、レーザ
ー加工に対する耐久性が向上して好ましい。このバリア
メタル層としては、Pt、Pd、Ni、Rh、Cu、
W、Mo、Cr、Vからなる少なくとも1つの金属、又
はこれらの合金の皮膜が挙げられる。
【0014】また、半導体ウエハー10の表面のうち、
端子部12が形成されていない部分は、パッシベーショ
ン膜14が形成されている。このパッシベーション膜と
しては、一般的には、二酸化ケイ素、リンケイ酸塩ガラ
ス(PSG)、窒化ケイ素系等の無機系のものや、ポリ
イミド、ベンゾシクロブテン(BCB)等の有機系のも
のが使用される。なお、このパッシベーション膜14は
形成していなくても良いが、形成してあると、得られる
半導体パッケージの信頼性が向上して好ましい。このパ
ッシベーション膜14としては、特に限定されないが、
PSG、二酸化ケイ素、窒化ケイ素系等の無機系のもの
が好ましい
端子部12が形成されていない部分は、パッシベーショ
ン膜14が形成されている。このパッシベーション膜と
しては、一般的には、二酸化ケイ素、リンケイ酸塩ガラ
ス(PSG)、窒化ケイ素系等の無機系のものや、ポリ
イミド、ベンゾシクロブテン(BCB)等の有機系のも
のが使用される。なお、このパッシベーション膜14は
形成していなくても良いが、形成してあると、得られる
半導体パッケージの信頼性が向上して好ましい。このパ
ッシベーション膜14としては、特に限定されないが、
PSG、二酸化ケイ素、窒化ケイ素系等の無機系のもの
が好ましい
【0015】次いで、図1(b)に示すように、半導体
ウエハー10の表面に、絶縁樹脂を供給して、絶縁層1
6を形成する。この絶縁層16の形成に使用される絶縁
樹脂としては、エポキシ樹脂、ポリイミド樹脂等の公知
のものが使用でき、特に種類は限定されないが、コスト
及び信頼性の面から、エポキシ樹脂が好ましい。そし
て、絶縁樹脂が液状の絶縁樹脂の場合には、スピンコー
ト、ダイコート等の方法により、液状の絶縁樹脂を半導
体ウエハー10の表面に塗工した後、乾燥して絶縁樹脂
を硬化させることにより形成する。また、絶縁樹脂がフ
ィルム状に成形された絶縁樹脂の場合には、真空ラミネ
ーター等により、熱圧着した後、絶縁樹脂を硬化させる
ことにより形成する。
ウエハー10の表面に、絶縁樹脂を供給して、絶縁層1
6を形成する。この絶縁層16の形成に使用される絶縁
樹脂としては、エポキシ樹脂、ポリイミド樹脂等の公知
のものが使用でき、特に種類は限定されないが、コスト
及び信頼性の面から、エポキシ樹脂が好ましい。そし
て、絶縁樹脂が液状の絶縁樹脂の場合には、スピンコー
ト、ダイコート等の方法により、液状の絶縁樹脂を半導
体ウエハー10の表面に塗工した後、乾燥して絶縁樹脂
を硬化させることにより形成する。また、絶縁樹脂がフ
ィルム状に成形された絶縁樹脂の場合には、真空ラミネ
ーター等により、熱圧着した後、絶縁樹脂を硬化させる
ことにより形成する。
【0016】この絶縁層16の厚みとしては、特に限定
されないが、20〜70μm、より好ましくは、30〜
50μmとする。
されないが、20〜70μm、より好ましくは、30〜
50μmとする。
【0017】なお、後工程で形成する導体皮膜20と絶
縁層16との密着性を確保するためには、絶縁樹脂を完
全に硬化させずに半硬化状態に止めておき、絶縁層16
の表面に導体皮膜20を形成した後、完全硬化させると
好ましい。
縁層16との密着性を確保するためには、絶縁樹脂を完
全に硬化させずに半硬化状態に止めておき、絶縁層16
の表面に導体皮膜20を形成した後、完全硬化させると
好ましい。
【0018】また、半導体ウエハー10の表面にカップ
リング処理を行った後、その半導体ウエハー10の表面
に絶縁樹脂を供給すると、半導体ウエハー10と絶縁層
16との密着性が向上して好ましい。このカップリング
処理の方法としては、例えば、水又はアルコール等の溶
剤に、カップリング剤を0.1〜2重量%の濃度で溶か
した溶液を、半導体ウエハー10の表面に塗布した後、
乾燥して行う。この塗布方法としては、浸漬、スプレー
等の方法が使用できる。また、使用するカップリング剤
としては、例えば、ビニルメトキシシラン、ビニルフェ
ニルトリメトキシシラン、3−メタクリロオキシプロピ
ルトリメトキシシラン、3−グリシドキシプロピルトリ
メトキシシラン、4−グリシジルブチルトリメトキシシ
ラン、3−アミノプロピルトリエトキシシラン、N−2
−(アミノエチル)−3−アミノプロピルトリメトキシ
シラン、N−2−(N−ビニルベンジルアミノエチル)
−3−アミノプロピルトリメトキシシラン塩酸塩、N−
3−(4−(3−アミノプロポキシ)ブトキシ)プロピ
ル−3−アミノプロピルトリメトキシシラン、3−メル
カプトプロピルトリメトキシシラン、イミダゾールシラ
ン、トリアジンシラン等のシラン系カップリング剤が挙
げられる。
リング処理を行った後、その半導体ウエハー10の表面
に絶縁樹脂を供給すると、半導体ウエハー10と絶縁層
16との密着性が向上して好ましい。このカップリング
処理の方法としては、例えば、水又はアルコール等の溶
剤に、カップリング剤を0.1〜2重量%の濃度で溶か
した溶液を、半導体ウエハー10の表面に塗布した後、
乾燥して行う。この塗布方法としては、浸漬、スプレー
等の方法が使用できる。また、使用するカップリング剤
としては、例えば、ビニルメトキシシラン、ビニルフェ
ニルトリメトキシシラン、3−メタクリロオキシプロピ
ルトリメトキシシラン、3−グリシドキシプロピルトリ
メトキシシラン、4−グリシジルブチルトリメトキシシ
ラン、3−アミノプロピルトリエトキシシラン、N−2
−(アミノエチル)−3−アミノプロピルトリメトキシ
シラン、N−2−(N−ビニルベンジルアミノエチル)
−3−アミノプロピルトリメトキシシラン塩酸塩、N−
3−(4−(3−アミノプロポキシ)ブトキシ)プロピ
ル−3−アミノプロピルトリメトキシシラン、3−メル
カプトプロピルトリメトキシシラン、イミダゾールシラ
ン、トリアジンシラン等のシラン系カップリング剤が挙
げられる。
【0019】また、半導体ウエハー10の表面にパッシ
ベーション膜14を形成したものについては、パッシベ
ーション膜14の表面を粗面化した後、その半導体ウエ
ハー10の表面に絶縁樹脂を供給すると、半導体ウエハ
ー10と絶縁層16との密着性が向上して好ましい。こ
の粗面化の方法としては、ブラスト処理等の方法が挙げ
られる。なお、粗面化処理とカップリング処理等を併用
しても構わない。
ベーション膜14を形成したものについては、パッシベ
ーション膜14の表面を粗面化した後、その半導体ウエ
ハー10の表面に絶縁樹脂を供給すると、半導体ウエハ
ー10と絶縁層16との密着性が向上して好ましい。こ
の粗面化の方法としては、ブラスト処理等の方法が挙げ
られる。なお、粗面化処理とカップリング処理等を併用
しても構わない。
【0020】次いで、図1(c)に示すように、絶縁層
16の所定の部分にレーザーを照射して、絶縁層16の
所定の部分を除去することにより、底面に半導体素子の
端子部12が露出する経由穴18を形成する。このレー
ザーとしては、炭酸ガスレーザー、UV−YAGレーザ
ー、エキシマレーザー等の公知のものを使用することが
できるが、UV−YAGレーザー又はエキシマレーザー
を用いると、特に微小な経由穴18を形成することがで
き好ましい。
16の所定の部分にレーザーを照射して、絶縁層16の
所定の部分を除去することにより、底面に半導体素子の
端子部12が露出する経由穴18を形成する。このレー
ザーとしては、炭酸ガスレーザー、UV−YAGレーザ
ー、エキシマレーザー等の公知のものを使用することが
できるが、UV−YAGレーザー又はエキシマレーザー
を用いると、特に微小な経由穴18を形成することがで
き好ましい。
【0021】なお、半導体ウエハー10の表面に、感光
性の絶縁樹脂を供給して絶縁層16を形成した場合に
は、フォトプロセスを使用して、露光しなかった部分の
絶縁樹脂を薬液等で除去する方法により、経由穴18を
形成しても良い。もちろん、感光性の絶縁樹脂を用いた
場合でも、レーザーを用いて、経由穴18を形成しても
構わない。
性の絶縁樹脂を供給して絶縁層16を形成した場合に
は、フォトプロセスを使用して、露光しなかった部分の
絶縁樹脂を薬液等で除去する方法により、経由穴18を
形成しても良い。もちろん、感光性の絶縁樹脂を用いた
場合でも、レーザーを用いて、経由穴18を形成しても
構わない。
【0022】また、経由穴18を形成する前又は後に、
絶縁層16の表面を研磨して平坦化すると、後工程で、
導体回路24の形成が容易になり好ましい。この方法と
しては、CMP(Chemical Mechanical Polishing)等
が挙げられる。
絶縁層16の表面を研磨して平坦化すると、後工程で、
導体回路24の形成が容易になり好ましい。この方法と
しては、CMP(Chemical Mechanical Polishing)等
が挙げられる。
【0023】次いで、絶縁層16の表面を粗面化すると
共に、経由穴18の底部に残留する樹脂残りを除去す
る。なお、絶縁層16の表面の粗面化と、経由穴18の
底部に残留する樹脂残りの除去は、個別に行っても良
く、同時に行っても良いが、同時に行うのが好ましい。
共に、経由穴18の底部に残留する樹脂残りを除去す
る。なお、絶縁層16の表面の粗面化と、経由穴18の
底部に残留する樹脂残りの除去は、個別に行っても良
く、同時に行っても良いが、同時に行うのが好ましい。
【0024】この方法としては、ブラスト処理等の機械
的な方法、または、薬液処理により行う化学的方法が挙
げられる。生産性の面から、一度に多量の処理が行える
化学的方法が好ましく、例えば、有機溶媒等を接触させ
ることにより絶縁層16の表面及び経由穴18の底部に
残留する樹脂残りの膨潤処理を行った後、過マンガン酸
塩、あるいは、クロム酸塩を主成分とするデスミア処理
液を、絶縁層16の表面及び経由穴18の底部に残留す
る樹脂残りに接触させて行う。なお、過マンガン酸塩を
含有するデスミア液を用いると、特に生産性が優れ好ま
しい。
的な方法、または、薬液処理により行う化学的方法が挙
げられる。生産性の面から、一度に多量の処理が行える
化学的方法が好ましく、例えば、有機溶媒等を接触させ
ることにより絶縁層16の表面及び経由穴18の底部に
残留する樹脂残りの膨潤処理を行った後、過マンガン酸
塩、あるいは、クロム酸塩を主成分とするデスミア処理
液を、絶縁層16の表面及び経由穴18の底部に残留す
る樹脂残りに接触させて行う。なお、過マンガン酸塩を
含有するデスミア液を用いると、特に生産性が優れ好ま
しい。
【0025】次いで、図1(d)に示すように、給電用
の導体皮膜20を、絶縁層16の表面や、経由穴18の
壁面や、経由穴18の底面に露出する半導体素子の端子
部12の表面に形成する。この導体皮膜20の形成方法
としては、無電解メッキ法、あるいは、スパッタ、蒸着
等の気相法により形成する。なお、無電解メッキにより
形成すると、レーザー加工で形成した経由穴18の壁面
へ、導体皮膜20を容易に形成することができ好まし
い。この導体皮膜20を形成する導体としては、Cu、
Ni等が挙げられるが、導体抵抗の低さ、エッチングの
しやすさから、Cuが好ましい。また、この導体皮膜2
0の膜厚としては、0.2〜2.0μm、より好ましく
は、0.5〜1μmとする。
の導体皮膜20を、絶縁層16の表面や、経由穴18の
壁面や、経由穴18の底面に露出する半導体素子の端子
部12の表面に形成する。この導体皮膜20の形成方法
としては、無電解メッキ法、あるいは、スパッタ、蒸着
等の気相法により形成する。なお、無電解メッキにより
形成すると、レーザー加工で形成した経由穴18の壁面
へ、導体皮膜20を容易に形成することができ好まし
い。この導体皮膜20を形成する導体としては、Cu、
Ni等が挙げられるが、導体抵抗の低さ、エッチングの
しやすさから、Cuが好ましい。また、この導体皮膜2
0の膜厚としては、0.2〜2.0μm、より好ましく
は、0.5〜1μmとする。
【0026】次いで、図1(e)に示すように、導体皮
膜20の表面に、メッキレジスト層22を形成した後、
電気メッキを行い、メッキレジスト層22を形成してい
ない部分の導体皮膜20の表面に電気メッキ金属を析出
させて、導体皮膜20の厚みを厚くする。なお、このと
き形成するメッキレジスト層22は、後工程で形成しよ
うとする導体回路24のパターン形状と逆パターンの形
状とする。
膜20の表面に、メッキレジスト層22を形成した後、
電気メッキを行い、メッキレジスト層22を形成してい
ない部分の導体皮膜20の表面に電気メッキ金属を析出
させて、導体皮膜20の厚みを厚くする。なお、このと
き形成するメッキレジスト層22は、後工程で形成しよ
うとする導体回路24のパターン形状と逆パターンの形
状とする。
【0027】このメッキレジスト層22を形成する方法
としては、公知のドライフィルムレジストをラミネート
後、露光、現像を行い形成する。なお、必要であれば、
無電解メッキ等で形成した厚みの薄い導体皮膜20の表
面に、電気メッキを多少行って導体皮膜20の厚みを厚
くした後、メッキレジスト層22を形成しても構わな
い。また、電気メッキの方法としては、公知の電気メッ
キ液を用いて行い、形成する電気メッキ金属としては、
Cu、Ni、Auの内、少なくとも、一つが好ましい。
としては、公知のドライフィルムレジストをラミネート
後、露光、現像を行い形成する。なお、必要であれば、
無電解メッキ等で形成した厚みの薄い導体皮膜20の表
面に、電気メッキを多少行って導体皮膜20の厚みを厚
くした後、メッキレジスト層22を形成しても構わな
い。また、電気メッキの方法としては、公知の電気メッ
キ液を用いて行い、形成する電気メッキ金属としては、
Cu、Ni、Auの内、少なくとも、一つが好ましい。
【0028】次いで、図1(f)に示すように、メッキ
レジスト層22を除去した後、メッキレジスト層22を
除去した部分の表面に露出する、厚みの薄い給電用の導
体皮膜20をソフトエッチングして除去し、導体回路2
4を形成する。このソフトエッチングに用いるソフトエ
ッチング液としては、過硫酸塩−硫酸系、過酸化水素−
硫酸系、塩銅系等の公知のエッチング液が使用できる。
レジスト層22を除去した後、メッキレジスト層22を
除去した部分の表面に露出する、厚みの薄い給電用の導
体皮膜20をソフトエッチングして除去し、導体回路2
4を形成する。このソフトエッチングに用いるソフトエ
ッチング液としては、過硫酸塩−硫酸系、過酸化水素−
硫酸系、塩銅系等の公知のエッチング液が使用できる。
【0029】なお、必要に応じて、図1(b)に示す絶
縁層16を形成する工程から、図1(f)に示す導体回
路24を形成する工程を、複数回繰り返すことにより、
複数層の導体回路24を積み上げて形成しても良い。
縁層16を形成する工程から、図1(f)に示す導体回
路24を形成する工程を、複数回繰り返すことにより、
複数層の導体回路24を積み上げて形成しても良い。
【0030】次いで、図1(g)に示すように、導体回
路24の表面のうち、外部端子28を接続する電極部2
4a以外の部分と、絶縁層16が露出する部分の表面
に、カバーコート26を形成する。この形成方法として
は、公知のソルダーレジストを塗布後、露光、現像、硬
化させることにより形成する方法が好ましいが、絶縁樹
脂を半導体ウエハー10の表面のほぼ全体に塗工、硬化
させた後、レーザーで電極部24aを露出させる方法に
より、形成しても構わない。
路24の表面のうち、外部端子28を接続する電極部2
4a以外の部分と、絶縁層16が露出する部分の表面
に、カバーコート26を形成する。この形成方法として
は、公知のソルダーレジストを塗布後、露光、現像、硬
化させることにより形成する方法が好ましいが、絶縁樹
脂を半導体ウエハー10の表面のほぼ全体に塗工、硬化
させた後、レーザーで電極部24aを露出させる方法に
より、形成しても構わない。
【0031】次いで、半導体ウエハー10を半導体素子
個片に切断した後、電極部24aに、ハンダボール等の
外部端子28を接続することにより、半導体パッケージ
を製造する。なお、切断する前に、必要に応じて、電極
部24aの表面にNi、Auメッキ層を形成しても構わ
ない。また、電極部24aに外部端子28を接続した
後、半導体素子個片に切断しても構わない。
個片に切断した後、電極部24aに、ハンダボール等の
外部端子28を接続することにより、半導体パッケージ
を製造する。なお、切断する前に、必要に応じて、電極
部24aの表面にNi、Auメッキ層を形成しても構わ
ない。また、電極部24aに外部端子28を接続した
後、半導体素子個片に切断しても構わない。
【0032】このようにして得られた半導体パッケージ
は、経由穴18の底部に残留する樹脂残りが除去された
後、経由穴18の壁面に導体皮膜20が形成されている
ため、半導体チップの端子部12と電極部24a間の導
通不良が発生しにくくなっている。更に、絶縁層16の
表面を粗面化した後、絶縁層16の表面に導体皮膜20
が形成されているため、絶縁層16と導体皮膜20の密
着性が向上して、高密度な導体回路24を形成すること
が可能になっており、半導体チップの端子部12と電極
部24a間の導通不良が発生しにくいと共に、高密度配
線に対応可能な半導体パッケージとなっている。
は、経由穴18の底部に残留する樹脂残りが除去された
後、経由穴18の壁面に導体皮膜20が形成されている
ため、半導体チップの端子部12と電極部24a間の導
通不良が発生しにくくなっている。更に、絶縁層16の
表面を粗面化した後、絶縁層16の表面に導体皮膜20
が形成されているため、絶縁層16と導体皮膜20の密
着性が向上して、高密度な導体回路24を形成すること
が可能になっており、半導体チップの端子部12と電極
部24a間の導通不良が発生しにくいと共に、高密度配
線に対応可能な半導体パッケージとなっている。
【0033】なお、上記の実施の形態は、導体回路24
を形成する方法として、(ア)全面に給電層となる厚み
の薄い導体皮膜20を形成した後、形成しようとする導
体回路24の逆パターンのメッキレジスト層22を形成
し、次いで電気メッキを行い、メッキレジスト層22を
剥離した後、露出した給電層を除去する、いわゆるセミ
アディティブ法により形成する方法を説明したが、
(イ)全面に給電層となる導体皮膜20を形成した後、
電気メッキを行って導体皮膜20全体の厚みを厚くし、
次いでメッキレジスト層22を形成した後、エッチング
加工により、導体回路24を形成する方法でも良く、
(ウ)厚みの薄い導体皮膜20を形成した後、メッキレ
ジスト層22を形成し、次いでエッチングにより回路パ
ターンを形成した後、無電解メッキを行って回路パター
ンの部分の厚みを厚くして形成する方法でも良い。
を形成する方法として、(ア)全面に給電層となる厚み
の薄い導体皮膜20を形成した後、形成しようとする導
体回路24の逆パターンのメッキレジスト層22を形成
し、次いで電気メッキを行い、メッキレジスト層22を
剥離した後、露出した給電層を除去する、いわゆるセミ
アディティブ法により形成する方法を説明したが、
(イ)全面に給電層となる導体皮膜20を形成した後、
電気メッキを行って導体皮膜20全体の厚みを厚くし、
次いでメッキレジスト層22を形成した後、エッチング
加工により、導体回路24を形成する方法でも良く、
(ウ)厚みの薄い導体皮膜20を形成した後、メッキレ
ジスト層22を形成し、次いでエッチングにより回路パ
ターンを形成した後、無電解メッキを行って回路パター
ンの部分の厚みを厚くして形成する方法でも良い。
【0034】なかでも、(ア)のセミアディティブ法に
より形成する方法を用いると、高密度配線がしやすく好
ましい。(イ)の方法の場合、エッチングの際、厚み方
向に厚くエッチングする必要があるため、サイドエッチ
ングの量が増えてしまい、微細回路の形成が困難とな
る。また、(ウ)の方法の場合、エッチング形成した導
体皮膜20の上に無電解メッキを行って皮膜の厚みを厚
くする際に、サイド方向にもメッキ金属が形成されてし
まい、微細回路を形成した場合には、短絡する危険性が
高くなる。
より形成する方法を用いると、高密度配線がしやすく好
ましい。(イ)の方法の場合、エッチングの際、厚み方
向に厚くエッチングする必要があるため、サイドエッチ
ングの量が増えてしまい、微細回路の形成が困難とな
る。また、(ウ)の方法の場合、エッチング形成した導
体皮膜20の上に無電解メッキを行って皮膜の厚みを厚
くする際に、サイド方向にもメッキ金属が形成されてし
まい、微細回路を形成した場合には、短絡する危険性が
高くなる。
【0035】
【実施例】(実施例1)複数のテスト用半導体素子が形
成された半導体ウエハーを用意した。この半導体素子の
端子部以外は、PSGのパッシベーション膜が形成され
ており、また、端子部は、アルミニウム配線上に、Pd
/Ni系のバリアメタル層が形成されたものを用いた。
なお、端子部の大きさは、100μm角とした。
成された半導体ウエハーを用意した。この半導体素子の
端子部以外は、PSGのパッシベーション膜が形成され
ており、また、端子部は、アルミニウム配線上に、Pd
/Ni系のバリアメタル層が形成されたものを用いた。
なお、端子部の大きさは、100μm角とした。
【0036】そして、半導体ウエハーの表面に、カップ
リング処理を行った。その方法としては、3−アミノプ
ロピルトリエトキシシランの2重量%濃度水溶液に、半
導体ウエハーを約1分間浸漬し、ついで100〜150
℃で30〜60分乾燥することにより行った。
リング処理を行った。その方法としては、3−アミノプ
ロピルトリエトキシシランの2重量%濃度水溶液に、半
導体ウエハーを約1分間浸漬し、ついで100〜150
℃で30〜60分乾燥することにより行った。
【0037】次いで、このカップリング処理を行った半
導体ウエハーの表面に、市販の液状のエポキシ樹脂をダ
イコータを用いて塗工した後、110℃で乾燥してタッ
クフリー状態にし、次いで、130〜150℃で50〜
90分加熱することにより、供給した絶縁樹脂を半硬化
状態とした。このとき、樹脂膜厚を測定したところ、約
60μmであった。次いで、樹脂表面をCMP研磨装置
を使って研磨することにより、絶縁層の表面を平坦化し
た。研磨後、樹脂膜厚を測定したところ、約50μmで
あった。
導体ウエハーの表面に、市販の液状のエポキシ樹脂をダ
イコータを用いて塗工した後、110℃で乾燥してタッ
クフリー状態にし、次いで、130〜150℃で50〜
90分加熱することにより、供給した絶縁樹脂を半硬化
状態とした。このとき、樹脂膜厚を測定したところ、約
60μmであった。次いで、樹脂表面をCMP研磨装置
を使って研磨することにより、絶縁層の表面を平坦化し
た。研磨後、樹脂膜厚を測定したところ、約50μmで
あった。
【0038】次いで、絶縁層の表面にUV−YAGレー
ザーを照射することにより、絶縁層の所定の部分を除去
して、底面に半導体素子の端子部が露出する約50μm
φの経由穴を形成した。
ザーを照射することにより、絶縁層の所定の部分を除去
して、底面に半導体素子の端子部が露出する約50μm
φの経由穴を形成した。
【0039】次いで、経由穴を形成した半導体ウエハー
を、有機溶媒で膨潤処理した後、過マンガン酸塩を主成
分とするデスミア処理液を用いて処理し、絶縁層の表面
の粗面化と、経由穴の底部に残留する樹脂残りの除去
を、同時に行った。その方法としては、シプレー社製の
MLBシステムの処理液を用いて行い、絶縁層の表面及
び経由穴の底部に残留する樹脂残りに、デスミア処理液
を接触させる方法により行った。その後、シプレー社製
の無電解銅メッキ処理液を用いて全面に無電解銅メッキ
を行って、約0.3〜1μmの給電用の導体被膜を形成
した。
を、有機溶媒で膨潤処理した後、過マンガン酸塩を主成
分とするデスミア処理液を用いて処理し、絶縁層の表面
の粗面化と、経由穴の底部に残留する樹脂残りの除去
を、同時に行った。その方法としては、シプレー社製の
MLBシステムの処理液を用いて行い、絶縁層の表面及
び経由穴の底部に残留する樹脂残りに、デスミア処理液
を接触させる方法により行った。その後、シプレー社製
の無電解銅メッキ処理液を用いて全面に無電解銅メッキ
を行って、約0.3〜1μmの給電用の導体被膜を形成
した。
【0040】次いで、市販のドライフィルムレジスト
(日本合成化学社製、品名 NIT225)をラミネー
ト、露光、現像し、形成しようとする導体回路の逆パタ
ーンのメッキレジスト層を形成した。
(日本合成化学社製、品名 NIT225)をラミネー
ト、露光、現像し、形成しようとする導体回路の逆パタ
ーンのメッキレジスト層を形成した。
【0041】次いで、公知の硫酸銅メッキ液を用い、メ
ッキレジスト層の開口部に電気メッキ層を形成した後、
ドライフィルム層を剥離し、次いで、露出した無電解銅
メッキで形成した導体被膜を、過酸化水素−硫酸系のソ
フトエッチング液で除去して、導体回路を形成した後、
170℃で加熱してエポキシ樹脂を完全硬化させた。こ
のときの導体回路の厚みは、約10〜15μmであっ
た。
ッキレジスト層の開口部に電気メッキ層を形成した後、
ドライフィルム層を剥離し、次いで、露出した無電解銅
メッキで形成した導体被膜を、過酸化水素−硫酸系のソ
フトエッチング液で除去して、導体回路を形成した後、
170℃で加熱してエポキシ樹脂を完全硬化させた。こ
のときの導体回路の厚みは、約10〜15μmであっ
た。
【0042】次いで、導体回路の表面のうち、外部端子
を接続する電極部以外の部分と、絶縁層が露出する部分
の表面に、カバーコートを20〜30μm形成した。そ
の方法としては、市販のソルダーレジストを用いてスク
リーン印刷により、全面にソルダーレジストを塗布した
後、乾燥し、次いで、露光、現像処理を行って形成し
た。
を接続する電極部以外の部分と、絶縁層が露出する部分
の表面に、カバーコートを20〜30μm形成した。そ
の方法としては、市販のソルダーレジストを用いてスク
リーン印刷により、全面にソルダーレジストを塗布した
後、乾燥し、次いで、露光、現像処理を行って形成し
た。
【0043】次いで、市販の無電解Ni、Auメッキ液
を用い、電極部の表面にNi、Au層を形成した後、外
部端子としてハンダボールを搭載し、次いで半導体個片
に切断して半導体パッケージを得た。
を用い、電極部の表面にNi、Au層を形成した後、外
部端子としてハンダボールを搭載し、次いで半導体個片
に切断して半導体パッケージを得た。
【0044】そして、得られた半導体パッケージの、温
度サイクル試験、及びPCT試験を行い、接続抵抗の変
化と、外観の異常の有無を評価した。温度サイクル試験
は、得られた半導体パッケージを、−55℃30分及び
125℃30分の処理を1サイクルとし、1000サイ
クル処理して評価した。また、PCT試験は、2気圧1
21℃100%RHのPCT(プレッシャークッカーテ
スト)処理を200時間行って評価した。
度サイクル試験、及びPCT試験を行い、接続抵抗の変
化と、外観の異常の有無を評価した。温度サイクル試験
は、得られた半導体パッケージを、−55℃30分及び
125℃30分の処理を1サイクルとし、1000サイ
クル処理して評価した。また、PCT試験は、2気圧1
21℃100%RHのPCT(プレッシャークッカーテ
スト)処理を200時間行って評価した。
【0045】その結果は、半導体ウエハーと絶縁層との
間の界面剥離や、絶縁層と導体回路との間の剥離は全く
観察されず、また、導通抵抗の変化は10%以下であっ
た。
間の界面剥離や、絶縁層と導体回路との間の剥離は全く
観察されず、また、導通抵抗の変化は10%以下であっ
た。
【0046】(実施例2)絶縁層の表面の粗面化を、ブ
ラスト処理で行ったこと以外は実施例1と同様にして半
導体パッケージを得た。そして、同様に評価した結果、
半導体ウエハーと絶縁層との間の界面剥離や、絶縁層と
導体回路との間の剥離は全く観察されず、また、導通抵
抗の変化は10%以下であった。
ラスト処理で行ったこと以外は実施例1と同様にして半
導体パッケージを得た。そして、同様に評価した結果、
半導体ウエハーと絶縁層との間の界面剥離や、絶縁層と
導体回路との間の剥離は全く観察されず、また、導通抵
抗の変化は10%以下であった。
【0047】(実施例3)絶縁層の表面の粗面化を、ブ
ラスト処理で行ったこと、及び、給電用の導体被膜を、
銅のスパッタ法により、約0.5〜1μm形成したこと
以外は実施例1と同様にして半導体パッケージを得た。
そして、同様に評価した結果、半導体ウエハーと絶縁層
との間の界面剥離や、絶縁層と導体回路との間の剥離は
全く観察されず、また、導通抵抗の変化は10%以下で
あった。
ラスト処理で行ったこと、及び、給電用の導体被膜を、
銅のスパッタ法により、約0.5〜1μm形成したこと
以外は実施例1と同様にして半導体パッケージを得た。
そして、同様に評価した結果、半導体ウエハーと絶縁層
との間の界面剥離や、絶縁層と導体回路との間の剥離は
全く観察されず、また、導通抵抗の変化は10%以下で
あった。
【0048】(実施例4)フィルム状に成形された絶縁
樹脂を半導体ウエハーの表面に熱圧着する方法により、
半導体ウエハーの表面に樹脂層を形成したこと以外は実
施例1と同様にして半導体パッケージを得た。その樹脂
層の形成方法としては、真空ラミネータを用いて、90
〜120℃で2〜3kg/cm2、送り速度20〜30
cm/分の条件で、半導体ウエハーの表面に市販のエポ
キシ樹脂フィルムを熱圧着した後、150℃で加熱し
て、絶縁樹脂を半硬化状態とした。そして、同様に評価
した結果、半導体ウエハーと絶縁層との間の界面剥離
や、絶縁層と導体回路との間の剥離は全く観察されず、
また、導通抵抗の変化は10%以下であった。
樹脂を半導体ウエハーの表面に熱圧着する方法により、
半導体ウエハーの表面に樹脂層を形成したこと以外は実
施例1と同様にして半導体パッケージを得た。その樹脂
層の形成方法としては、真空ラミネータを用いて、90
〜120℃で2〜3kg/cm2、送り速度20〜30
cm/分の条件で、半導体ウエハーの表面に市販のエポ
キシ樹脂フィルムを熱圧着した後、150℃で加熱し
て、絶縁樹脂を半硬化状態とした。そして、同様に評価
した結果、半導体ウエハーと絶縁層との間の界面剥離
や、絶縁層と導体回路との間の剥離は全く観察されず、
また、導通抵抗の変化は10%以下であった。
【0049】(実施例5)半導体ウエハーの表面にカッ
プリング処理を行わずに、絶縁層を形成したこと以外は
実施例1と同様にして半導体パッケージを得た。そし
て、同様に評価した結果、絶縁層と導体回路との間の剥
離は見られなかったが、半導体ウエハーと絶縁層との間
の界面での若干の剥離が観察された。しかし、その程度
は、実用上問題ないレベルであった。また、導通抵抗の
変化は10%以下であった。
プリング処理を行わずに、絶縁層を形成したこと以外は
実施例1と同様にして半導体パッケージを得た。そし
て、同様に評価した結果、絶縁層と導体回路との間の剥
離は見られなかったが、半導体ウエハーと絶縁層との間
の界面での若干の剥離が観察された。しかし、その程度
は、実用上問題ないレベルであった。また、導通抵抗の
変化は10%以下であった。
【0050】(比較例1)半導体ウエハーの表面にカッ
プリング処理を行わずに絶縁層を形成したこと、及び、
デスミア処理液を用いた絶縁層の表面の粗面化と経由穴
の底部に残留する樹脂残りの除去を行わなかったこと、
及び、給電用の導体被膜を、銅のスパッタ法により約
0.5〜1μm形成したこと以外は実施例1と同様にし
て半導体パッケージを得た。
プリング処理を行わずに絶縁層を形成したこと、及び、
デスミア処理液を用いた絶縁層の表面の粗面化と経由穴
の底部に残留する樹脂残りの除去を行わなかったこと、
及び、給電用の導体被膜を、銅のスパッタ法により約
0.5〜1μm形成したこと以外は実施例1と同様にし
て半導体パッケージを得た。
【0051】そして、同様に評価した結果、半導体ウエ
ハーと絶縁層との間の界面での若干の剥離が観察された
ものの、その程度は実用上問題ないレベルであったが、
絶縁層と導体回路との間に、実用上問題有るレベルの剥
離が観測された。また、導通抵抗は、断線が多発してい
た。
ハーと絶縁層との間の界面での若干の剥離が観察された
ものの、その程度は実用上問題ないレベルであったが、
絶縁層と導体回路との間に、実用上問題有るレベルの剥
離が観測された。また、導通抵抗は、断線が多発してい
た。
【0052】(比較例2)比較例1において、給電用の
導体被膜の形成を無電解銅メッキにより形成しようとし
たが、無電解銅メッキ膜がメッキ液中に剥離してしま
い、導体被膜が形成できず、半導体パッケージの作成が
できなかった。理由は、アンカー効果が不足したため密
着せず、メッキ膜が剥離したと考えられる。
導体被膜の形成を無電解銅メッキにより形成しようとし
たが、無電解銅メッキ膜がメッキ液中に剥離してしま
い、導体被膜が形成できず、半導体パッケージの作成が
できなかった。理由は、アンカー効果が不足したため密
着せず、メッキ膜が剥離したと考えられる。
【0053】(結果のまとめ)温度サイクル試験及びP
CT試験の評価結果より、絶縁層の表面の粗面化と経由
穴の底部に残留する樹脂残りの除去を行った実施例で得
られた半導体パッケージは、比較例で得られた半導体パ
ッケージと比べて、半導体チップの端子部と電極間の導
通不良が発生しにくいと共に、高密度配線に対応可能で
あることが確認された。また、半導体ウエハーの表面に
カップリング処理を行った、実施例1〜4で得られた半
導体パッケージは、実施例5で得られた半導体パッケー
ジと比較して、半導体ウエハーと絶縁層との間の界面で
の剥離が発生しにくく、半導体ウエハーと絶縁層との密
着性が優れた半導体パッケージであることが確認され
た。
CT試験の評価結果より、絶縁層の表面の粗面化と経由
穴の底部に残留する樹脂残りの除去を行った実施例で得
られた半導体パッケージは、比較例で得られた半導体パ
ッケージと比べて、半導体チップの端子部と電極間の導
通不良が発生しにくいと共に、高密度配線に対応可能で
あることが確認された。また、半導体ウエハーの表面に
カップリング処理を行った、実施例1〜4で得られた半
導体パッケージは、実施例5で得られた半導体パッケー
ジと比較して、半導体ウエハーと絶縁層との間の界面で
の剥離が発生しにくく、半導体ウエハーと絶縁層との密
着性が優れた半導体パッケージであることが確認され
た。
【0054】
【発明の効果】本発明に係る半導体パッケージの製造方
法は、絶縁層の表面を粗面化すると共に、経由穴の底部
に残留する樹脂残りを除去した後、経由穴の壁面及び絶
縁層の表面に導体皮膜を形成して製造するため、半導体
チップの端子部と電極間の導通不良が発生しにくいと共
に、高密度配線に対応可能な半導体パッケージを得るこ
とが可能になる。
法は、絶縁層の表面を粗面化すると共に、経由穴の底部
に残留する樹脂残りを除去した後、経由穴の壁面及び絶
縁層の表面に導体皮膜を形成して製造するため、半導体
チップの端子部と電極間の導通不良が発生しにくいと共
に、高密度配線に対応可能な半導体パッケージを得るこ
とが可能になる。
【0055】本発明の請求項4に係る半導体パッケージ
の製造方法は、上記の効果に加え、半導体ウエハーと絶
縁層との密着性が優れた半導体パッケージを得ることが
可能になる。
の製造方法は、上記の効果に加え、半導体ウエハーと絶
縁層との密着性が優れた半導体パッケージを得ることが
可能になる。
【図面の簡単な説明】
【図1】本発明に係る半導体パッケージの製造方法の一
実施の形態の、工程を説明する断面図である。
実施の形態の、工程を説明する断面図である。
10 半導体ウエハー 12 端子部 14 パッシベーション膜 16 絶縁層 18 経由穴 20 導体皮膜 22 メッキレジスト層 24 導体回路 24a 電極部 26 カバーコート 28 外部端子
Claims (9)
- 【請求項1】 半導体素子の端子部が表面に形成された
半導体ウエハーの表面に、絶縁樹脂を供給して、底面に
半導体素子の端子部が露出する経由穴を備えた、絶縁層
を形成した後、その経由穴の壁面及び絶縁層の表面に導
体皮膜を形成し、次いで半導体ウエハーを半導体個片に
切断して製造する半導体パッケージの製造方法におい
て、経由穴の壁面及び絶縁層の表面に導体皮膜を形成す
る方法が、絶縁層の表面を粗面化すると共に、経由穴の
底部に残留する樹脂残りを除去した後、経由穴の壁面及
び絶縁層の表面に導体皮膜を形成する方法であることを
特徴とする半導体パッケージの製造方法。 - 【請求項2】 経由穴の壁面及び絶縁層の表面に導体皮
膜を形成する方法が、無電解メッキを行ってセミアディ
ティブ法により形成する方法であることを特徴とする請
求項1記載の半導体パッケージの製造方法。 - 【請求項3】 半導体ウエハーの表面に絶縁樹脂を供給
する方法が、液状の絶縁樹脂を半導体ウエハーの表面に
塗工する方法、又は、フィルム状に成形された絶縁樹脂
を半導体ウエハーの表面に熱圧着する方法であることを
特徴とする請求項1又は請求項2記載の半導体パッケー
ジの製造方法。 - 【請求項4】 半導体ウエハーの表面に絶縁樹脂を供給
する方法が、半導体ウエハーの表面にカップリング処理
を行った後、その半導体ウエハーの表面に絶縁樹脂を供
給する方法であることを特徴とする請求項1から請求項
3のいずれかに記載の半導体パッケージの製造方法。 - 【請求項5】 半導体ウエハーの表面に供給する絶縁樹
脂が、エポキシ樹脂であることを特徴とする請求項1か
ら請求項4のいずれかに記載の半導体パッケージの製造
方法。 - 【請求項6】 経由穴を備えた絶縁層を形成する方法
が、半導体ウエハーの表面に絶縁層を形成した後、UV
−YAGレーザー又はエキシマレーザーを照射すること
により、絶縁層の所定の部分を除去して形成する方法で
あることを特徴とする請求項1から請求項5のいずれか
に記載の半導体パッケージの製造方法。 - 【請求項7】 絶縁層の表面を粗面化すると共に、経由
穴の底部に残留する樹脂残りを除去する方法が、絶縁層
の表面及び経由穴の底部に残留する樹脂残りに、過マン
ガン酸塩を含有するデスミア液を接触させる方法である
ことを特徴とする請求項1から請求項6のいずれかに記
載の半導体パッケージの製造方法。 - 【請求項8】 絶縁層の表面に導体皮膜を形成する方法
が、絶縁層の表面を研磨して平坦化した後、導体皮膜を
形成する方法であることを特徴とする請求項1から請求
項7のいずれかに記載の半導体パッケージの製造方法。 - 【請求項9】 絶縁層の表面を粗面化すると共に経由穴
の底部に残留する樹脂残りを除去する際の絶縁層が、半
硬化状態の絶縁樹脂より成り、経由穴の壁面及び絶縁層
の表面に導体皮膜を形成した後、完全硬化させることを
特徴とする請求項1から請求項8のいずれかに記載の半
導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11150886A JP2000340696A (ja) | 1999-05-31 | 1999-05-31 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11150886A JP2000340696A (ja) | 1999-05-31 | 1999-05-31 | 半導体パッケージの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000340696A true JP2000340696A (ja) | 2000-12-08 |
Family
ID=15506543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11150886A Pending JP2000340696A (ja) | 1999-05-31 | 1999-05-31 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000340696A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6841853B2 (en) | 2002-05-31 | 2005-01-11 | Oki Electronic Industry Co., Ltd. | Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns |
EP1458022A3 (en) * | 2003-02-14 | 2006-02-15 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, semiconductor wafer, circuit board and electronic instrument |
JP2007103716A (ja) * | 2005-10-05 | 2007-04-19 | Sony Corp | 半導体装置及びその製造方法 |
KR100848745B1 (ko) * | 2005-08-03 | 2008-07-25 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 반도체 칩 |
US7638886B2 (en) | 2005-08-03 | 2009-12-29 | Seiko Epson Corporation | Semiconductor device and semiconductor chip |
-
1999
- 1999-05-31 JP JP11150886A patent/JP2000340696A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6841853B2 (en) | 2002-05-31 | 2005-01-11 | Oki Electronic Industry Co., Ltd. | Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns |
EP1458022A3 (en) * | 2003-02-14 | 2006-02-15 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, semiconductor wafer, circuit board and electronic instrument |
US7135354B2 (en) | 2003-02-14 | 2006-11-14 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, semiconductor wafer, circuit board and electronic instrument |
KR100848745B1 (ko) * | 2005-08-03 | 2008-07-25 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 반도체 칩 |
US7638886B2 (en) | 2005-08-03 | 2009-12-29 | Seiko Epson Corporation | Semiconductor device and semiconductor chip |
JP2007103716A (ja) * | 2005-10-05 | 2007-04-19 | Sony Corp | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7523548B2 (en) | Method for producing a printed circuit board | |
TW582192B (en) | Multilayer printed wiring board and method for producing multilayer printed wiring board | |
KR100193979B1 (ko) | 캡핑된 구리 전기적 상호접속 | |
JP4973231B2 (ja) | 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ | |
US10297540B2 (en) | Wiring substrate | |
JP2009295850A (ja) | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ | |
JP2002100875A (ja) | プリント配線板およびコンデンサ | |
JP2014067941A (ja) | 配線基板及びその製造方法 | |
JP4601158B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP2002170840A (ja) | 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法 | |
JP2000340696A (ja) | 半導体パッケージの製造方法 | |
JP2003023251A (ja) | 多層プリント配線板 | |
JP2002151841A (ja) | 多層プリント配線板の製造方法 | |
JP2003101244A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
WO1999026458A1 (fr) | Carte de cablage imprime multicouche et son procede de fabrication | |
JP4321980B2 (ja) | 多層プリント配線板の製造方法 | |
JP2005159330A (ja) | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ | |
JP2002050874A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4321978B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP3987781B2 (ja) | 配線基板の製造方法 | |
JP2003007903A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP2003023009A (ja) | 半導体装置及びその製造方法 | |
JPH07273466A (ja) | 多層配線板の製造方法 | |
JPH06244172A (ja) | 多層配線構成体 | |
JPH11163018A (ja) | 半導体装置の製造方法、多層配線基板及びその製造方法 |