KR100193979B1 - 캡핑된 구리 전기적 상호접속 - Google Patents

캡핑된 구리 전기적 상호접속 Download PDF

Info

Publication number
KR100193979B1
KR100193979B1 KR1019960014137A KR19960014137A KR100193979B1 KR 100193979 B1 KR100193979 B1 KR 100193979B1 KR 1019960014137 A KR1019960014137 A KR 1019960014137A KR 19960014137 A KR19960014137 A KR 19960014137A KR 100193979 B1 KR100193979 B1 KR 100193979B1
Authority
KR
South Korea
Prior art keywords
copper
layer
capped
capping
electrical interconnect
Prior art date
Application number
KR1019960014137A
Other languages
English (en)
Other versions
KR960042969A (ko
Inventor
사지 파르쿠 무크타
카자 수랸나랴야나
다니엘 페르펙토 에릭
유겐 화이트 죠지
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR960042969A publication Critical patent/KR960042969A/ko
Application granted granted Critical
Publication of KR100193979B1 publication Critical patent/KR100193979B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Abstract

본 발명은 일반적으로 캡핑된 구리 전기적 내부 접속용 신규 구조 및 방법에 관한 것이다. 보다 상세하게 말하자면, 본 발명은 반도체 기판 내에서 하나 이상의 구리 전기적 상호접속들이 강력한 전기적 상호접속을 얻도록 캡핑되는 신규한 구조를 포함한다. 상기와 같은 캡핑된 구리 전기적 상호접속을 얻기 위한 방법이 역시 개시된다. 이러한 캡핑된 상호접속들은 단일층 또는 다중층 구조일 수 있다. 마찬가지로, 캡핑되는 상호접속 구조 자체도 단일 또는 다중층 재료일 수 있다.

Description

캡핑된 구리 전기적 상호접속
제1도는 본 발명의 양호한 실시예의 개시도.
제2도는 기판이 최소한 한 번의 열처리 사이클을 거친 후의 제1도의 실시예에 대한 도시도.
제3도는 구리 전기적 상호접속에 대한 캡핑을 도시하는 본 발명의 실시예에 대한 도시도.
제4도는 포토레지스트 및 시드층(seed layer)의 일부분이 제거된 후의 제3도에 도시된 바와 같은 실시예에 대한 도시도.
제5도는 본 발명의 프로세스를 사용하여 만들어진 다중 레벨 구조를 도시하는 본 발명의 다른 실시예에 대한 도시도.
제6도는 본 발명의 양호한 실시예의 개시 단계에 대한 도시도.
제7도는 다중 캡핑층을 갖는 구리 전기 상호접 속의 캡핑을 도시하는 본 발명의 역시 다른 실시예에 대한 도시도.
* 도면의 주요부분에 대한 부호의 설명
10 : 표준 기판 12 : 제1시드층
14 : 제2시드층 16 : 리지스트 재료
18 : 구리 상호접속 22 : 갭 또는 개구
23 : 캡핑층 26 : 열처리 싸이클링된 리지스트
본 발명은 일반적으로 캡핑된 구리 전기적 상호접속용 신규 구조 및 방법에 관한 것이다. 보다 상세히 말하면, 본 발명은 반도체 기판 내에서 하나 이상의 구리 전기적 상호접속들이 강력한 전기적 상호접속 구조를 얻도록 캡핑(capping)되는 신규한 구조를 포함한다. 또한, 상기와 같은 캡핑된 구리 전기적 상호접속 구조를 얻기 위한 방법도 역시 개시된다. 이러한 캠핑된 상호접속은 단일층 또는 다중층 구조일 수 있다. 마찬가지로, 캡핑되는 상호접속 구조 자체로 단일 또는 다중층 재료로 구성될 수 있다.
새로운 기법이 개발됨에 따라 반도체 소자들은 더 작고 더 밀집되게 되었다. 그러나, 칩 실패율(chip failure rate)이 경쟁력을 유지하기 위하여 감소되어야만 하는 때에도 회로 밀도의 증가는 전체 칩 실패율 면에서 대응하는 증가를 발생시킨다. 따라서 칩 제조자들은 실패한 결함있는 칩들을 발생시키는 결함들을 구별하여 제거함으로써 그들 제품의 품질을 개선해야만 한다. 공정 변수를 줄임으로써 구조적 결함을 제거하도록 커다란 개선이 행해진데 반하여, 수율 및 신뢰도 양자 모두에 영향을 주는 불규칙한 결함 모두를 제거하기에는 공정 개선만으로는 충분하지 않다. 역사적으로, 이러한 불규칙 결함의 대부분을 골라내는 스크리닝 기법(screening technique)이 제품 실패율을 수용할만한 수준으로 개선시키는데 사용되어 왔다.
전형적인 도금 프로세스 동안, 일반적으로 금속인 하부 시드층(seed layer)상에 리지스트 스텐슬(rsisit stencil)이 생성된다. 그 다음으로 그 일부분이 도금 용액에 담가진다. 이러한 담금 프로세스는 리지스트가 없는 곳마다 도금 구조를 생성한다. 전형적으로, 전자도금 재료는 구리이다. 도금 후, 리지스트는 벗겨재고 하부 시드층이 플래쉬 에치(flash etch), 즉, 짧은 시간 에칭된다. 이러한 종래 기술의 시드층에 대한 플래쉬 에치를 사용하는 문제점들 가운데 하나는 제어가 쉽지 않다는 점이다. 예를 들어, 단락을 야기하도록 시드층에 대한 언더 에칭(under etching)이 발생될 수 있는 것과 함께 시드층의 재료를 제거할 뿐만 아니라 도금 구조도 에칭하는 오버 에칭(over-etching)이 생길 수 있으므로, 도전체 라인(conductor line)으로부터의 구리 손실 및 어떤 경우에서는 개방(poen) 또는 거의 개방된 상태를 발생시킬 수 있다.
본 특허 출원의 양수인에게 현재 양도되어 본 명세서에서 참조 문헌으로 참조되는 미합중국 특허 제5,382,447호(카자 등)는 시드층의 에칭 후의 비전착성금속석출 캡핑(electroless capping)을 개시한다. 예를 들어 구리인 도전성 재료는 예를 들어 코발트인 금 속의 캡핑층으로 피복되는데, 이러한 캡핑층은 그 표면에 고착된 캡핑 금속 옥사이드의 얇은 층을 갖는 것을 특징으로 한다.
또한, 제품 부분에서 역시 관찰되는 다른 문제점은 후속적으로 도포되는 폴리이미드(polyimide)와 구리가 상호 반응한다는 점이다. 구리가 처리 동안 폴리이미드층으로 침투할 때 구리는 폴리아민산(polyamic acid)과 반응하며 이는 패키지의 전기적 성능을 열화시키는 전위를 갖는다는 사실이 알려져 있다. 그 예로서, G. Messner 등의 THIN FILM MULTICHIP MODULES p. 147(1992)을 참조하면 된다.
미합중국 특허 제4,810,332호[팬(Pan)]은 전기적 라인들이 전자도금된 상부 피복에 의해 보호되는 전기적 다중층 구리 상호접속 제조 방법을 개시한다. 양호하게도, 상부피복(covercoat)을 전자도금하기 전에, 구리는 포토레지스트 층에 인접한 측면을 노출시키도록 에칭된다. 이는 구리의 모든 부분에 대한 상부피복을 허용한다.
미합중국 특허 제5,071,518[팬(Pan)]은 전기적 라인들이 부식 저항(corrosion resistance)용 상부피복에 의해 보호되는 전기적 다중층 상호접속 제조 방법을 개시한다. 이러한 보호 피복은 비전착성금속석출 니켈 또는 담금 피복된 주석에 의해 시트층이 제거된 후 피착된다.
또한, 배선층을 생성하기 위해 Cr/Cu/Cr의 서브트랙티브 에칭(subtractive etching)을 사용하는 구조의 경우, Cr 캡핑층은 측벽을 피복하지 않으므로써 구리 에칭 단계 및 후속 프로세싱 단계 동안 구리 측벽이 노출되도록 한다. 몇몇 경우 이러한 측벽의 노출은 구조의 전기적 성능을 열화시킬 수 있는 구리-폴리이미드 상호작용을 초래한다.
본 발명은 전기적 상호접속에 대한 보호를 제공하기 위한 신규 방법 및 장치이다.
따라서 본 발명의 한 목적은 매우 강력한 프로세스를 제공하는 장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은 개선된 박막 수율을 제공하는 것이다.
본 발명의 역시 또 다른 목적은 비용을 감소시키는 프로세스를 갖는 것이다.
역시 본 발명의 다른 목적은 단일 또는 다중층 전기적 상호접속을 제공하는 것이다.
역시 본 발명의 다른 목적은 기판의 내부 배선 또는 비어(via)와 캡핑된 전기적 상호접속 사이의 전기적 접속을 제공할 수 있게 하는 것이다.
따라서, 본 발명의 한 특징은 다음의 단계를 포함하는 캡핑된 전기적 상호접속 제조 방법을 포함한다.
(a) 기판 상에 최소한 하나의 시드층을 피착시키는 단계, (b) 상기 최소한 하나의 시드층 상에 최소한 하나의 리지스트층을 피착시키는 단계, (c) 상기 최소한 하나의 시드층의 한 부분이 노출되도록 상기 최소한 하나의 리지스트층 내에 최소한 하나의 개구(opening)를 정하도록 상기 최소한 하나의 리지스트층을 노출시키고 형성하는 단계, (d) 전기적 상호접속을 정하도록 상기 최소한 하나의 개구 내에 구리를 피착시키는 단계, (e) 상기 리지스트가 상기 피착된 구리로부터 이격되고 상기 피착된 구리의 측벽이 노출되도록 최소한 하나의 열처리 싸이클(thermal cycle)을 통하여 상기 기판을 열 처리하는 단계, (f) 최소한 하나의 금속 캡핑 재료를 사용하여 상기 피착된 구리 전기적 상호접속과 그 측벽을 캡핑하는 단계, (g) 상기 최소한 하나의 리지스트층 아래의 상기 최소한 하나의 리스트층 아래의 상기 최소한 하나의 시드층의 최소한 한 부분이 노출되도록 상기 최소한 하나의 리지스트층을 제거하는 단계, 및 (h) 상기 최소한 하나의 시드층의 상기 노출된 부분을 제거함으로써, 상기 캡핑된 전기적 상호접속을 형성하는 단계.
다른 특징으로, 본 발명은 다음 단계를 포함하는 캡핑된 프로세스 제조방법을 포함한다:
(a) 기판 상에 최소한 하나의 시드층을 피착시키는 단계, (b) 상기 최소한 하나의 시드층 상에 최소한 하나의 리지스트층을 피착시키는 단계, (c) 상기 최소한 하나의 시드층의 한 부분이 노출되도록 상기 최소한 하나의 리지스트층 내에 최소한 하나의 개구(opening)를 정하도록 상기 최소한 하나의 리지스트층을 노출시키고 형성하는 단계, (d) 전기적 상호접속을 정하도록 상기 최소한 하나의 개구 내에 구리를 피착시키는 단계, (e) 상기 최소한 하나의 리지스트가 상기 피착된 구리로부터 이격되고, 상기 피착된 구리의 측벽이 노출되도록 최소한 하나의 가열된 형성액(developer solution)을 사용하여 상기 최소한 하나의 리지스트층을 형성하는 단계, (f) 최소한 하나의 금속 캡핑 재료를 사용하여 상기 피착된 구리 전기적 상호접속과 그 측벽을 캡핑하는 단계, (g) 상기 최소한 하나의 시드층의 최소한 한 부분이 노출되도록 상기 최소한 하나의 리지스트층을 제거하는 단계, 및 (h) 상기 최소한 하나의 시드층의 상기 노출된 부분을 제거함으로써, 상기 캡핑된 전기적 상호접속을 형성하는 단계.
역시 다른 특징으로 본 발명은 최소한 하나의 시드층을 갖는 기판, 상기 최소한 하나의 시드층의 일부분 상의 구리 재료, 및 상기 구리 재료를 완전히 덮는 최소한 하나의 캡핑 재료를 포함하고, 상기 최소한 하나의 캡핑 재료의 일부분은 상기 시드층의 일부분과 전기적으로 접촉되며, 상기 시드층의 측벽은 어떠한 캡핑 재료도 갖지 않는 것을 특징으로 하는 캡핑된 전기적 상호접속을 포함한다.
본 발명의 특징은 신규하다록 믿어지며, 본 발명의 소자 특성들은 첨부된 특허 청구 범위에 기술된다. 도면들은 단지 설명 목적을 위한 것으로 실제 크기로 그려진 것은 아니다. 또한, 유사한 참조 번호는 도면의 유사한 특징을 나타낸다. 그러나 본 발명 차체, 즉 구성 및 동작 방법 양자 모두는 첨부된 도면과 관련하여 다음의 상세한 설명을 참조함으로써 잘 이해될 수 있다.
제1도는 본 발명의 한 양호한 실시예의 개시 단계를 도시한다. 세라믹(ceramic) 또는 유리-세라믹 기판과 같은 표준 기판(10) 상에는 양호하게 크롬(12)인 제1시드층(12)가 형성된다. 다음으로, 양호하게는 구리(14)인 제2시드층(14)가 크롬(12)인 제1시드층 위에 형성된다. 시드층(12 및 14)들은 최소한 0.05㎛ 두께인 것이 바람직하다. 본 기술 분야에 잘 알려진 방법에 의하여, 리지스트 스텐슬이 리지스트 재료(16)을 사용하여 구리인 시드층(14)의 상부 표면(19) 위에 형성된다. 가장 좋은 결과를 위해서는 리지스트 재료(16)은 정합되게 피착되어야만 한다. 전형적으로 전자도금과 같은 방법에 의하여 제1도에 명확하게 도시된 바와 같은 구조를 얻도록 구리(18)이 피착된다. 피착된 구리(18)의 두께는 약 0.5㎛와 100.0㎛, 양호하게는 약 2.0㎛와 약 25.0㎛ 사이여야만 한다.
제2도에 도시된 바와 같이, 그 다음으로 제1도의 실시예는 최소한 한 번의 열처리 싸이클을 거치게 된다. 기본적으로, 리지스트(16)은 최소한 한 번 리플로우(reflow) 또는 베이킹(backing) 또는 열처리 싸이클로 처리된다. 열처리 싸이클의 온도는 양호하게는 약 50℃와 약 200℃ 사이, 더 양호하게는 약 105℃이다. 제2도에 더 명확하게 도시된 바와 같이 이러한 가열처리 싸이클은 리지스트(16)이 주변 구리(18)로부터 뒤로 당겨지도록 함으로써 외관상 측벽에 갭(gap) 또는 개구(22)가 남겨지고, 열처리 싸이클링된 리지스트(26)이 남겨지게 된다는 것을 알 수 있다. 리지스트(16)이 갭 도는 개구(22)를 형성하도록 뒤로 당겨지는데 필요한 양과 시간은 리지스트의 온도와 유형에 좌우된다. 또한, 열처리 싸이클링된 리지스트(26)은 직선 측벽을 갖지는 않으나, 측벽은 각도 또는 기울기(27)을 갖는다는 것을 알 수 있다.
다음 단계는 구리 전기적 상호접속(18)의 캡핑 단계이다. 제3도는 구리 전기적 상호접 속의 캡핑을 도시하는 본 발명 한 실시예를 도시한다. 그 다음으로, 캡핑 재료(23)이 전자도금과 같은 방법에 의해 구리 전기적 상호접속(18) 상부에 피착된다. 이러한 전자도금 프로세스는 구리 상호접속(18)의 상단부뿐만 아니라, 구리 상호접속(18)의 측벽 상에도 캡핑층(23)을 형성한다.
니켈 캡핑 재료(23)이 예를 들어 전자도금 또는 비전착성금속석출 도금 프로세스에 의하여 구리(18)를 피복하는데 사용된다.
캡핑 재료(23)으로 사용될 수 있는 전형적인 재료는 몇 개를 들자면 알루미늄, 크롬, 코발트, 금, 니켈, 팔라듐, 백금, 은 등을 포함하는 그룹으로부터 선택될 수 있다. 캡핑층(23)의 두께는 약 0.005㎛와 약 10.000㎛ 사이, 양호하게는 약 0.010㎛와 1.000㎛ 사이, 보다 양호하게는 약 0.100㎛와 약 1.000㎛사이이다.
제4도는 포토레지스트와 시드층의 일부분의 제거된 후의 제3도에 도시된 바와 같은 실시예를 도시한다. 근본적으로, 리지스트(26)은 종래 기술에서 잘 알려진 방법에 의하여 에칭되거나 벗겨진다. 그 다음으로, 시드 재료(12와 14)의 노출된 층들이 역시 에칭과 같은 종래 기술에서 잘 알려진 방법에 의해 제거되어 시드 제료(12와 14)의 층을 갖는 구리(18)와 캡핑층(23)이 남겨진다.
이러한 시드 에칭 프로세스 동안, 이제 구리(14)는 앞서 허용된 양보다 많은 양으로 오버-에칭되어 제거될 수 있다. 이는 외관상 노출된 구리가 존재하지 않기 때문에 허용될 수 있다.
제5도는 본 발명의 프로세스를 사용하여 제조된 다중 레벨 구조를 도시하는 본 발명의 다른 실시예를 도시한다. 기판(10)은 제1절연층(20) 및 제2절연층(30)을 갖는다. 제1절연층(20)은 전형적으로 구리 배선(25)인 최소한 하나의 전기적 상호접속 구조를 갖는다. 제2절연층(30)을 형성하기 전에, 하나 이상의 전기적 상호접속(31)이 본 발명의 프로세스를 사용하여 형성된다. 이러한 전기적 상호접속(31)은 기본적으로, 제1시드층(12), 제2시드층(14), 구리 재료(18 또는 28) 및 캡핑 재료(23)을 포함한다. 절연층(20)의 재료에 따라서, 시드층(12 및 14)의 하나 이상이 없을 수 있다. 제1시드층(12)는 크롬, 티타늄, 티타늄-텅스텐 또는 그들의 합금을 포하하는 그룹으로부터 선택될 수 있다. 반면에, 제2시드층(14)는 몇 개를 들자면 알루미늄, 구리 또는 그들의 합금 등을 포함하는 그룹으로부터 선택될 수 있다.
그 다음으로 전기적 상호접속 및 제1절연층(20)의 상단 표면들은 제2절연층(30)으로 덮인다. 본 기술 분야에서 잘 알려진 방법을 사용하여, 제2절연층(30)의 상단 표면(39)는 제5도에 도시된 바와 같이 본 발명의 프로세스를 사용하는 하나 이상의 전기적 상호접속 구조(131)을 형성하도록 프로세싱된다. 이러한 전기적 상호접속(131)은 기본적으로 제1시드층(112), 제2시드층(114), 구리 재료(118 또는 128), 및 캡핑 재료(123)으로 구성된다. 절연층(30)의 재료에 따라서, 시드층(112 및 114) 가운데 하나 이상이 없을 수 있다. 제1시드층(112)는 크롬, 티타늄, 티타늄-텅스텐 등을 포함하는 그룹으로부터 선택될 수 있다. 그러나, 제2시드층(114)는 몇대를 들자면 알루미늄, 구리 등을 포함하는 그룹으로부터 선택될 수 있다.
제6도는 본 발명의 다른 양호한 실시예의 개시 단계를 도시한다. 세라믹 또는 유리-세라믹 기판과 같은 표준 기판(10) 상에는 전형적으로 크롬인 시드층(12)가 형성된다. 다음으로 구리인 시드층(14)가 크롬인 시드층(12) 상부에 형성된다. 본 기술 분야에 잘 알려진 방법에 의하여, 리지스트 스텐슬이 구리인 시드층(14) 상부에 리지스트 재료(16)을 사용하여 형성된다. 그 다음으로, 전기적 상호 접속인 다중층(68)이 시드층(14)의 상부 표면(19) 상부에 형성된다. 상호접속층(68)은 본 명세서에서 예로서 도시된 층(62, 64 및 66)으로 구성될 수 있다. 물론 프로세스 도는 구조가 허용할 수 있는 많은 층들을 갖을 수 있다. 층(62, 64 및 66)들은 전자도금 프로세스에 의해 형성되는 것이 바람직하다. 층(62, 64, 66 등)은 동일 재료 또는 다른 재료로 구성될 수 있다. 층(62, 64 및 66)용 재료는 몇 개를 들자면 알루미늄, 구리, 금, 니켈 등을 포함하는 그룹으로부터 선택될 수 있다.
제7도는 다중 캡핑층을 갖는 구리 전기적 상호접 속의 캡핑을 도시하는 본 발명의 역시 다른 실시예를 도시한다. 제2도에 도시된 바와 같이 열처리 프로세스 후에 형성된 구조 상에서 제1캡핑층 또는 재료(71)이 구리 전기적 상호접속(18) 상부에 전자도금된다. 이러한 전자도금 프로세스는 구리 상호접속(18)의 상단부뿐만 아니라 구리 상호접속(18)의 측벽 상에도 캡핑층(71)을 형성한다. 그 다음으로, 제2캡핑 재료 또는 층(73)이 제1캡핑층(71) 상부에 형성될 수 있다. 또, 이러한 캡핑 프로세스는 원하는 만큼 또는 어떠한 추가 캡핑 재료를 수용하기 위한 갭 또는 개구(72) 내의 여유가 없을 때까지 계속할 수 있다. 캡핑층(71, 73 등)은 동일 재료 또는 다른 재료로 구성될 수 있다는 것이 명백하다.
캡핑층(71, 73 등)으로서 사용될 수 있는 전형적인 재료는 몇 개를 들자면 알루미늄, 코발트, 금, 니켈, 은 등으로 구성된 그룹으로부터 선택될 수 있다.
어떠한 측벽 보호도 요구되지 않는 응용 또는 층들에 대해서는 갭(22)를 형성하기 위한 리지스트(16)의 가열 프로세스가 생략될 수 있다. 이는 구리(18)의 상단 표면만이 캡핑층(23)으로 캡핑되는 것을 허용한다.
니켈층은 패시베이션층(passivation layer)으로서 뿐만 아니라 고착층(adhesion layer)으로서의 역할도 한다.
구리 상호접속(18 또는 68 또는 128)에 측벽 보호(23 또는 73 또는 123)을 제공함으로써 부식 방지용 상부 패시베이션 외부피복이 제거될 수 있으며, 따라서 이는 다른 비용이 드는 도포, 노출 및 형성 단계를 제거한다.
본 발명의 방법은 싸이클 시간(cycle time)을 감소시킬 뿐만 아니라, 시드층 에칭 전체 Cu를 역시 패시베이팅시킴으로써 캡핑층(14, 114, 12 및 112) 에칭 동안 구리층(18 또는 68 또는 128) 상에 대한 어떠한 파괴도 방지할 수 있게 된다.
또한, 구리 에칭 단계 동안 캡핑층(23 또는 73 또는 123)에 의해 보호되는 도금된 구리 표면은 매우 완만한 상태(topography)를 나타낸다는 것이 역시 알려져 있다. 그러나, 캡핑이 캡핑층 제거 후에 행해지는 표준 프로세스에서는 도금된 구리 표면은 거친 형태이며 이러한 상태는 캡핑층에 복사된다.
본 발명은 전리 캡핑 프로세스(electrolytic capping process)를 사용할 수 있는 추가 장점을 갖는다. 이는 비전착성금속석출 도금만을 사용하는 종래 기술의 제한을 극복한다. 전리 프로세스를 행함으로써 비전착성금속석출 캡핑 프로세스에 비하여 사용하기에 환경적으로 더 친숙한 방법을 선택할 수 있다.
또한, 이는 캡핑층의 도금이 구리 도금 후에 행해지기 때문에 훨씬 간단한 방법이다. 또한, 만일 리지스트 리플로우가 요구된다면, 이는 베이킹 단계 후에 이루어질 수 있다.
갭(18)을 포토리지스트와 구리 구조의 측벽 사이에 생성하기 위한 대안적인 방법은 포토레지스트를 낮은 속도로 에칭하여 약 2㎛의 포토레지스트를 제거한 후 중단하는 것이다. 이러한 에칭액은 시드층 표면(19) 상부에 구조를 정하는데 앞서 사용된 표준 현상제일 수 있다. 현상제는 예를 들어 약 40℃로 약 3 내지 약 5분인 전체 에칭 시간 동안 가열되는 것이 바람직하다. 사용된 현상제는 미합중국 메사츄세츠주 말보로에 위치한 Shipley사에 의해 제조되었다. 이러한 기법은 가열된 현상제 기구가 도금 기구에 쉽게 합체될 수 있기 때문에 방법(logistics)을 상당히 개선시킨다.
마찬가지로, 도금된 구리 배선의 경우, 구조 크기 및 후속 프로세싱의 특징에 따라 측벽 캡핑 보장을 위한 리지스트 리플로우가 요구되지 않게 되어 신뢰도, 방법 및 비용면에서 상기 프로세스가 매우 매력적일 수 있는데, 이는 일부가 리지스트 스트립 섹터(resist strip sector)로 이동되기 전에 도금 동작들이 한 섹터에서 실질적으로 완료되기 때문이다.
[실시예]
다음의 실시예는 본 발명을 더 설명하기 위한 것으로 어떠한 방식으로든 본 발명의 범위를 제한하려는 것이 아니다.
[실시예 1]
표준 다중층 세라믹 기판(10) 상에서 스트립핑 프로세스(stripping process) 전에 구리 배선(18)이 캡핑된다. 상기 구조는 크롬 캡핑층을 갖는다. 그 다음으로 구리 캡핑층(14)가 제1크롬 캡핑층(12)의 상단부에 피착된다. 구리 상호접속(18) 자체는 약 50,000Å 두께를 갖는다. 선택된 리지스트는 미합중국 메사츄세츠주 말보로에 위치한 Shipley사에 의해 제조되었으며, 이는 약 105℃ 온도에서 구리 도금 후에 베이킹되었다. 이러한 리지스트 재료에 대한 베이킹 시간은 약 30분이다. 베이킹 후 약 15,000Å의 값이 나타났다. 그 다음으로, 약 2,000Å 두께를 갖는 니켈 캡핑층(23)이 구리 배선(18) 상부에 형성되며, 리지스트(26)은 앞서 검토된 바와 같이 제거된다.
본 발명이 특정 양호한 실시예와 관련하여 특별히 설명되었지만, 본 기술에 숙련된 자들은 앞의 설명을 생각해 보면 많은 대안적 실시, 변형 및 변경을 쉽게 할수 있음이 명백하다. 따라서, 첨부된 특허 청구 범위는 본 발명의 진정한 범위와 교시에 들어오는 그와 같은 대안 실시예, 변형 및 변경들을 포함한다.

Claims (9)

  1. 최소한 하나의 시드층을 갖는 기판, 상기 최소한 하나의 시드층의 일부분 상의 구리 재료, 및 상기 구리 재료를 완전히 덮는 최소한 하나의 캡핑 재료를 포함하고, 상기 최소한 하나의 캡핑 재료의 일부분은 상기 시드층의 일부분과 전기적으로 접촉되며, 상기 시드층의 측벽은 어떠한 캡핑 재료도 갖지 않는 것을 특징으로 하는 캡핑된 전기적 상호접속 구조.
  2. 제1항에 있어서, 상기 최소한 하나의 시드층은 크롬층 및 구리층으로 구성되는 것을 특징으로 하는 캡핑된 전기적 상호접속 구조.
  3. 제1항에 있어서, 상기 최소한 하나의 금속 캡핑 재료는 알루미늄, 크롬, 코발트, 니켈, 금, 팔라듐, 백금 및 은으로 구성된 그룹으로부터 선택된느 것을 특징으로 하는 캡핑된 전기적 상호접속 구조.
  4. 제1항에 있어서, 상기 최소한 하나의 캡핑층은 최소한 약 0.05㎛ 두께인 것을 특징으로 하는 캡핑된 전기적 상호접속 구조.
  5. 제1항에 있어서, 상기 구리층의 두께는 약 0.5㎛와 약 100.0㎛ 사이, 양호하게는 약 2.0㎛와 약 25.0㎛ 사이인 것을 특징으로 하는 캡핑된 전기적 상호접속 구조.
  6. 제1항에 있어서, 상기 캡핑층의 두께는 약 0.005㎛와 약 10.000㎛ 사이, 양호하게는 약 0.010㎛와 약, 1.000㎛ 사이, 더 양호하게는 약 0.100㎛와 약 1.000㎛ 사이인 것을 특징으로 하는 캡핑된 전기적 상호접속 구조.
  7. 제1항에 있어서, 상기 기판의 최소한 한 부분은 세라믹 기판 또는 유리 세라믹 기판으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 캡핑된 전기적 상호접속 구조.
  8. 제1항에 있어서, 상기 기판은 최소한 하나의 내부 전기적 접속을 갖고 있으며, 상기 최소한 하나의 내부 전기적 접속들 중의 최소한 하나는 상기 캡핑된 전기적 상호접속에 전기적으로 접속되는 것을 특징으로 하는 캡핑된 전기적 상호접속 구조.
  9. 제8항에 있어서, 상기 최소한 하나의 내부 전기적 접속은 비어 또는 내부 라인으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 캡핑된 전기적 상호접속 구조.
KR1019960014137A 1995-05-12 1996-04-27 캡핑된 구리 전기적 상호접속 KR100193979B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/440,414 1995-05-12
US08/440,414 US5545927A (en) 1995-05-12 1995-05-12 Capped copper electrical interconnects

Publications (2)

Publication Number Publication Date
KR960042969A KR960042969A (ko) 1996-12-21
KR100193979B1 true KR100193979B1 (ko) 1999-06-15

Family

ID=23748678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014137A KR100193979B1 (ko) 1995-05-12 1996-04-27 캡핑된 구리 전기적 상호접속

Country Status (3)

Country Link
US (3) US5545927A (ko)
KR (1) KR100193979B1 (ko)
TW (1) TW362271B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812954B1 (ko) * 2005-03-11 2008-03-11 주식회사 엘지화학 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545927A (en) * 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
TW358964B (en) 1996-11-21 1999-05-21 Applied Materials Inc Method and apparatus for improving sidewall coverage during sputtering in a chamber having an inductively coupled plasma
US6020640A (en) * 1996-12-19 2000-02-01 Texas Instruments Incorporated Thick plated interconnect and associated auxillary interconnect
US6451179B1 (en) * 1997-01-30 2002-09-17 Applied Materials, Inc. Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma
US5891802A (en) * 1997-07-23 1999-04-06 Advanced Micro Devices, Inc. Method for fabricating a metallization stack structure to improve electromigration resistance and keep low resistivity of ULSI interconnects
US6175145B1 (en) * 1997-07-26 2001-01-16 Samsung Electronics Co., Ltd. Method of making a fuse in a semiconductor device and a semiconductor device having a fuse
JP3545177B2 (ja) 1997-09-18 2004-07-21 株式会社荏原製作所 多層埋め込みＣｕ配線形成方法
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6181012B1 (en) 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
US6083375A (en) * 1998-11-02 2000-07-04 International Business Machines Corporation Process for producing corrosion-resistant terminal metal pads for thin film packages
US6214728B1 (en) * 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6277745B1 (en) 1998-12-28 2001-08-21 Taiwan Semiconductor Manufacturing Company Passivation method of post copper dry etching
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
US6303498B1 (en) 1999-08-20 2001-10-16 Taiwan Semiconductor Manufacturing Company Method for preventing seed layer oxidation for high aspect gap fill
US6410435B1 (en) 1999-10-01 2002-06-25 Agere Systems Guardian Corp. Process for fabricating copper interconnect for ULSI integrated circuits
US7059948B2 (en) * 2000-12-22 2006-06-13 Applied Materials Articles for polishing semiconductor substrates
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
WO2002034963A1 (fr) * 2000-10-26 2002-05-02 Ebara Corporation Dispositif et procede pour depot electrolytique
US6680514B1 (en) * 2000-12-20 2004-01-20 International Business Machines Corporation Contact capping local interconnect
US6693343B2 (en) * 2000-12-28 2004-02-17 Infineon Technologies Ag Self-passivating Cu laser fuse
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6869515B2 (en) 2001-03-30 2005-03-22 Uri Cohen Enhanced electrochemical deposition (ECD) filling of high aspect ratio openings
JP2002367998A (ja) * 2001-06-11 2002-12-20 Ebara Corp 半導体装置及びその製造方法
US6506668B1 (en) 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
US6455413B1 (en) * 2001-06-27 2002-09-24 Advanced Micro Devices, Inc. Pre-fill CMP and electroplating method for integrated circuits
JP2003023239A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
JP2003023224A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
JP2003124590A (ja) * 2001-10-17 2003-04-25 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6887776B2 (en) * 2003-04-11 2005-05-03 Applied Materials, Inc. Methods to form metal lines using selective electrochemical deposition
US7242097B2 (en) * 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
KR100555515B1 (ko) 2003-08-27 2006-03-03 삼성전자주식회사 코발트층 캡핑막을 갖는 반도체 소자 및 그 제조방법
US20050178666A1 (en) * 2004-01-13 2005-08-18 Applied Materials, Inc. Methods for fabrication of a polishing article
US7119019B2 (en) * 2004-03-31 2006-10-10 Intel Corporation Capping of copper structures in hydrophobic ILD using aqueous electro-less bath
US20050230262A1 (en) * 2004-04-20 2005-10-20 Semitool, Inc. Electrochemical methods for the formation of protective features on metallized features
US7268074B2 (en) * 2004-06-14 2007-09-11 Enthone, Inc. Capping of metal interconnects in integrated circuit electronic devices
US20060001170A1 (en) * 2004-07-01 2006-01-05 Fan Zhang Conductive compound cap layer
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US7390739B2 (en) * 2005-05-18 2008-06-24 Lazovsky David E Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
US20060060301A1 (en) * 2004-09-17 2006-03-23 Lazovsky David E Substrate processing using molecular self-assembly
US7749881B2 (en) * 2005-05-18 2010-07-06 Intermolecular, Inc. Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
US7282802B2 (en) * 2004-10-14 2007-10-16 International Business Machines Corporation Modified via bottom structure for reliability enhancement
JP4963349B2 (ja) * 2005-01-14 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US20060280860A1 (en) * 2005-06-09 2006-12-14 Enthone Inc. Cobalt electroless plating in microelectronic devices
US20070045833A1 (en) * 2005-08-25 2007-03-01 Ting Zhong Copper bump barrier cap to reduce electrical resistance
KR100780960B1 (ko) * 2006-09-22 2007-12-03 삼성전자주식회사 반도체 소자의 배선 및 범프의 형성 방법
JP4142084B2 (ja) * 2006-10-16 2008-08-27 三菱電機株式会社 半導体光素子の製造方法
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
US9331038B2 (en) * 2013-08-29 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor interconnect structure
US20150179834A1 (en) * 2013-12-20 2015-06-25 Mukul Agrawal Barrier-less metal seed stack and contact
US20150382460A1 (en) * 2014-06-27 2015-12-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board (pcb) with wrapped conductor
US9666550B2 (en) 2014-12-16 2017-05-30 Tongfu Microelectronics Co., Ltd. Method and structure for wafer-level packaging
KR20200119946A (ko) 2019-04-10 2020-10-21 삼성디스플레이 주식회사 표시 장치
JP7387453B2 (ja) * 2020-01-10 2023-11-28 住友電気工業株式会社 フレキシブルプリント配線板及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394223A (en) * 1981-10-06 1983-07-19 The United States Of America As Represented By The Secretary Of The Air Force Tin and gold plating process
US5132775A (en) * 1987-12-11 1992-07-21 Texas Instruments Incorporated Methods for and products having self-aligned conductive pillars on interconnects
US4810332A (en) * 1988-07-21 1989-03-07 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer copper interconnect
US5071518A (en) * 1989-10-24 1991-12-10 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer interconnect
US5272376A (en) * 1990-06-01 1993-12-21 Clarion Co., Ltd. Electrode structure for a semiconductor device
US5298687A (en) * 1990-12-27 1994-03-29 Remtec, Inc. High-density multilayer interconnection system on a ceramic substrate for high current applications and method of manufacture
JPH05315332A (ja) * 1992-04-02 1993-11-26 Nec Corp 半導体装置およびその製造方法
US5326412A (en) * 1992-12-22 1994-07-05 Hughes Aircraft Company Method for electrodepositing corrosion barrier on isolated circuitry
US5382447A (en) * 1993-12-02 1995-01-17 International Business Machines Corporation Process for fabricating improved multilayer interconnect systems
US5545927A (en) * 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812954B1 (ko) * 2005-03-11 2008-03-11 주식회사 엘지화학 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치

Also Published As

Publication number Publication date
TW362271B (en) 1999-06-21
US5898222A (en) 1999-04-27
KR960042969A (ko) 1996-12-21
US5545927A (en) 1996-08-13
US5705857A (en) 1998-01-06

Similar Documents

Publication Publication Date Title
KR100193979B1 (ko) 캡핑된 구리 전기적 상호접속
US5549808A (en) Method for forming capped copper electrical interconnects
US6162365A (en) Pd etch mask for copper circuitization
US4770897A (en) Multilayer interconnection system for multichip high performance semiconductor packaging
KR910006949B1 (ko) 범프 및 그 형성방법
US5098860A (en) Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US20060157852A1 (en) Circuit barrier structure of semiconductor packaging substrate and method for fabricating the same
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
EP1613135B1 (en) Printed circuit board and method for manufacturing printed circuit board
WO1990012422A1 (en) G-tab manufacturing process and the product produced thereby
US4964947A (en) Method of manufacturing double-sided wiring substrate
US4235648A (en) Method for immersion plating very thin films of aluminum
JPH04283992A (ja) プリント回路基板の製造方法
US5208656A (en) Multilayer wiring substrate and production thereof
US5766492A (en) Method of metal-plating electrode portions of printed-wiring board
JP3224010B2 (ja) キャップ付き電気相互接続構造およびその作成方法
US4873565A (en) Method and apparatus for providing interconnection between metallization layers on semiconductor devices
JP2530088B2 (ja) 半導体チップ間の電気的接続方法
JP2000340696A (ja) 半導体パッケージの製造方法
JP3714812B2 (ja) 配線基板の導体パターン形成方法
US4963510A (en) Method and apparatus for providing interconnection between metallization layers on semiconductors devices
JP2005129665A (ja) 半導体装置およびその製造方法
JPH07273466A (ja) 多層配線板の製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
US6051493A (en) Process for protecting bonded components from plating shorts

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120201

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee