JP2002367998A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002367998A
JP2002367998A JP2001176176A JP2001176176A JP2002367998A JP 2002367998 A JP2002367998 A JP 2002367998A JP 2001176176 A JP2001176176 A JP 2001176176A JP 2001176176 A JP2001176176 A JP 2001176176A JP 2002367998 A JP2002367998 A JP 2002367998A
Authority
JP
Japan
Prior art keywords
layer
wiring
semiconductor device
oxidation
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001176176A
Other languages
English (en)
Inventor
Hiroaki Inoue
裕章 井上
Kenji Nakamura
憲二 中村
Moriharu Matsumoto
守治 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP2001176176A priority Critical patent/JP2002367998A/ja
Priority to PCT/JP2002/005648 priority patent/WO2002101822A2/en
Priority to US10/479,429 priority patent/US20040235237A1/en
Priority to TW091112492A priority patent/TW544744B/zh
Publication of JP2002367998A publication Critical patent/JP2002367998A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1619—Apparatus for electroless plating
    • C23C18/1632—Features specific for the apparatus, e.g. layout of cells and of its equipment, multiple cells
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1675—Process conditions
    • C23C18/1678—Heating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 埋め込み配線を表面のみを選択的に覆って、
配線の酸化と熱拡散の双方を有効に防止することができ
るようにする。 【解決手段】 埋め込み配線構造を有する半導体装置の
露出配線の表面に、例えばＮｉまたはＮｉ合金層からな
る配線８の酸化を防止する酸化防止層９と、例えばＣｏ
またはＣｏ合金層からなる配線８の熱拡散を防止する熱
拡散防止層１０の多層積層膜からなる保護膜２０を形成
した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に半導体基板等の表面に設けた配
線用の微細な凹部に銅や銀等の導電体を埋め込んで構成
した埋め込み配線構造を有し、配線の表面を保護膜で保
護した半導体装置及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】半導体装置の配線形成プロセスとして、
配線溝及びコンタクトホールに金属（導電体）を埋込む
ようにしたプロセス（いわゆる、ダマシンプロセス）が
使用されつつある。これは、層間絶縁膜に予め形成した
配線溝やコンタクトホールに、アルミニウム、近年では
銅や銀等の金属を埋め込んだ後、余分な金属を化学的機
械的研磨（ＣＭＰ）によって除去し平坦化するプロセス
技術である。
【０００３】この種の配線にあっては、平坦化後、その
配線の表面が外部に露出しており、この上に埋め込み配
線を形成する際、例えば次工程の層間絶縁膜形成プロセ
スにおけるＳｉＯ２形成時の表面酸化やビアホールを形
成するためのＳｉＯ２エッチング等に際して、ビアホー
ル底に露出した配線のエッチャントやレジスト剥離等に
よる表面汚染が懸念されている。
【０００４】このため、従来、表面が露出している配線
形成部のみならず、半導体基板の全表面にＳｉＮ等の配
線保護膜を形成して、配線のエッチャント等による汚染
を防止することが一般に行われていた。
【０００５】しかしながら、半導体基板の全表面にＳｉ
Ｎ等の保護膜を形成すると、埋め込み配線構造を有する
半導体装置においては、層間絶縁膜の誘電率が上昇して
配線遅延を誘発し、配線材料として銅や銀のような低抵
抗材料を使用したとしても、半導体装置として能力向上
を阻害してしまう。
【０００６】このため、銅や銀等の配線材料との接合が
強く、しかも比抵抗（ρ）が低い、例えば無電解めっき
によって得られるＣｏ（コバルト）またはＣｏ合金層
や、Ｎｉ（ニッケル）またはＮｉ合金層で配線の表面を
選択的に覆って配線を保護することが提案されている。
【０００７】
【発明が解決しようとする課題】しかしながら、無電解
めっきによって得られるＣｏまたはＣｏ合金層で埋め込
み配線の表面を選択的に覆って配線を保護しても、Ｃｏ
またはＣｏ合金層では、配線の熱拡散を有効に防止する
ことができるものの、配線の酸化を有効に防止すること
ができない。一方、ＮｉまたはＮｉ合金層で埋め込み配
線の表面を選択的に覆って配線を保護しても、Ｎｉまた
はＮｉ合金層では、配線の酸化を有効に防止することが
できるものの、配線の熱拡散を有効に防止することがで
きない。つまり、ＣｏまたはＣｏ合金層や、Ｎｉまたは
Ｎｉ合金層で配線の表面を選択的に覆って配線を保護し
ても、配線の酸化及び熱拡散の双方を有効に防止するこ
とができないといった問題があった。
【０００８】本発明は上記事情に鑑みてなされたもの
で、埋め込み配線を表面のみを選択的に覆って、配線の
酸化と熱拡散の双方を有効に防止することができるよう
にした半導体装置及びその製造方法を提供することを目
的とする。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、埋め込み配線構造を有する半導体装置の露出配線の
表面に、多層積層膜からなる保護膜を選択的に形成した
ことを特徴とする半導体装置である。このように、多層
積層膜からなる保護膜で露出配線を選択的に保護するこ
とで、保護膜を異なる物理的性質を有する複数の層で構
成し、各層に異なる機能（作用）を持たせることができ
る。
【００１０】請求項２に記載の発明は、埋め込み配線構
造を有する半導体装置の露出配線の表面に、配線の酸化
を防止する酸化防止層と、配線の熱拡散を防止する熱拡
散防止層の多層積層膜からなる保護膜を選択的に形成し
たことを特徴とする半導体装置である。これにより、酸
化防止層と熱拡散防止層を組み合わせることで、配線の
酸化と熱拡散の双方を有効に防止することができる。
【００１１】請求項３に記載の発明は、前記熱拡散防止
層の表面に前記酸化防止層を積層したことを特徴とする
請求項２記載の半導体装置である。このように熱拡散防
止層の表面を酸化防止層で覆うことで、例えば酸化性雰
囲気の絶縁膜（酸化膜）を積層して多層配線構造の半導
体装置を作る場合に、配線の酸化を防ぐことが可能で、
その効果（作用）が低下してしまうことを防止すること
ができる。
【００１２】請求項４に記載の発明は、前記熱拡散防止
層がＣｏまたはＣｏ合金層で、前記酸化防止層がＮｉま
たはＮｉ合金層であることを特徴とする請求項２または
３記載の半導体装置である。これにより、耐熱性に優れ
たＣｏまたはＣｏ合金層で熱拡散防止層を、耐酸化性に
優れたＮｉまたはＮｉ合金層で酸化防止層をそれぞれ構
成することで、配線の酸化と熱拡散の双方を有効に防止
することができる。
【００１３】請求項５に記載の発明は、埋め込み配線構
造を有する半導体装置の露出配線の表面に、多層積層膜
からなる保護膜を無電解めっきで選択的に形成すること
を特徴とする半導体装置の製造方法である。例えば、ア
ルキルアミンボランを還元剤とするめっき液を使用して
無電解めっきを行うと、銅や銀に選択的にめっきされる
ことが知られており、配線形成領域のみの選択的めっき
が可能となる。
【００１４】請求項６に記載の発明は、埋め込み配線構
造を有する半導体装置の露出配線の表面に、無電解めっ
きにより第１層を選択的に形成し、この第１層の表面
に、無電解めっきにより第２層を選択的に形成すること
を特徴とする半導体装置の製造方法である。
【００１５】請求項７に記載の発明は、前記第１層がＣ
ｏまたはＣｏ合金層からなる熱拡散防止層で、前記第２
層がＮｉまたはＮｉ合金層からなる酸化防止層であるこ
とを特徴とする請求項６記載の半導体装置の製造方法で
ある。
【００１６】請求項８に記載の発明は、埋め込み配線構
造を有する半導体装置の表面に設けた配線用の凹部に導
電体をめっきにより埋め込む工程と、該半導体装置の表
面を化学的機械的研磨により平坦にする工程と、該半導
体装置の露出配線の表面に、無電解めっきにより第１層
を選択的に形成する工程と、この第１層の表面に、無電
解めっきにより第２層を選択的に形成する工程を有する
ことを特徴とする請求項６または７記載の半導体装置の
製造方法である。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図１は、半導体装置における銅配線形成例
を工程順に示すもので、図１（ａ）に示すように、半導
体素子を形成した半導体基材１上の導電層１ａの上に、
例えばＳｉＯ２からなる絶縁膜２を堆積し、この絶縁膜
２の内部に、例えばリソグラフィ・エッチング技術によ
りコンタクトホール３と配線用の溝４を形成し、その上
にＴａＮ等からなるバリア層５、更にその上に電解めっ
きの給電層としての銅シード層６をスパッタリング等に
より形成する。
【００１８】そして、図１（ｂ）に示すように、半導体
基板Ｗの表面に銅めっきを施すことで、半導体基板Ｗの
コンタクトホール３及び溝４内に銅を充填させるととも
に、絶縁膜２上に銅層７を堆積させる。その後、化学的
機械的研磨（ＣＭＰ）により、絶縁膜２上の銅層７を除
去して、コンタクトホール３及び配線用の溝４に充填さ
せた銅層７の表面と絶縁膜２の表面とをほぼ同一平面に
する。これにより、図１（ｃ）に示すように、絶縁膜２
の内部に銅シード層６と銅層７からなる配線８を形成す
る。
【００１９】本発明の半導体装置は、上記のようにして
基板Ｗに形成した配線８の露出表面を、図２に示すよう
に、例えば熱拡散防止層９と酸化防止層１０の多層積層
膜からなる保護膜２０で選択的に覆って保護し、更に、
基板Ｗの表面に、例えばＳｉＯ２やＳｉＯＦ等の絶縁膜
２２を積層して、多層配線構造を構成するようにしてい
る。この時の工程の一部を図３に示す。この例では、先
ず、ＣＭＰ処理後の基板Ｗを水洗した後、基板Ｗの表面
に第一段の無電解めっきを施して、図２（ａ）に示すよ
うに、配線８の外部への露出表面に、例えばＣｏ合金層
からなる熱拡散防止層９を選択的に形成する。次に、基
板を水洗した後、第２段の無電解めっき処理を施して、
図２（ｂ）に示すように、熱拡散防止層９の表面に、例
えばＮｉ合金層からなる酸化防止層１０を選択に形成す
る。そして、水洗し乾燥させた後、図２（ｃ）に示すよ
うに、この上に絶縁膜２２を堆積させる。
【００２０】このように、配線８の露出表面を、配線の
熱拡散を有効に防止することができる、例えばＣｏ合金
層からなる熱拡散防止層９と、配線の酸化を有効に防止
することができる、例えばＮｉ合金層からなる酸化防止
層１０の多層積層膜からなる保護膜２０で選択的に覆っ
て配線８を保護することで、配線の酸化と熱拡散の双方
を有効に防止することができる。つまり、例えば、Ｃｏ
またはＣｏ合金層のみで配線を保護すると、配線の酸化
を有効に防止することができず、またＮｉまたはＮｉ合
金層のみで配線を保護すると、配線の熱拡散を有効に防
止することができないが、このように組み合わせること
で、このような弊害をなくすことができる。
【００２１】しかも、熱拡散防止層９の表面に酸化防止
層１０を積層することで、例えば酸化性雰囲気の絶縁膜
２２を積層して多層配線構造の半導体装置を作る場合
に、配線の酸化を防ぐことが可能で、その効果（作用）
が低下してしまうことを防止することができる。
【００２２】ここで、この例では、熱拡散防止層９とし
て、Ｃｏ−Ｗ−Ｂ合金を使用している。つまり、コバル
トイオン、錯化剤、ｐＨ緩衝剤、ｐＨ調整剤、還元剤と
してのアルキルアミンボラン、及びタングステンを含む
化合物を含有しためっき液を使用し、このめっき液に基
板Ｗの表面を浸漬させることで、熱拡散防止層（Ｃｏ−
Ｗ−Ｂ合金層）９を形成している。
【００２３】このめっき液には、必要に応じて、安定剤
としての重金属化合物または硫黄化合物の１種または２
種以上、または界面活性剤の少なくとも一方が添加さ
れ、またアンモニア水または水酸化第四級アンモニウム
等のｐＨ調整剤を用いて、ｐＨが好ましくは５〜１４、
より好ましくは６〜１０に調整されている。めっき液の
温度は、例えば３０〜９０℃、好ましくは４０〜８０℃
である。
【００２４】めっき液のコバルトイオンの供給源として
は、例えば硫酸コバルト、塩化コバルト、酢酸コバルト
等のコバルト塩を挙げることができる。コバルトイオン
の添加量は、例えば０．００１〜１ｍｏｌ／Ｌ、好まし
くは０．０１〜０．３ｍｏｌ／Ｌ程度である。
【００２５】錯化剤としては、例えば酢酸等のカルボン
酸及びそれらの塩、酒石酸、クエン酸等のオキシカルボ
ン酸及びそれらの塩、グリシン等のアミノカルボン酸及
びそれらの塩を挙げることができる。また、それらは単
独で使用してもよく、２種以上併用してもよい。錯化剤
の総添加量は、例えば０．００１〜１．５ｍｏｌ／Ｌ、
好ましくは０．０１〜１．０ｍｏｌ／Ｌ程度である。
【００２６】ｐＨ緩衝剤としては、例えば硫酸アンモニ
ウム、塩化アンモニウム、ホウ酸等を挙げることができ
る。ｐＨ緩衝剤の添加量は、例えば０．０１〜１．５ｍ
ｏｌ／Ｌ、好ましくは０．１〜１ｍｏｌ／Ｌ程度ある。
ｐＨ調整剤としては、例えばアンモニア水、水酸化テト
ラメチルアンモニウム（ＴＭＡＨ）等を挙げることがで
き、ｐＨを５〜１４、好ましくはｐＨ６〜１０に調整す
る。
【００２７】還元剤としてのアルキルアミンボランとし
ては、例えばジメチルアミンボラン（ＤＭＡＢ）、ジエ
チルアミンボラン等を挙げることができる。還元剤の添
加量は、例えば０．０１〜１ｍｏｌ／Ｌ、好ましくは
０．０１〜０．５ｍｏｌ／Ｌ程度である。
【００２８】タングステンを含む化合物としては、例え
ばタングステン酸及びそれらの塩、または、タングスト
リン酸（例えば、Ｈ３(ＰＷ１２Ｐ４０)・ｎＨ２Ｏ）等
のヘテロポリ酸及びそれらの塩等を挙げることができ
る。タングステンを含む化合物の添加量は、例えば０．
００１〜１ｍｏｌ／Ｌ、好ましくは０．０１〜０．１ｍ
ｏｌ／Ｌ程度である。
【００２９】このめっき液には、上記成分以外に公知の
添加剤を添加することができる。この添加剤としては、
例えば、浴安定剤として鉛化合物等の重金属化合物やチ
オシアン化合物等の硫黄化合物等の１種または２種以
上、またアニオン系、カチオン系、ノニオン系の界面活
性剤を挙げることができる。
【００３０】このように、還元剤として、銅、銅合金、
銀または銀合金に対して酸化電流を流せて直接無電解め
っきが可能で、ナトリウムを含有していないアルキルア
ミンボランを用いることで、パラジウム触媒を付与する
ことなく、基板Ｗの表面をめっき液に浸漬させて無電解
めっきを行うことができる。なお、この例では、熱拡散
防止層９として、Ｃｏ−Ｗ−Ｂ合金を使用しているが、
Ｃｏ単体、Ｃｏ−Ｗ−Ｐ合金、Ｃｏ−Ｐ合金またはＣｏ
−Ｂ合金等を使用してもよい。
【００３１】また、酸化防止層１０として、Ｎｉ−Ｂ合
金を使用している。つまり、ニッケルイオン、ニッケル
イオンの錯化剤、ニッケルイオンの還元剤としてのアル
キルアミンボランまたは硼素化水素化合物及びアンモニ
アイオンを含有し、ｐＨを、例えば８〜１２に調整した
無電解めっき液を使用し、このめっき液に基板Ｗの表面
を浸漬させることで、酸化防止層（Ｎｉ−Ｂ合金層）１
０を形成している。めっき液の温度は、例えば５０〜９
０℃、好ましくは５５〜７５℃である。
【００３２】ここで、ニッケルイオンの錯化剤として
は、例えばりんご酸やグリシン等を挙げることができ、
硼素化水素化合物としては、例えばＮａＢＨ４を挙げる
ことができる。
【００３３】還元剤として、アルキルアミンボランを用
いることで、パラジウム触媒を付与することなく、基板
Ｗの表面をめっき液に浸漬させて無電解めっきを行うこ
とができることは前述と同様であり、前述のＣｏ−Ｗ−
Ｂ合金層を形成する無電解めっき液の還元剤と共通させ
ることで、連続した無電解めっき処理が可能となる。な
お、この例では、酸化防止層１０として、Ｎｉ−Ｂ合金
を使用しているが、Ｎｉ単体、Ｎｉ−Ｐ合金またはＮｉ
−Ｗ−Ｐ合金等を使用してもよい。また、配線材料とし
て、銅を使用した例を示しているが、銅の他に、銅合
金、銀及び銀合金等を使用しても良い。
【００３４】図４は、無電解めっき装置の概略構成図で
ある。図４に示すように、この無電解めっき装置は、半
導体基板Ｗをその上面に保持する保持手段１１と、保持
手段１１に保持された半導体基板Ｗの被めっき面（上
面）の周縁部に当接して該周縁部をシールする堰部材
（めっき液保持機構）３１と、堰部材３１でその周縁部
をシールされた半導体基板Ｗの被めっき面にめっき液
（無電解めっき処理液）を供給するシャワーヘッド（無
電解めっき処理液（分散）供給手段）４１を備えてい
る。無電解めっき装置は、さらに保持手段１１の上部外
周近傍に設置されて半導体基板Ｗの被めっき面に洗浄液
を供給する洗浄液供給手段５１と、排出された洗浄液等
（めっき廃液）を回収する回収容器６１と、半導体基板
Ｗ上に保持しためっき液を吸引して回収するめっき液回
収ノズル６５と、前記保持手段１１を回転駆動するモー
タ（回転駆動手段）Ｍとを備えている。
【００３５】保持手段１１は、その上面に半導体基板Ｗ
を載置して保持する基板載置部１３を有している。この
基板載置部１３は、半導体基板Ｗを載置して固定するよ
うに構成されており、具体的には半導体基板Ｗをその裏
面側に真空吸着する図示しない真空吸着機構を備えてい
る。一方、基板載置部１３の裏面側には、面状であって
半導体基板Ｗの被めっき面を下面側から暖めて保温する
裏面ヒータ（加熱手段）１５が設置されている。この裏
面ヒータ１５は、例えばラバーヒータによって構成され
ている。この保持手段１１は、モータＭによって回転駆
動されると共に、図示しない昇降手段によって上下動で
きるように構成されている。堰部材３１は、筒状であっ
てその下部に半導体基板Ｗの外周縁をシールするシール
部３３を有し、図示の位置から上下動しないように設置
されている。
【００３６】シャワーヘッド４１は、先端に多数のノズ
ルを設けることで、供給されためっき液をシャワー状に
分散して半導体基板Ｗの被めっき面に略均一に供給する
構造のものである。また洗浄液供給手段５１は、ノズル
５３から洗浄液を噴出する構造である。めっき液回収ノ
ズル６５は、上下動且つ旋回できるように構成されてい
て、その先端が半導体基板Ｗの上面周縁部の堰部材３１
の内側に下降して半導体基板Ｗ上のめっき液を吸引する
ように構成されている。
【００３７】次にこの無電解めっき装置の動作を説明す
る。まず図示の状態よりも保持手段１１を下降して堰部
材３１との間に所定寸法の隙間を設け、基板載置部１３
に半導体基板Ｗを載置・固定する。半導体基板Ｗとして
は、例えばφ８インチウエハを用いる。次に、図４に示
すように、保持手段１１を上昇させ、その上面を堰部材
３１の下面に当接させ、同時に半導体基板Ｗの外周を堰
部材３１のシール部３３によってシールする。この時、
半導体基板Ｗの表面は開放された状態となっている。
【００３８】次に裏面ヒータ１５によって半導体基板Ｗ
自体を直接加熱して、シャワーヘッド４１からめっき液
を噴出して半導体基板Ｗの表面の略全体にめっき液を降
り注ぐ。半導体基板Ｗの表面は、堰部材３１によって囲
まれているので、注入しためっき液は全て半導体基板Ｗ
の表面に保持される。供給するめっき液の量は半導体基
板Ｗの表面に１ｍｍ厚（約３０ｍｌ）となる程度の少量
で良い。なお被めっき面上に保持するめっき液の深さは
１０ｍｍ以下であれば良く、この例のように１ｍｍでも
良い。供給するめっき液が少量で済めばこれを加熱する
加熱装置も小型のもので良くなる。
【００３９】このように半導体基板Ｗ自体を加熱するよ
うに構成すれば、加熱するのに大きな消費電力の必要な
めっき液の温度をそれほど高く昇温しなくても良いの
で、消費電力の低減化やめっき液の材質変化の防止が図
れ、好適である。なお半導体基板Ｗ自体の加熱のための
消費電力は小さくて良く、また半導体基板Ｗ上に溜める
めっき液の量は少ないので、裏面ヒータ１５による半導
体基板Ｗの保温は容易に行え、裏面ヒータ１５の容量は
小さくて良く装置のコンパクト化を図ることができる。
また半導体基板Ｗ自体を直接冷却する手段をも用いれ
ば、めっき中に加熱・冷却を切替えてめっき条件を変化
させることも可能である。半導体基板上に保持されてい
るめっき液は少量なので、感度良く温度制御が行える。
【００４０】そして、モータＭによって半導体基板Ｗを
瞬時回転させて被めっき面の均一な液濡れを行い、その
後半導体基板Ｗを静止した状態で被めっき面のめっきを
行う。具体的には、半導体基板Ｗを１ｓｅｃだけ１００
ｒｐｍ以下で回転して半導体基板Ｗの被めっき面上をめ
っき液で均一に濡らし、その後静止させて１ｍｉｎ間無
電解めっきを行わせる。なお瞬時回転時間は長くても１
０ｓｅｃ以下とする。
【００４１】上記めっき処理が完了した後、めっき液回
収ノズル６５の先端を半導体基板Ｗの表面周縁部の堰部
材３１内側近傍に下降し、めっき液を吸い込む。このと
き半導体基板Ｗを、例えば１００ｒｐｍ以下の回転速度
で回転させれば、半導体基板Ｗ上に残っためっき液を遠
心力で半導体基板Ｗの周縁部の堰部材３１の部分に集め
ることができ、効率良く、且つ高い回収率でめっき液の
回収ができる。そして保持手段１１を下降させて半導体
基板Ｗを堰部材３１から離し、半導体基板Ｗの回転を開
始して洗浄液供給手段５１のノズル５３から洗浄液（超
純水）を半導体基板Ｗの被めっき面に噴射して被めっき
面を冷却すると同時に希釈化・洗浄することで無電解め
っき反応を停止させる。このときノズル５３から噴射さ
れる洗浄液を堰部材３１にも当てることで堰部材３１の
洗浄を同時に行っても良い。このときのめっき廃液は、
回収容器６１に回収され、廃棄される。
【００４２】なお、一度使用しためっき液は再利用せ
ず、使い捨てとする。前述のようにこの装置において使
用されるめっき液の量は従来に比べて非常に少なくでき
るので、再利用しなくても廃棄するめっき液の量は少な
い。なお場合によってはめっき液回収ノズル６５を設置
しないで、使用後のめっき液も洗浄液と共にめっき廃液
として回収容器６１に回収しても良い。そしてモータＭ
によって半導体基板Ｗを高速回転してスピン乾燥した
後、保持手段１１から取り出す。
【００４３】図５は、他の無電解めっき装置の概略構成
図である。図５において、図４に示す無電解めっき装置
と相違する点は、保持手段１１内に裏面ヒータ１５を設
ける代わりに、保持手段１１の上方にランプヒータ（加
熱手段）１７を設置し、このランプヒータ１７とシャワ
ーヘッド４１−２とを一体化した点である。即ち、例え
ば複数の半径の異なるリング状のランプヒータ１７を同
心円状に設置し、ランプヒータ１７の間の隙間からシャ
ワーヘッド４１−２の多数のノズル４３−２をリング状
に開口させている。なおランプヒータ１７としては、渦
巻状の一本のランプヒータで構成しても良いし、さらに
それ以外の各種構造・配置のランプヒータで構成しても
良い。
【００４４】このように構成しても、めっき液は各ノズ
ル４３−２から半導体基板Ｗの被めっき面上にシャワー
状に略均等に供給でき、またランプヒータ１７によって
半導体基板Ｗの加熱・保温も直接均一に行える。ランプ
ヒータ１７の場合、半導体基板Ｗとめっき液の他に、そ
の周囲の空気をも加熱するので半導体基板Ｗの保温効果
もある。
【００４５】なおランプヒータ１７によって半導体基板
Ｗを直接加熱するには、比較的大きい消費電力のランプ
ヒータ１７が必要になるので、その代わりに比較的小さ
い消費電力のランプヒータ１７と前記図４に示す裏面ヒ
ータ１５とを併用して、半導体基板Ｗは主として裏面ヒ
ータ１５によって加熱し、めっき液と周囲の空気の保温
は主としてランプヒータ１７によって行うようにしても
良い。また半導体基板Ｗを直接、または間接的に冷却す
る手段をも設けて、温度制御を行っても良い。
【００４６】（実施例）シリコン基板の上に、ＴａＮを
５０ｎｍ堆積させ、この上にスパッタリングによって６
００ｎｍの銅を堆積させ、この表面にＣＭＰ処理を施し
た試料を用意した。そして、図４に示す無電解めっき装
置を用い、試料の表面を水洗した後、下記の表１に示す
組成の無電解めっき液を使用した１分間の無電解めっき
処理を行って、試料（基板）の表面にＣｏ−Ｗ−Ｂ合金
層を５０ｎｍ堆積させた。
【００４７】
【表１】 次に、試料の表面水洗した後、今後は、下記の表２に示
す組成の無電解めっき液を使用した１分間の無電解めっ
き処理を連続的に行って、Ｎｉ−Ｂ合金層を４０ｎｍ堆
積させた。しかる後、試料を水洗し乾燥させた。
【表２】
【００４８】（比較例）比較例として、前述と同様な試
料の表面に、表１に示す組成の無電解めっき液を使用し
てＣｏ−Ｗ−Ｂ合金層を１００ｎｍ堆積させたもの（比
較例１）と、表２に示す組成の無電解めっき液を使用し
てＮｉ−Ｂ合金層を１００ｎｍ堆積させたもの（比較例
２）を作製した。
【００４９】これらの実施例と比較例１，２に、下記の
条件で酸化処理と熱処理を行って、めっき後、酸化処置
後、熱処理後のシート抵抗値の変化を測定した。 ・酸化処理：１３３Ｐａ、８００Ｗ、２５０℃、３０mi
n、Ｏ２環境 ・熱処理 ：１×１０−４Ｐａ、４５０℃、１hr この時の測定結果を下記の表３に示す。
【００５０】
【表３】 この測定結果より、Ｃｏ合金（Ｃｏ−Ｗ−Ｂ）層だけを
堆積させた比較例１では、酸化処理後にシート抵抗値が
めっき後のシート抵抗値の約１．８倍も高くなり、酸化
を防止する効果が薄く、また、Ｎｉ合金（Ｎｉ−Ｂ）層
だけを堆積させた比較例２では、熱処理後にシート抵抗
値がめっき後のシート抵抗値の約３．２倍も高くなり、
熱拡散を酸化を防止する効果が薄いが、本実施例によれ
ば、酸化処理後と熱処理後のシート抵抗値が共にめっき
後のシート抵抗値とほぼ同じとなって、耐酸化性及び耐
熱性共に優れていることが判る。
【００５１】
【発明の効果】以上説明したように、本発明によれば、
多層積層膜からなる保護膜で配線を保護することで、保
護膜を異なる物理的性質を有する複数の層で構成し、例
えば配線の酸化を防止する酸化防止層と、配線の熱拡散
を防止する熱拡散防止層の多層積層膜からなる保護膜を
形成することで、配線の酸化と熱拡散の双方を有効に防
止することができる。
【図面の簡単な説明】
【図１】半導体装置における銅配線形成例のＣＭＰ処理
までを工程順に示す図である。
【図２】本発明の半導体装置における銅配線形成例のＣ
ＭＰ処理後を工程順に示す図である。
【図３】本発明のめっき方法の工程を示すブロック図で
ある。
【図４】無電解めっき装置の一例を示す概略構成図であ
る。
【図５】無電解めっき装置の他の例を示す概略構成図で
ある。
【符号の説明】
２ 絶縁膜 ３ コンタクトホール ４ 溝 ５ バリア層 ６ 銅シード層 ７ 銅層 ８ 配線 ９ 熱拡散防止層 １０ 酸化防止層 ２０ 保護膜 ２２ 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 守治 神奈川県藤沢市善行坂１−１−６ 荏原ユ ージライト株式会社内 Ｆターム(参考） 4K022 AA02 AA05 BA04 BA06 BA14 BA16 BA24 BA31 BA32 BA36 DA01 DB17 DB19 4M104 BB04 BB32 DD16 DD22 DD37 DD53 FF13 FF17 FF18 FF22 HH05 HH20 5F033 HH07 HH11 HH14 HH15 HH32 JJ01 JJ11 JJ32 MM02 MM13 NN06 NN07 PP15 PP28 QQ09 QQ37 QQ48 RR04 XX20 XX28

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 埋め込み配線構造を有する半導体装置の
    露出配線の表面に、多層積層膜からなる保護膜を選択的
    に形成したことを特徴とする半導体装置。
  2. 【請求項２】 埋め込み配線構造を有する半導体装置の
    露出配線の表面に、配線の酸化を防止する酸化防止層
    と、配線の熱拡散を防止する熱拡散防止層の多層積層膜
    からなる保護膜を選択的に形成したことを特徴とする半
    導体装置。
  3. 【請求項３】 前記熱拡散防止層の表面に前記酸化防止
    層を積層したことを特徴とする請求項２記載の半導体装
    置。
  4. 【請求項４】 前記熱拡散防止層がＣｏまたはＣｏ合金
    層で、前記酸化防止層がＮｉまたはＮｉ合金層であるこ
    とを特徴とする請求項２または３記載の半導体装置。
  5. 【請求項５】 埋め込み配線構造を有する半導体装置の
    露出配線の表面に、多層積層膜からなる保護膜を無電解
    めっきで選択的に形成することを特徴とする半導体装置
    の製造方法。
  6. 【請求項６】 埋め込み配線構造を有する半導体装置の
    露出配線の表面に、無電解めっきにより第１層を選択的
    に形成し、この第１層の表面に、無電解めっきにより第
    ２層を選択的に形成することを特徴とする半導体装置の
    製造方法。
  7. 【請求項７】 前記第１層がＣｏまたはＣｏ合金層から
    なる熱拡散防止層で、前記第２層がＮｉまたはＮｉ合金
    層からなる酸化防止層であることを特徴とする請求項６
    記載の半導体装置の製造方法。
  8. 【請求項８】 埋め込み配線構造を有する半導体装置の
    表面に設けた配線用の凹部に導電体をめっきにより埋め
    込む工程と、該半導体装置の表面を化学的機械的研磨に
    より平坦にする工程と、該半導体装置の露出配線の表面
    に、無電解めっきにより第１層を選択的に形成する工程
    と、この第１層の表面に、無電解めっきにより第２層を
    選択的に形成する工程を有することを特徴とする請求項
    ６または７記載の半導体装置の製造方法。
JP2001176176A 2001-06-11 2001-06-11 半導体装置及びその製造方法 Pending JP2002367998A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001176176A JP2002367998A (ja) 2001-06-11 2001-06-11 半導体装置及びその製造方法
PCT/JP2002/005648 WO2002101822A2 (en) 2001-06-11 2002-06-07 Interconnection in semiconductor device and method for manufacturing the same
US10/479,429 US20040235237A1 (en) 2001-06-11 2002-06-07 Semiconductor device and method for manufacturing the same
TW091112492A TW544744B (en) 2001-06-11 2002-06-10 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001176176A JP2002367998A (ja) 2001-06-11 2001-06-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002367998A true JP2002367998A (ja) 2002-12-20

Family

ID=19017205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001176176A Pending JP2002367998A (ja) 2001-06-11 2001-06-11 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US20040235237A1 (ja)
JP (1) JP2002367998A (ja)
TW (1) TW544744B (ja)
WO (1) WO2002101822A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179000A (ja) * 2001-12-12 2003-06-27 Sony Corp 半導体装置及びその製造方法
JP2006519932A (ja) * 2003-03-11 2006-08-31 株式会社荏原製作所 めっき装置
JP2010525166A (ja) * 2007-04-16 2010-07-22 ラム リサーチ コーポレーション ウエハ無電解めっきのための方法および装置
US8844461B2 (en) 2007-04-16 2014-09-30 Lam Research Corporation Fluid handling system for wafer electroless plating and associated methods

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3979464B2 (ja) * 2001-12-27 2007-09-19 株式会社荏原製作所 無電解めっき前処理装置及び方法
US7189292B2 (en) * 2003-10-31 2007-03-13 International Business Machines Corporation Self-encapsulated silver alloys for interconnects
US7193323B2 (en) * 2003-11-18 2007-03-20 International Business Machines Corporation Electroplated CoWP composite structures as copper barrier layers
US20050110142A1 (en) * 2003-11-26 2005-05-26 Lane Michael W. Diffusion barriers formed by low temperature deposition
US20050181226A1 (en) * 2004-01-26 2005-08-18 Applied Materials, Inc. Method and apparatus for selectively changing thin film composition during electroless deposition in a single chamber
US7268074B2 (en) 2004-06-14 2007-09-11 Enthone, Inc. Capping of metal interconnects in integrated circuit electronic devices
JP2009016520A (ja) * 2007-07-04 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置の製造装置
US8354751B2 (en) * 2008-06-16 2013-01-15 International Business Machines Corporation Interconnect structure for electromigration enhancement
US9376755B2 (en) * 2013-06-04 2016-06-28 Sanchem, Inc. Method and composition for electroless nickel and cobalt deposition
US10361120B2 (en) 2017-11-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
TWI833730B (zh) * 2018-02-21 2024-03-01 日商東京威力科創股份有限公司 多層配線之形成方法及記憶媒體

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567066A (en) * 1983-08-22 1986-01-28 Enthone, Incorporated Electroless nickel plating of aluminum
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH066012A (ja) * 1992-06-16 1994-01-14 Ebara Corp 電気回路の被覆構造
US5545927A (en) * 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6093628A (en) * 1998-10-01 2000-07-25 Chartered Semiconductor Manufacturing, Ltd Ultra-low sheet resistance metal/poly-si gate for deep sub-micron CMOS application
US6144099A (en) * 1999-03-30 2000-11-07 Advanced Micro Devices, Inc. Semiconductor metalization barrier
US6548386B1 (en) * 1999-05-17 2003-04-15 Denso Corporation Method for forming and patterning film
US6342733B1 (en) * 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6114243A (en) * 1999-11-15 2000-09-05 Chartered Semiconductor Manufacturing Ltd Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
US6455425B1 (en) * 2000-01-18 2002-09-24 Advanced Micro Devices, Inc. Selective deposition process for passivating top interface of damascene-type Cu interconnect lines
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179000A (ja) * 2001-12-12 2003-06-27 Sony Corp 半導体装置及びその製造方法
JP2006519932A (ja) * 2003-03-11 2006-08-31 株式会社荏原製作所 めっき装置
JP4805141B2 (ja) * 2003-03-11 2011-11-02 株式会社荏原製作所 電気めっき装置
US9287110B2 (en) 2004-06-30 2016-03-15 Lam Research Corporation Method and apparatus for wafer electroless plating
JP2010525166A (ja) * 2007-04-16 2010-07-22 ラム リサーチ コーポレーション ウエハ無電解めっきのための方法および装置
US8844461B2 (en) 2007-04-16 2014-09-30 Lam Research Corporation Fluid handling system for wafer electroless plating and associated methods

Also Published As

Publication number Publication date
US20040235237A1 (en) 2004-11-25
TW544744B (en) 2003-08-01
WO2002101822A3 (en) 2003-05-30
WO2002101822A2 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
US6821902B2 (en) Electroless plating liquid and semiconductor device
JP3979464B2 (ja) 無電解めっき前処理装置及び方法
US7060618B2 (en) Semiconductor device, method for manufacturing the same, and plating solution
JP2002367998A (ja) 半導体装置及びその製造方法
US20040234696A1 (en) Plating device and method
JP2003115474A (ja) 基板処理装置及び方法
US20020100391A1 (en) Electroless Ni-B plating liquid, electronic device and method for manufacturing the same
KR20020074176A (ko) 도금장치 및 방법
KR100891344B1 (ko) 무전해 도금액 및 반도체 디바이스
JP2003142427A (ja) めっき液、半導体装置及びその製造方法
JP3821709B2 (ja) 無電解めっきの前処理方法
JP3998455B2 (ja) 無電解めっき装置及び無電解めっき方法
JP3812891B2 (ja) 配線形成方法
JP2001181851A (ja) めっき方法及びめっき構造
JP2002285343A (ja) 無電解めっき装置
JP4076335B2 (ja) 半導体装置及びその製造方法
JP2003264159A (ja) 触媒処理方法及び触媒処理液
JP2004300576A (ja) 基板処理方法及び基板処理装置
US20040186008A1 (en) Catalyst-imparting treatment solution and electroless plating method
JP3902127B2 (ja) めっき方法及び基板処理装置
JP2007250915A (ja) 基板処理方法および基板処理装置
JP2003142487A (ja) 半導体装置及びその製造方法
JP2006120664A (ja) 半導体装置の製造方法
JP2004263287A (ja) 基板処理装置及び基板処理方法
JP2004204265A (ja) めっき方法およびめっき装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071225