JP3714812B2 - 配線基板の導体パターン形成方法 - Google Patents

配線基板の導体パターン形成方法 Download PDF

Info

Publication number
JP3714812B2
JP3714812B2 JP01054499A JP1054499A JP3714812B2 JP 3714812 B2 JP3714812 B2 JP 3714812B2 JP 01054499 A JP01054499 A JP 01054499A JP 1054499 A JP1054499 A JP 1054499A JP 3714812 B2 JP3714812 B2 JP 3714812B2
Authority
JP
Japan
Prior art keywords
copper plating
plating layer
electroless copper
forming
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01054499A
Other languages
English (en)
Other versions
JPH11284316A (ja
Inventor
利徳 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP01054499A priority Critical patent/JP3714812B2/ja
Publication of JPH11284316A publication Critical patent/JPH11284316A/ja
Application granted granted Critical
Publication of JP3714812B2 publication Critical patent/JP3714812B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は多層配線基板等の配線基板に導体パターンを形成する配線基板の導体パターン形成方法に関する。
【0002】
【従来の技術】
従来の配線基板の導体パターン形成方法について図5を用いて説明する。
まず、配線基板の絶縁層10上に無電解銅めっき層12を形成する。図5(a)参照。なお、ここで絶縁層には、多層配線基板の場合に基材上に多層に形成される導体パターン相互の電気的絶縁性を確保する目的で導体パターン間に介挿される絶縁層が含まれる他、基材自体もまた含まれるものとする。以下同様。
次に、無電解銅めっき層12上にめっきレジスト14をパターニングする。図5(b)参照。
【0003】
次に、無電解銅めっき層12を給電層として露出する無電解銅めっき層12上に電解銅めっき層16をパターンめっきする。図5(c)参照。
次に、電解銅めっき層16上にエッチングレジスト18を形成する。図5(d)参照。エッチングレジスト18としては、はんだめっきやすずめっき等がある。
次に、めっきレジスト14を剥離する。図5(e)参照。
次に、エッチング液を用いて露出している無電解銅めっき層12を剥離する。図5(f)参照。エッチング液としてはアルカリエッチング液が用いられる。
最後に、電解銅めっき層16上のエッチングレジスト18を剥離する。これにより、配線基板の絶縁層10上に、無電解銅めっき層12上に電解銅めっき層16が積層されてなる導体パターン20が形成される。図5(g)参照。
【0004】
【発明が解決しようとする課題】
しかしながら、上述した配線基板の導体パターン形成方法では、無電解銅めっき層12を剥離するエッチング液としてアルカリエッチング液を使用しており、無電解銅めっきのみならず、電解銅めっきもエッチングされる。このため、導体パターン20を主として形成する電解銅めっき層16の厚みが薄くならないようにすべく、電解銅めっき層16のエッチング液に対する保護膜としてのエッチングレジスト18を電解銅めっき層16上に形成するのであるが、このエッチングレジスト18の形成工程と当該エッチングレジスト18の剥離工程が必須工程となり、導体パターン形成工程が複雑になる。
【0005】
また、エッチングレジスト18を電解銅めっき層16上に形成しても、アルカリエッチング液をエッチング液として使用する限りは、エッチングレジスト18で覆われていない電解銅めっき層16の側面部分がエッチングされて電解銅めっき層16の幅が細くなる。このため、従来ではこの電解銅めっき層16の細りを考慮して予め目標とする導体パターン20の幅よりも幅広の電解銅めっき層16を形成するようにしているが、この方法では予め目標とする導体パターン20の幅よりも電解銅めっき層16の幅を幅広に形成しなければならず、導体パターン20間の間隔(隙間)をめっきレジスト14の解像度の限界まで狭めることができないという課題がある。
従って、本発明は上記課題を解決すべくなされ、その目的とするところは、配線基板の導体パターン形成工程を簡略化でき、かつ電解銅めっき層の側面部分のエッチングを抑制して導体パターン間の間隔をより狭くすることができる配線基板の導体パターン形成方法を提供することにある。
【0006】
【課題を解決するための手段】
すなわち、本発明は、配線基板の絶縁層の表面に無電解銅めっき層が形成され、該無電解銅めっき層上に電解銅めっき層が形成されてなる配線基板の導体パターン形成方法において、前記絶縁層上に無電解銅めっき層を形成する無電解銅めっき層形成工程と、前記無電解銅めっき層上にめっきレジストをパターニングするレジスト形成工程と、前記めっきレジストから露出する前記無電解銅めっき層上に電解銅めっき層を形成する電解銅めっき層形成工程と、前記めっきレジストを剥離して前記電解銅めっき層形成部分以外の前記無電解銅めっき層を露出させるレジスト剥離工程と、露出した前記無電解銅めっき層を、硫酸、過酸化水素およびCuキレート剤を含む混合水溶液からなるエッチング液を用いて剥離する無電解銅めっき層剥離工程と、前記無電解銅めっき層剥離工程の前に、前記電解銅めっき層に加熱処理を施すアニール処理工程とを含み、前記アニール処理工程により、前記無電解銅めっき層と前記電解銅めっき層との結晶状態の差を大きくして前記エッチング液に対する両者のエッチングレートの差を大きくした後、前記無電解銅めっき層剥離工程によって前記無電解銅めっき層を選択的に剥離することを特徴とする。
これによれば、硫酸、過酸化水素およびCuキレート剤を含む混合水溶液からなるエッチング液では、無電解銅めっきと電解銅めっきの結晶状態の差からこれら2つのめっきに対するエッチングレートが大きく異なるため、無電解銅めっき層を選択的にエッチングすることが可能となる。アニール処理工程を設けると、さらに無電解銅めっきと電解銅めっきの結晶状態の差が大きくなり、エッチングレートの差が開くため、無電解銅めっき層を一層選択的にエッチングすることが可能となる。よって、電解銅めっき層をエッチング液から保護するためのエッチングレジストが不要となり、このエッチングレジストの形成工程と剥離工程が省け、導体パターン形成工程全体が簡略化できる。また、電解銅めっき層の厚みや幅が薄くなったり狭まったりすることがないため、電解銅めっき層の厚みや幅を当初から目標とする導体パターンの厚みや幅に設定することが可能となることから、めっきレジストの解像度の限界まで隙間を狭くした導体パターンが形成できる。
【0007】
また、前記アニール処理工程は、150℃、60分で行うことを特徴とする。
また、前記アニール処理工程は、前記レジスト剥離工程の後に行うことを特徴とする。
【0008】
【発明の実施の形態】
本発明に係る配線基板の導体パターン形成方法の好適な実施の形態を添付図面に基づいて説明する。
最初に、配線基板の導体パターン形成方法について図1を用いながら、従来例と比較しつつ説明する。なお、一例として従来例と同様に、配線基板の絶縁層10上に、無電解銅めっき層12上に電解銅めっき層16が形成されてなる導体パターン20を形成する場合を例として説明する。
【0009】
まず、配線基板の絶縁層10の表面に無電解銅めっき層12を形成する無電解銅めっき層形成工程を行う。図1(a)参照。
次に、無電解銅めっき層12の表面にめっきレジスト14をパターニングするレジスト形成工程を行う。図1(b)参照。
次に、めっきレジスト14から露出する無電解銅めっき層12の表面に電解銅めっき層16を形成する電解銅めっき層形成工程を行う。図1(c)参照。
以上、ここまでは従来の配線基板の導体パターン形成方法と同じである。
【0010】
次に、従来例では図5(d)に示すように、電解銅めっき層16の表面にエッチングレジスト18を形成していたが、本実施の形態においてはこのエッチングレジスト18の形成工程を行わず、めっきレジスト14を剥離するレジスト剥離工程を行う。これによって、電解銅めっき層16形成部分以外の無電解銅めっき層12が露出する。図1(d)参照。
そして最後に、エッチング液を用いて露出している無電解銅めっき層12を剥離する無電解銅めっき層剥離工程を行う。図1(f)参照。エッチング液としては、硫酸(4〜6%)、過酸化水素(5〜10%)およびCuキレート剤(微量)を含む混合水溶液からなるエッチング液が好適である。さらには、CuSO4 ・5H2 O(1%以下)、スルホン酸系有機物(1%以下)を含めた混合水溶液とすると好適である。また、Cuキレート剤としては複素環系有機物が考えられる。このようなエッチング液は、無電解銅めっきと電解銅めっきとの結晶状態の差から、これらのめっきに対するエッチングレートが異なり、電解銅めっき層16を殆どエッチングすることなく無電解銅めっき層12を選択的にエッチングすることができる。
【0011】
ここで、無電解銅めっきと電解銅めっきのエッチング液に対するエッチングレートが異なる理由としては、第1に各めっき法によって形成された各めっき被膜についてX線回折を行うと、電解銅めっきによる被膜にはCu原子が最も蜜に配列された状態を示す(111)面にピークが存在するが、無電解銅めっきによる被膜にはこのピークが存在せず、電解銅めっき被膜の方が無電解銅めっき被膜よりも結晶性が高いからであると考えられる。なお、電解銅めっきによる被膜に存在するピークは電解銅めっき被膜に加熱処理を施すことによって一層顕著になる。
また第2に、無電解銅めっき被膜は、被めっき物表面に点状に銅が析出していき、この点状の銅がつながってめっき被膜を形成する。それに対し、電解銅めっき被膜は、被めっき物表面に面状に銅が析出して形成されるものであり、この形成のしかたの相違により、無電解銅めっき被膜は電解銅めっき被膜に比較して表面が粗くなる傾向にあり、エッチング液のアタックを受けやすいと考えられる。
【0012】
これにより、電解銅めっき層16の厚みが薄くなったり、幅が狭くなったりすることがないため、電解銅めっき層16の厚みや幅を当初から目標とする導体パターン20の厚みや幅に合わせて設定することが可能となることから、めっきレジスト14の解像度の限界まで狭めた導体パターン20の形成が可能となり、微細な導体パターン形成が行える。
さらに、従来の導体パターン形成方法に比べて、電解銅めっき層16をエッチング液から保護するためのエッチングレジストが不要となり、このエッチングレジストの形成工程と剥離工程が省け、導体パターン形成工程全体が簡略化でき、工程の時間短縮が図れるという効果もある。
【0013】
また、さらに電解銅めっき層を形成する電解銅めっき層形成工程(図1(c))の後、エッチング液を用いて無電解銅めっき層12を剥離する工程(図1(f))の前に、図1(e)に示すように電解銅めっき層16に加熱処理を施すアニール処理工程を追加すると、さらに無電解銅めっきと電解銅めっきの結晶状態の差が大きくなり、エッチングレートの差が開くため、無電解銅めっき層12を一層選択的にエッチングすることが可能となる。これによって、電解銅めっき層16のエッチング量がより減少し、一層微細な導体パターン形成が行える。アニール処理の条件は一例として不活性ガス(一例としてN2 ガス)中において150℃、60分である。
【0014】
ここで、硫酸、過酸化水素およびCuキレート剤を含む混合水溶液からなるエッチング液の中でも、特にCuキレート剤として複素環系有機化合物が使用されているものが最も好適である。
アニール処理を行い、かつ複素環系有機化合物が使用されているエッチング液を使用した場合の、無電解銅めっき層12を選択的にエッチングする前と後の電解銅めっき層16の厚さ(膜厚)と幅(パターン幅)を測定した結果を図2に示す。なお、この場合の無電解銅めっき層12の厚さは2〜3μmであり、アニール条件は150℃、60分、またエッチング条件は、浸漬によるエッチングの場合には、液温25℃で浸漬時間が3〜3.5分、または液温30℃で浸漬時間が2〜2.5分である。また、スプレーによるエッチングの場合には、スプレー圧力0.5〜0.7kgf/cm2 の条件下で、液温30℃でスプレー時間が60秒(1m/min)、または液温35℃でスプレー時間が45秒(1.2〜1.4m/min)である。
この結果を見ると、エッチング処理後の電解銅めっき層16は、エッチング処理前に比べてめっき層の膜厚で1μm程度薄くなり、また幅は1μm程度細くなるだけで殆ど変化しない。なお、L/SのLは導体パターンの幅を、またSは導体パターン間の隙間の長さを示す。
【0015】
また、形成された配線基板の導体パターン20について、上記L/Sを、20/20、30/30、40/40、50/50というように変化させた場合の線間マイグレーション(絶縁抵抗と時間との関係)の評価(絶縁性評価)結果を図6に示す。なお、図6のグラフ中、40/40のデータは30/30のデータと略同じである。
これにより、いずれのL/Sの場合も、時間が経過してもその絶縁抵抗は基準絶縁抵抗値(約1.0×108 オーム)よりも大きな値であり、問題のないレベルにある。なお、この線間マイグレーションは図7に示す評価回路30を使用している。この評価回路30の内、A部が本発明の方法によって形成された導体パターン20であり、パターン幅がLであて、各導体パターン20は互いに平行であり導体パターン20同士の間隔(隙間)はSに設定される。また、この導体パターン20間に印加される電圧は直流5ボルトである。
【0016】
また、めっきレジスト14を剥離してから、電解銅めっき層16にアニール処理を施すようにしている理由は、アニール処理をめっきレジスト14にも施すと一般的にはめっきレジスト14の剥離が困難になるからであり、特にアニール処理を施してもめっきレジスト14の剥離性が低下しないのであれば、めっきレジストを剥離しない状態で電解銅めっき層16にアニール処理を施しても良い。
【0017】
以上述べてきた配線基板の導体パターン形成方法は、片面配線基板や両面配線基板に使用できるだけでなく、図3に示すような多層配線基板22の内層に位置する導体パターン20aや外面に位置する導体パターン20bを形成する際にも使用できる。
具体的にはこの多層配線基板22は図4に示す工程(ビルドアップ法)により形成されるが、図4(a)に示すように多層配線基板22の基材24の表面に導体パターン20aを形成する場合にも上述した配線基板の導体パターン形成方法を使用できるし、さらに図4(b)に示すようにこの上に絶縁層10を形成し、この絶縁層10上にビア形成用の凹部26に一部がかかる導体パターン20aを形成する場合にも使用できる。図4(c)参照。
さらに図4(b)と図4(c)に示す工程と同様の工程を繰り返すことによって、図4(d)と図4(e)のように絶縁層10を介して最外層に導体パターン20bが形成できる。
【0018】
【発明の効果】
本発明によれば、硫酸、過酸化水素およびCuキレート剤を含む混合水溶液からなるエッチング液では、無電解銅めっきと電解銅めっきの結晶状態の差からこれら2つのめっきに対するエッチングレートが大きく異なるため、無電解銅めっき層を選択的にエッチングすることが可能となる。よって、電解銅めっき層をエッチング液から保護するためのエッチングレジストが不要となり、このエッチングレジストの形成工程と剥離工程が省け、導体パターン形成工程全体が簡略化できるという効果がある。また、電解銅めっき層の厚みや幅が薄くなったり狭まったりすることがないため、電解銅めっき層の厚みや幅を当初から目標とする導体パターンの厚みや幅に設定することが可能となることから、めっきレジストの解像度の限界まで隙間を狭くした導体パターンが形成できるという効果もある。
さらに、電解銅めっき層を形成後、エッチング液を用いて無電解銅めっき層を剥離する前に、電解銅めっき層に対して熱処理を施すことにより、さらに無電解銅めっきと電解銅めっきの結晶状態の差が大きくなり、エッチングレートの差が開くため、無電解銅めっき層を一層選択的にエッチングすることが可能となる。これによって、電解銅めっき層のエッチング量がより減少し、一層微細な導体パターン形成が行えるという効果も奏する。
【図面の簡単な説明】
【図1】本発明に係る配線基板の導体パターン形成方法を示す工程図である。
【図2】図1に示す導体パターン形成方法により形成される導体パターンのエッチング液による膜厚とパターン幅の減少の度合いを示す評価図である。
【図3】多層配線基板の断面図である。
【図4】ビルドアップ法により図3の多層配線基板を形成する工程を示す工程図である。
【図5】従来の配線基板の導体パターン形成方法を示す工程図である。
【図6】線間マイグレーションの評価結果を示すグラフである。
【図7】図6の評価用回路である。
【符号の説明】
10 絶縁層
12 無電解銅めっき層
14 めっきレジスト
16 電解銅めっき層
20 導体パターン

Claims (3)

  1. 配線基板の絶縁層の表面に無電解銅めっき層が形成され、該無電解銅めっき層上に電解銅めっき層が形成されてなる配線基板の導体パターン形成方法において、
    前記絶縁層上に無電解銅めっき層を形成する無電解銅めっき層形成工程と、
    前記無電解銅めっき層上にめっきレジストをパターニングするレジスト形成工程と、
    前記めっきレジストから露出する前記無電解銅めっき層上に電解銅めっき層を形成する電解銅めっき層形成工程と、
    前記めっきレジストを剥離して前記電解銅めっき層形成部分以外の前記無電解銅めっき層を露出させるレジスト剥離工程と、
    露出した前記無電解銅めっき層を、硫酸、過酸化水素およびCuキレート剤を含む混合水溶液からなるエッチング液を用いて剥離する無電解銅めっき層剥離工程と
    前記無電解銅めっき層剥離工程の前に、前記電解銅めっき層に加熱処理を施すアニール処理工程とを含み、
    前記アニール処理工程により、前記無電解銅めっき層と前記電解銅めっき層との結晶状態の差を大きくして前記エッチング液に対する両者のエッチングレートの差を大きくした後、前記無電解銅めっき層剥離工程によって前記無電解銅めっき層を選択的に剥離することを特徴とする配線基板の導体パターン形成方法。
  2. 前記アニール処理工程は、150℃、60分で行うことを特徴とする請求項1記載の配線基板の導体パターン形成方法。
  3. 前記アニール処理工程は、前記レジスト剥離工程の後に行うことを特徴とする請求項1または2記載の配線基板の導体パターン形成方法。
JP01054499A 1998-02-02 1999-01-19 配線基板の導体パターン形成方法 Expired - Fee Related JP3714812B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01054499A JP3714812B2 (ja) 1998-02-02 1999-01-19 配線基板の導体パターン形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2089098 1998-02-02
JP10-20890 1998-02-02
JP01054499A JP3714812B2 (ja) 1998-02-02 1999-01-19 配線基板の導体パターン形成方法

Publications (2)

Publication Number Publication Date
JPH11284316A JPH11284316A (ja) 1999-10-15
JP3714812B2 true JP3714812B2 (ja) 2005-11-09

Family

ID=26345828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01054499A Expired - Fee Related JP3714812B2 (ja) 1998-02-02 1999-01-19 配線基板の導体パターン形成方法

Country Status (1)

Country Link
JP (1) JP3714812B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123622A (ja) * 2005-10-28 2007-05-17 Sumitomo Metal Mining Co Ltd フレキシブル配線基板及びその製造方法
TWI606760B (zh) * 2013-04-23 2017-11-21 Mitsubishi Gas Chemical Co Circuit board processing method and printed circuit board manufactured by the method
JP7193132B2 (ja) * 2019-03-07 2022-12-20 住友電工プリントサーキット株式会社 配線基板

Also Published As

Publication number Publication date
JPH11284316A (ja) 1999-10-15

Similar Documents

Publication Publication Date Title
US7523548B2 (en) Method for producing a printed circuit board
JP3736806B2 (ja) プリント配線基板、その製造方法および回路装置
US7495177B2 (en) Printed wiring board, its manufacturing method, and circuit device
TWI395531B (zh) 印刷配線基板、其製造方法以及半導體裝置
JP4695675B2 (ja) プリント配線基板の製造方法
JP2007165634A (ja) 配線基板の製造方法
US4394223A (en) Tin and gold plating process
KR20100009599A (ko) 프린트 배선 기판의 제조 방법 및 이 제조 방법에 의해 얻어진 프린트 배선 기판
JP4298597B2 (ja) 配線回路基板および配線回路基板の製造方法
US6254758B1 (en) Method of forming conductor pattern on wiring board
JP3714812B2 (ja) 配線基板の導体パターン形成方法
JP4658100B2 (ja) プリント配線基板および回路装置
JP2713037B2 (ja) プリント配線板及びその製造方法
JP5169894B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JP2005268593A (ja) プリント配線板およびその製造方法
JPH10135604A (ja) 105乃至400ミクロン膜厚並びに17乃至105ミクロン膜厚のハイブリットプリント回路の製造方法
JP3688940B2 (ja) 可撓性回路基板の配線パタ−ン形成法
KR830002578B1 (ko) 후막파인 패턴도전체(厚膜 fine patterned 導電體)의 제조 방법
JP2003008170A (ja) 両面可撓性回路基板の製造法
JP2020096005A (ja) 半導体パッケージ基板
JPH04294594A (ja) プリント回路基板の配線パターン形成方法
JP2000200974A (ja) ビルドアッププリント配線板の製造方法
JPH0344087A (ja) 電子回路基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100902

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130902

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees