JP2020096005A - 半導体パッケージ基板 - Google Patents
半導体パッケージ基板 Download PDFInfo
- Publication number
- JP2020096005A JP2020096005A JP2018230709A JP2018230709A JP2020096005A JP 2020096005 A JP2020096005 A JP 2020096005A JP 2018230709 A JP2018230709 A JP 2018230709A JP 2018230709 A JP2018230709 A JP 2018230709A JP 2020096005 A JP2020096005 A JP 2020096005A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- wiring pattern
- package substrate
- wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】絶縁性基板上に、配線パターンと絶縁樹脂層とを交互に積層した層を1層以上備えた半導体パッケージにおいて、配線パターンが、絶縁樹脂層との良好な密着性と、高速伝送性と、を兼ね備えている半導体パッケージを提供する。【解決手段】絶縁性基板1上に、配線パターン2−1、2−2と絶縁樹脂層6とを交互に積層した層を1層以上備えた半導体パッケージ基板において、高速伝送路として使用する配線パターンの表面の一部は粗化されていない表面を備えており、それ以外の配線パターンの表面は、粗化された表面を備えていることを特徴とする半導体パッケージ基板10。【選択図】図1
Description
本発明は、半導体パッケージ基板に関する。更に詳しくは、半導体パッケージ基板に形成された配線パターンが、絶縁樹脂層との良好な密着性と、高速伝送性と、を兼ね備えた半導体パッケージ基板に関する。
電子機器の小型化、軽量化と共に、高機能化や高速化が進められており、電子機器に組み込まれる半導体パッケージの配線パターンの微細化が進んでいる。
半導体装置が扱う電気信号の高速化(高周波数化)が進むと、配線(導体)の表面に電流が流れる表皮効果が顕著になるため、配線の表面の凹凸が大きくなると、信号の伝送距離が長くなるため信号遅延やエラーが起きるため、配線には、表面の平滑性の高いものが要求されている。
このように伝送特性の向上のため配線の表面の平滑性を高くすると、その上に積層する絶縁樹脂との密着性が低下して、積層した絶縁樹脂層が剥離する問題や、絶縁樹脂層に割れが発生するなどの問題があるため、密着性向上のいため配線パターンの表面に粗化処理を行っている。
しかしながら、平滑につくった配線層に対し、絶縁樹脂層との密着性を上げようと粗化処理をすると配線の断面形状が悪くなり、信号の伝送特性がわるくなるので、配線表面の粗度を高くできず、信号の伝送特性と、絶縁樹脂層との密着性の両方の要求特性を満たすような表面粗さとすることは非常に困難である。
上記の事情に鑑み、本発明は、絶縁性基板上に、配線パターンと絶縁樹脂層とを交互に積層した層を1層以上備えた半導体パッケージにおいて、配線パターンが、絶縁樹脂層との良好な密着性と、高速伝送性と、を兼ね備えている半導体パッケージを提供することを課題とする。
上記の課題を解決する手段として、本発明の請求項1に記載の発明は、絶縁性基板上に、配線パターンと絶縁樹脂層とを交互に積層した層を1層以上備えた半導体パッケージ基板において、
配線パターンの表面の一部は、粗化されていない表面であり、それ以外の配線パターンの表面は、粗化された表面であることを特徴とする半導体パッケージ基板である。
配線パターンの表面の一部は、粗化されていない表面であり、それ以外の配線パターンの表面は、粗化された表面であることを特徴とする半導体パッケージ基板である。
また、請求項2に記載の発明は、前記表面の一部が、配線パターンの上面であることを特徴とする請求項1に記載の半導体パッケージ基板である。
また、請求項3に記載の発明は、絶縁性基板上に、配線パターンと絶縁樹脂層とを交互に積層した層を1層以上備えた半導体パッケージ基板において、
配線パターンの表面は平滑面であり、それ以外の配線パターンの表面は、粗化された表面であることを特徴とする半導体パッケージ基板である。
配線パターンの表面は平滑面であり、それ以外の配線パターンの表面は、粗化された表面であることを特徴とする半導体パッケージ基板である。
本発明の半導体パッケージによれば、配線パターンのうち、高速伝送路として使用する配線パターンの表面は、その一部または全部が粗化されていないため高速伝送性の悪化が抑制され、且つ高速伝送路として使用されない配線パターンの表面は粗化されているため、絶縁樹脂層との密着性が確保される。
<半導体パッケージ基板>
(第1の実施形態)
本発明の半導体パッケージ基板の第1の実施形態(図1参照)は、絶縁性基板1上に、配線パターン2と絶縁樹脂層6とを交互に積層した層を1層以上備えた半導体パッケージ基板10である。
(第1の実施形態)
本発明の半導体パッケージ基板の第1の実施形態(図1参照)は、絶縁性基板1上に、配線パターン2と絶縁樹脂層6とを交互に積層した層を1層以上備えた半導体パッケージ基板10である。
本発明の半導体パッケージ基板において、高速伝送路7として使用する配線パターン2−1の表面の一部が粗化されていない表面5(平滑面)となっており、その他は粗化面4を備えており、それ以外の配線パターン2−2の表面は、粗化された表面4となっている。
そのため、高速伝送路として使用する配線パターン2−1においては、表面の凹凸形状が低減されるため、高速伝送性の悪化が抑制される。
そのため、高速伝送路として使用する配線パターン2−1においては、表面の凹凸形状が低減されるため、高速伝送性の悪化が抑制される。
高速伝送路として使用する配線パターン2−1には、粗化面4が一部にしか形成されていなくても、配線パターン2−1の近傍に形成されている非高速伝送路である配線パターン2−2が備えられている。配線パターン2−2の全表面は粗化面4となっているため、配線パターン2−1の絶縁性樹脂層6との密着性が十分では無い場合であっても、配線パターン2−2の絶縁性樹脂層6との密着性が良好であるため、全体として良好な密着性を保持することができる。
上記の配線パターン2−1の表面の一部とは、配線パターン2−1の上面であっても良い。これは図1(a)に示した構成である。
(第2の実施形態)
本発明の半導体パッケージ基板の第2の実施形態(図1(b)参照)は、高速伝送路7´として使用する配線パターン2−1の表面は、平滑面5であり、それ以外の配線パターン2−2の表面は、全てまたは一部が粗化された表面4(粗化面)である半導体パッケージ基板20である。その他は、第1の実施形態と同様である。
第2の実施形態においても、第1の実施形態と同じ理由により、配線パターン2−1の絶縁性樹脂層6との密着性が十分では無いが、配線パターン2−2の絶縁性樹脂層6との密着性が良好であるため、全体として良好な密着性を保持することができる。
本発明の半導体パッケージ基板の第2の実施形態(図1(b)参照)は、高速伝送路7´として使用する配線パターン2−1の表面は、平滑面5であり、それ以外の配線パターン2−2の表面は、全てまたは一部が粗化された表面4(粗化面)である半導体パッケージ基板20である。その他は、第1の実施形態と同様である。
第2の実施形態においても、第1の実施形態と同じ理由により、配線パターン2−1の絶縁性樹脂層6との密着性が十分では無いが、配線パターン2−2の絶縁性樹脂層6との密着性が良好であるため、全体として良好な密着性を保持することができる。
(絶縁性基板)
絶縁性基板1は、電気的な絶縁材料からなる基板であれば良く、特に限定する必要はない。半導体パッケージ基板として好適に使用可能な材料としては、例えば、ガラスエポキシ基板やガラス基板を挙げることができる。
絶縁性基板1は、電気的な絶縁材料からなる基板であれば良く、特に限定する必要はない。半導体パッケージ基板として好適に使用可能な材料としては、例えば、ガラスエポキシ基板やガラス基板を挙げることができる。
(配線パターン)
配線パターン2−1、2−2を形成する導電材料としては、電気伝導率と経済的な観点から銅箔を挙げることができるが、これに限定する必要はない。要求される配線パターンの厚さと線幅と電気伝導率を考慮して最適な導電材料を選択すれば良い。例えば、銅の他に、銀、アルミニウム、金属粉と樹脂からなる導電性インキなどを導電材料の選択肢として挙げることができる。導電材料の形態としては、金属箔の他に、スパッタリングや真空蒸着などのドライ成膜法を用いて形成した薄膜や、それらの薄膜をシード層として、その上に電解銅めっきなどにより形成した金属めっき膜であっても良い。
配線パターン2−1、2−2を形成する導電材料としては、電気伝導率と経済的な観点から銅箔を挙げることができるが、これに限定する必要はない。要求される配線パターンの厚さと線幅と電気伝導率を考慮して最適な導電材料を選択すれば良い。例えば、銅の他に、銀、アルミニウム、金属粉と樹脂からなる導電性インキなどを導電材料の選択肢として挙げることができる。導電材料の形態としては、金属箔の他に、スパッタリングや真空蒸着などのドライ成膜法を用いて形成した薄膜や、それらの薄膜をシード層として、その上に電解銅めっきなどにより形成した金属めっき膜であっても良い。
配線パターン2−1、2−2の形成方法としては、特に限定する必要は無く、従来から使用されてきた配線パターン形成技術を使用すれば良い。例えば、銅箔などの金属箔を絶縁性基板1上に積層した後、その上に感光性レジスト層を形成し、所望のパターンを備えたフォトマスクを介して露光し、現像することによりレジストパターンを形成する。そのレジストパターンをエッチングマスクとして、金属額の不要部を除去し、レジストパターンを剥離することによって、金属箔からなる導電体パターンを得ることができる。それを配線パターン2−1、2−2として使用することができる。
また、セミアディティブ法やパターンめっき法などの従来技術を使用することもできる。
また、銅や銀などの金属粉と樹脂を含む導電性インキを、スクリーン印刷や反転オフセット印刷などの印刷技術を用いることも可能である。
また、銅や銀などの金属粉と樹脂を含む導電性インキを、スクリーン印刷や反転オフセット印刷などの印刷技術を用いることも可能である。
(平滑面と粗化面)
本発明の半導体パッケージ基板における配線パターン2−1、2−2の平滑面5と粗化面4について説明する。
本発明の半導体パッケージ基板における配線パターン2−1、2−2の平滑面5と粗化面4について説明する。
本発明においては、平滑面5は、配線パターン2−1、2−2の表面のうち、積極的に表面粗化処理がなされていない表面であって良い。例えば、使用した元の銅箔の表面であって良い。或いは、電解めっきによって形成した銅めっき被膜のそのままの表面であっても良い。また、例えば、配線パターンの表面を、機械的研磨あるいはCMP(Chemical Mechanical Polishing、化学機械研磨)などの研磨技術を用いて積極的に表面粗さを小さくした表面であっても良い。
また、粗化面4は、例えば使用した銅箔の表面粗さより大きくする処理を施した面を指している。表面粗さを大きくする手段は限定されない。例えば、プリント配線基板の製造工程で、内層基板とプリプレグの密着性を上げるために使用される黒化処理を使用することができる。この処理は、銅の表面を酸化させることにより、銅の酸化物からなる針状結晶を成長させる事により、電子顕微鏡でないと観察する事ができない芝生状の表面形態を形成する。その表面にプリプレグの樹脂を溶融密着すると、アンカー効果により、密着性を増強するものである。また黒化処理の方法として多くの手法が知られており、いずれの方法であっても良い。例えば、銅の酸化物の針状結晶を還元処理した表面や、針状結晶を除去することにより、ある程度粗化された下地を露出させる手段であっても良い。
また、銅の表面と強固に付着可能な粒子を形成する手段であっても構わない。例えば、金属の微粒子を含む液体を銅の表面に塗布・乾燥した後、加熱処理することにより、金属の微粒子が銅の表面に固着させる方法を使用可能である。
(絶縁樹脂層)
絶縁樹脂層6としては、半導体パッケージの層間絶縁層などに使用される絶縁性樹脂で
あれば使用可能であり、特に限定する必要はない。液状であっても良いし、フィルム状であっても良い。感光性と非感光性のいずれであっても良い。樹脂の種類も特に限定されない。例えば、ABF(味の素ビルドアップフィルム、味の素ファインテクノ(株)製)などの層間絶縁フィルムを好適に使用することができる。
絶縁樹脂層6としては、半導体パッケージの層間絶縁層などに使用される絶縁性樹脂で
あれば使用可能であり、特に限定する必要はない。液状であっても良いし、フィルム状であっても良い。感光性と非感光性のいずれであっても良い。樹脂の種類も特に限定されない。例えば、ABF(味の素ビルドアップフィルム、味の素ファインテクノ(株)製)などの層間絶縁フィルムを好適に使用することができる。
(配線パターン)
配線パターン2−1、2−2としては、銅箔をフォトリソグラフィ法によりパターニングした導体パターンや、銅めっきを使用して作製したビルドアップ層を好適に使用することができるが、これに限定する必要はない。要求される配線の厚さ、線幅、導電率などを考慮して、銅箔、銅のめっき被膜、アルミニウム箔、導電性インキなどから選択することができる。
配線パターン2−1、2−2としては、銅箔をフォトリソグラフィ法によりパターニングした導体パターンや、銅めっきを使用して作製したビルドアップ層を好適に使用することができるが、これに限定する必要はない。要求される配線の厚さ、線幅、導電率などを考慮して、銅箔、銅のめっき被膜、アルミニウム箔、導電性インキなどから選択することができる。
<半導体パッケージ基板の製造方法>
次に、本発明の半導体パッケージの製造方法について、図2を使用して説明する。
次に、本発明の半導体パッケージの製造方法について、図2を使用して説明する。
まず絶縁性基板1の上に配線パターン2−1、2−2を形成する(図2(a)参照)。
絶縁性基板1は、例えば、従来から使用されて来たFR−4のガラスエポキシ基板であっても良いし、ガラス基板であっても良い。
配線パターン2−1、2−2の形成方法は、例えば、ガラスエポキシ基板に銅箔を積層した銅張積層板であっても良いし、ガラスエポキシ基板やガラス基板上に、密着層としてスパッタリング法、イオンプレーティング法、イオンアシスト蒸着法などを用いて、Ti薄膜を形成後、続けてCu薄膜を形成した積層体であっても良い。その様な銅箔やTi/Cu薄膜積層体を、フォトリソグラフィ法を用いてパターニングすることができる。密着層としては、Tiに限定する必要はなく、Al、Ni、Crなども使用することができる。
絶縁性基板1は、例えば、従来から使用されて来たFR−4のガラスエポキシ基板であっても良いし、ガラス基板であっても良い。
配線パターン2−1、2−2の形成方法は、例えば、ガラスエポキシ基板に銅箔を積層した銅張積層板であっても良いし、ガラスエポキシ基板やガラス基板上に、密着層としてスパッタリング法、イオンプレーティング法、イオンアシスト蒸着法などを用いて、Ti薄膜を形成後、続けてCu薄膜を形成した積層体であっても良い。その様な銅箔やTi/Cu薄膜積層体を、フォトリソグラフィ法を用いてパターニングすることができる。密着層としては、Tiに限定する必要はなく、Al、Ni、Crなども使用することができる。
次に、高速伝送路として使用する配線パターン2−1の粗化処理をしない面にのみ、粗化処理を阻止するマスク3を形成する。このマスク3の材料としては、次の工程である粗化処理に耐えることができる材料を使用する必要がある。例えば、各種の感光性レジストや非感光性のレジスト材料の中から選択すれば良い(図2(b)参照)。図2(b)は配線パターン2−1の上面のみにマスク3を形成した状態を例示している。
次に、粗化処理を行う(図1(c)参照)。粗化処理としては、例えば、配線パターン2−1、2−2として銅を使用した場合、銅の黒化処理浴として、100℃程度の10%水酸化ナトリウム溶液と亜塩素酸ナトリウム、ペルオキソニ硫酸カリウムなどの強酸化剤のアルカリ性混合溶液を使用して、マスク3で被覆された部分を除いた配線パターン2−1、2−2の表面の粗化を行うことができる。
次に、マスク3を剥離する(図2(d)参照)。マスク3を剥離することにより露出した配線パターン2−1の表面以外は、粗化された表面を備えている。配線パターン2−1のマスク3が形成されていた部分以外と、配線パターン2−2の全面が粗化されている。
次に、粗化処理された配線パターン2−1、2−2の上から絶縁性樹脂層6を形成する。絶縁性樹脂層6としては特に限定されないが、例えばフィルム状の層間絶縁層材料であるABFを配線パターン2−1、2−2の上から熱ラミネートすることにより形成することができる。層間絶縁材料6としては、フィルム型層間絶縁材料の他に、熱硬化型液状層間絶縁材料や現像型液状層間材料を使用することも可能である。
以上の様にして、絶縁性基板1の上に1層の配線パターン2−1、2−2を形成し、その上に絶縁性樹脂層6を形成した半導体パッケージ基板を得た。この半導体パッケージ基
板は、図1(a)に例示した半導体パッケージ基板10である。図1(b)に例示した半導体パッケージ基板20を得るには、図1(b)において、マスク3を、高速伝送路に使用する配線パターン2−1の全体を被覆する様に形成されば良い。
板は、図1(a)に例示した半導体パッケージ基板10である。図1(b)に例示した半導体パッケージ基板20を得るには、図1(b)において、マスク3を、高速伝送路に使用する配線パターン2−1の全体を被覆する様に形成されば良い。
また、絶縁性樹脂層6の上に、ビルドアップ層を形成することも可能である。ビルドアップ層の中に高速伝送路を備える場合は、図1(a)〜(e)を繰り返せば良い。
1・・・絶縁性基板
2−1、2−2・・・配線パターン
3・・・(表面粗化を阻止する)マスク
4・・・粗化面(粗化された面)
5・・・平滑面(粗化されていない面)
6・・・絶縁樹脂層
7、7´・・・高速伝送路
10、20・・・半導体パッケージ基板
2−1、2−2・・・配線パターン
3・・・(表面粗化を阻止する)マスク
4・・・粗化面(粗化された面)
5・・・平滑面(粗化されていない面)
6・・・絶縁樹脂層
7、7´・・・高速伝送路
10、20・・・半導体パッケージ基板
Claims (3)
- 絶縁性基板上に、配線パターンと絶縁樹脂層とを交互に積層した層を1層以上備えた半導体パッケージ基板において、
配線パターンの表面の一部は、粗化されていない表面であり、それ以外の配線パターンの表面は、粗化された表面であることを特徴とする半導体パッケージ基板。 - 前記表面の一部が、配線パターンの上面であることを特徴とする請求項1に記載の半導体パッケージ基板。
- 絶縁性基板上に、配線パターンと絶縁樹脂層とを交互に積層した層を1層以上備えた半導体パッケージ基板において、
配線パターンの表面は平滑面であり、それ以外の配線パターンの表面は、粗化された表面であることを特徴とする半導体パッケージ基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018230709A JP2020096005A (ja) | 2018-12-10 | 2018-12-10 | 半導体パッケージ基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018230709A JP2020096005A (ja) | 2018-12-10 | 2018-12-10 | 半導体パッケージ基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020096005A true JP2020096005A (ja) | 2020-06-18 |
Family
ID=71085088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018230709A Pending JP2020096005A (ja) | 2018-12-10 | 2018-12-10 | 半導体パッケージ基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020096005A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102696A (ja) * | 1999-09-30 | 2001-04-13 | Kyocera Corp | 配線基板及びその製造方法 |
JP2010258415A (ja) * | 2009-02-12 | 2010-11-11 | Sumitomo Bakelite Co Ltd | 複合体、複合体の製造方法及び半導体装置 |
JP2015015285A (ja) * | 2013-07-03 | 2015-01-22 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP2016063120A (ja) * | 2014-09-19 | 2016-04-25 | 凸版印刷株式会社 | 多層プリント配線板の形成方法 |
CN107635349A (zh) * | 2017-09-07 | 2018-01-26 | 华为技术有限公司 | 电路板及终端设备 |
-
2018
- 2018-12-10 JP JP2018230709A patent/JP2020096005A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102696A (ja) * | 1999-09-30 | 2001-04-13 | Kyocera Corp | 配線基板及びその製造方法 |
JP2010258415A (ja) * | 2009-02-12 | 2010-11-11 | Sumitomo Bakelite Co Ltd | 複合体、複合体の製造方法及び半導体装置 |
JP2015015285A (ja) * | 2013-07-03 | 2015-01-22 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP2016063120A (ja) * | 2014-09-19 | 2016-04-25 | 凸版印刷株式会社 | 多層プリント配線板の形成方法 |
CN107635349A (zh) * | 2017-09-07 | 2018-01-26 | 华为技术有限公司 | 电路板及终端设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060070769A1 (en) | Printed circuit board and method of fabricating same | |
JP2000294921A (ja) | プリンス基板及びその製造方法 | |
US20140060893A1 (en) | Printed circuit board and method for manufacturing the same | |
US11690178B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
US9497853B2 (en) | Printed circuit board and method for manufacturing the same | |
JP2009260216A (ja) | 配線基板の製造方法 | |
JP4195706B2 (ja) | プリント配線板およびその製造方法 | |
JP2005039233A (ja) | ビアホールを有する基板およびその製造方法 | |
JP4730222B2 (ja) | 配線基板の製造方法 | |
JP6065357B2 (ja) | プリント配線板の製造方法 | |
JP2020096005A (ja) | 半導体パッケージ基板 | |
JP2006080424A (ja) | 配線基板およびその製造方法 | |
JP2005166917A (ja) | プリント配線板およびその製造方法 | |
JP4752357B2 (ja) | 積層板の製造方法およびプリント配線基板の製造方法 | |
JP2005217216A (ja) | 半導体装置用両面配線テープキャリアおよびその製造方法 | |
JP2005136282A (ja) | 多層配線基板及びその製造方法 | |
JP5369950B2 (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
JP6098118B2 (ja) | 多層プリント配線板およびその製造方法 | |
KR20030073919A (ko) | 단일 에칭 세미 애디티브 방식을 이용한 다층인쇄회로기판의 제조방법 | |
JP2016012634A (ja) | 多層プリント配線板およびその製造方法 | |
JPH1168291A (ja) | プリント配線板及びその製造方法 | |
JP2005268593A (ja) | プリント配線板およびその製造方法 | |
JP4337408B2 (ja) | プリント配線板の製造方法 | |
JP2006049642A (ja) | 両面配線テープキャリアの製造方法およびその方法により製造されたテープキャリア | |
JP2001189536A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230418 |