JPH04294594A - プリント回路基板の配線パターン形成方法 - Google Patents

プリント回路基板の配線パターン形成方法

Info

Publication number
JPH04294594A
JPH04294594A JP5997191A JP5997191A JPH04294594A JP H04294594 A JPH04294594 A JP H04294594A JP 5997191 A JP5997191 A JP 5997191A JP 5997191 A JP5997191 A JP 5997191A JP H04294594 A JPH04294594 A JP H04294594A
Authority
JP
Japan
Prior art keywords
wiring pattern
pattern
metal film
mask pattern
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5997191A
Other languages
English (en)
Inventor
Kazuaki Sato
和昭 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5997191A priority Critical patent/JPH04294594A/ja
Publication of JPH04294594A publication Critical patent/JPH04294594A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、各種電子機器の回路構
成に広く使用されるプリント回路基板の配線パターン形
成方法に関する。
【0002】最近、特に大型の電算機あるいは通信機器
等に使用されるプリント回路基板は更に高集積化された
半導体装置等の電子部品が高密度実装されるに伴い、絶
縁基板に形成される配線パターンの微細化と高密度化が
必要となり、絶縁基板に銅箔を接着させて配線パターン
部の主要はその銅箔に部分メッキ,例えば最終的に半田
等のメッキを行って、その半田をマスクとして銅箔部を
エッチングすることにより配線パターンを形成するセミ
アディティブパターンのエッチング法が採用されている
【0003】しかるに、ウエットエッチング法で配線パ
ターンを形成すると、形成された配線パターンにはサイ
ドエッチングが非常に大きくなるからエッチング液の管
理が困難となっている。また、ドライエッチング法では
、銅箔部に対してマスクとなる金属部のエッチングスピ
ードが大であるため、有機レジストによるマスクという
二重保護を行わねばならないので、セミアディティブパ
ターンのエッチング法で簡単にマスクパターンが形成で
きるとともに、サイドエッチングが最小となる新しいプ
リント回路基板の配線パターン形成方法が要求されてい
る。
【0004】
【従来の技術】従来広く使用されているプリント回路基
板の配線パターン形成方法の一例を図4に示す。
【0005】(A) は、スパッタリング,蒸着,或い
は化学蒸着法(CVD)等で、アルミナ等の焼成により
形成した絶縁基板1の表面に順次Cr:1500Åm,
Ti:500Åm,Cu;10000Åmのメタライジ
ングを行うことにより、当該絶縁基板1の全面に1.2
μmのパネル金属膜2を形成した状態、(B) は、上
記パネル金属膜2の上面に10μmのレジスト膜3を施
した後に、配線パターンを形成する部分のレジスト膜3
を除去して配線パターンと同一形状のパネル金属膜2を
露出させた状態、(C) は、上記パネル金属膜2を露
出した部分に、Cu:5μm,Ni;2μm,Au:1
〜2μmを順次メッキして、Cuメッキ層4−1 ,N
iメッキ層4−2 の上にAuメッキ層4−3 を有す
るマスクパターン4を形成した状態、(D) は、上記
レジスト膜3を除去して、配線パターンと同一形状のマ
スクパターン4と全パネル金属膜2を露出させた状態、
(E) は、当該絶縁基板1をエッチング液5に浸漬し
た状態、(F) は、上記マスクパターン4および、当
該マスクパターン4を形成した部分以外の全パネル金属
膜2をエッチングで除去して、絶縁基板1の表面に配線
パターン6を形成した状態、のウエットエッチング法よ
りAuメッキ層4−3 を有する配線パターンが形成さ
れている。
【0006】また、図4(A),(B),(C),(D
) と同一方法で絶縁基板1の表面にパネル金属膜2と
マスクパターン4を形成して、図示していないが前記マ
スクパターン4の上面のみにレジスト膜を施すか、また
は図4(C) のAuメッキ層4−3 を3〜4倍の厚
みに形成し、リアクティブ−イオンエッチング(RIE
),イオンミーリング等を行って、上記マスクパターン
4と当該マスクパターン4が形成された部分以外の全パ
ネル金属膜2を除去するドライエッチング法により配線
パターンが形成されている。
【0007】
【発明が解決しようとする課題】以上説明した従来のウ
エットエッチング法による配線パターン形成方法で問題
となるのは、パネル金属2とマスクパターン4の金属と
の間で局分電池が生じてサイドエッチングが非常に大き
くなり、従って図5に示すように形成しようとする二十
数μmの配線パターン6の下部が約十μmと細くなって
配線抵抗の増大等をコントロールすることが困難となる
【0008】そのため、局分電池を発生させないように
エッチング液5に酸化剤を加えて酸化金属を除去する方
法を採用しているが、酸化剤を含むエッチング液5は不
安定で管理が難しくなるという問題が発生する。
【0009】また、ドライエッチング法ではリアクティ
ブ−イオンエッチング,イオンミーリング等によるパネ
ル金属膜2とマスクとなるマスクパターン4との選択比
が大きい(通常マスクパターン金属のエッチングまたは
ミーリングスピードが大である)ため、マスクパターン
4の金属膜をパネル金属膜2に対し5〜10倍の厚さで
電着しなければならない。
【0010】このマスクパターン4を形成するAuやP
tは非常に高価で、なお且つメッキで行う場合でも、A
uやPtは溶解イオンのみの浴中金属配分のためにメッ
キ液の劣化等による浴変動が著しく管理が難しく、更に
AuやPtは電着応力が非常に強く、厚付けすることに
よって自己破壊を生じクラック等が発生するので、有機
レジストによるマスクという二重保護をとっているがそ
の工数の増大や、マスクとパターンの相対的な位置ずれ
が発生する問題が生じている。
【0011】本発明は上記のような問題点に鑑み、セミ
アディティブパターンを形成するウエットエッチングで
はサイドエッチングが最小となり、ドライエッチング法
ではマスクパターンを簡単に形成することができる新し
いプリント回路基板の配線パターン形成方法の提供を目
的とする。
【0012】
【課題を解決するための手段】本発明は、図1に示すよ
うに絶縁基板1の表面にパネル金属膜2を形成して、当
該パネル金属膜2の上面に、形成する配線パターンと同
一形状で最上部に卑なる金属の第二Cuメッキ層14−
4を施したマスクパターン14を形成し、当該マスクパ
ターン14と同時に上記パネル金属膜2をウエットエッ
チングすることにより絶縁基板1の表面に配線パターン
16を形成する。
【0013】また、図2に示すように表面がCu層より
なるパネル金属膜2を絶縁基板1の上面に施して、形成
する配線パターンと同一形状で最上部に当該パネル金属
膜2の表面と同一材質の第二Cuメッキ層24−4を最
上部に施したマスクパターン24を上記パネル金属膜2
の上面に形成し、当該マスクパターン24をマスクとし
て上記パネル金属膜2と同時にドライエッチング25す
ることにより絶縁基板1の表面に配線パターン16を形
成する。
【0014】
【作用】本発明の図1に示すようなウエットエッチング
においては、同時にエッチングされるマスクパターン1
4の金属とパネル金属膜2表面の金属が同一であるので
、マスクパターン14の側断面には僅かに異種金属が露
出するだけで絶対面積は少なくなって、局分電池の発生
が小さくなることによりサイドエッチングが最小となる
【0015】図2に示すようなドライエッチング法では
、例えはイオンミーリング25により叩かれるパネル金
属膜2の表面とマスクパターン24の上面金属は全て同
じであるから、図3に示すようにパネル金属膜2の表面
,例えばCu層2−3 のエッチングが早くなる。
【0016】また、マスクパターン24の各メッキ層は
、パネル金属膜2の理論的にエッチングできる時間分に
耐える厚さより僅かに薄くしておけば、エッチングが完
了した時点で形成された配線パターン16の表面に不要
な金属が残渣しない良好な配線パターン16を得ること
が可能となる。
【0017】
【実施例】以下図1および図3について本発明の実施例
を詳細に説明する。図1は本発明の第一実施例によるプ
リント回路基板の配線パターン形成方法を示す工程順側
断面図、図2は第二実施例による配線パターン形成方法
を示す工程順側断面図、図3は本実施例の作用を説明す
る断面図を示し、図中において、図3および図4と同一
部材には同一記号が付してある。
【0018】本発明の第一実施例のウエットエッチング
法によるプリント回路基板の配線パターン形成方法を図
1に示す。(A) は、スパッタリング,蒸着,或いは
化学蒸着法等で、アルミナ等の焼成により形成した絶縁
基板1の表面に順次、Cr:1500Åm,Ti:50
0Åm,Cu;10000Åmのメタライジングを行う
ことにより、絶縁基板1の全面に従来と同様1.2μm
のパネル金属膜2を形成した状態、(B) は、上記パ
ネル金属膜2の上面に10μmのレジスト膜3を施した
後に、配線パターンを形成する部分のレジスト膜3を除
去して配線パターンと同一形状のパネル金属膜2を従来
と同様に露出させた状態、(C) は、上記パネル金属
膜2を露出した部分に、Cu:5μm,Ni;2μm,
Au:1μmを順次メッキした上に更にCuメッキを約
2μm施して、第一Cuメッキ層14−1,Niメッキ
層14−2,Auメッキ層14−3, 第二Cuメッキ
層14−4よりなるマスクパターン14を形成した状態
、(D) は、上記レジスト膜3を除去してマスクパタ
ーン14と全パネル金属膜2を露出させた状態、(E)
 は、上記絶縁基板1をエッチング液5に浸漬した状態
、(F) は、上記マスクパターン14と当該マスクパ
ターン14形成部分以外の全パネル金属膜2をエッチン
グで除去して絶縁基板1の表面に微細幅の配線パターン
16を形成した状態、の工程で上面にAuメッキ層14
−3を露出した配線パターンを形成する。
【0019】その結果、除去されるマスクパターン14
表面の金属とパネル金属膜2表面の金属が同一, 或い
はマスクパターン14の表面に電極電位の大きいAu(
イオン化傾向の大きな金属)が施されているので、マス
クパターン14の側断面には僅かに異種金属が露出する
だけで絶対面積は少なくなるともに、マスクパターン1
4上にパネル金属膜2の表面と同一の金属を当該パネル
金属厚みより0.数μm厚くされているので、パネルエ
ッチングが完了しても配線パターン16上に不要な金属
が残るが、貴な電位を持つパターン表面金属と電池を起
こして不要な金属のみと速く反応して不要な金属が除去
される。
【0020】更に、マスクパターン14とパネル金属膜
2の膜厚分配は電位ファクターから考慮すると、図3に
示すマスクパターン24の第二Cuメッキ層24−4は
パネル金属膜2のCu層2−3 の厚さと同等か5%ア
ップ程度の厚さで、サイドエッチングが最小となる配線
パターン16を形成することができる。
【0021】次に第二実施例のドライエッチング法によ
る配線パターンの形成方法は、図1(A),(B) に
示すように上記ウエットエッチング法と同一方法で配線
パターンと同一形状のパネル金属膜2を露出させ、図1
(C) においては、図2(E) に示すような5μm
の第一Cuメッキ層24−1と2μmのNiメッキ層2
4−2および1μmをAuメッキ層24−3を順次形成
した上面に、更に約2μmの第二Cuメッキ層24−4
を施してマスクパターン24を形成した後に、図1(D
) に示す如く絶縁基板1の前記レジスト膜3を除去し
てマスクパターン24と全パネル金属膜2を露出させる
【0022】そして、図2(E) に示す如くリアクテ
ィブ−イオンエッチング,イオンミーリング25等によ
り、上記マスクパターン24とパネル金属膜2を除去す
ることにより、図2(F) に示すような絶縁基板1の
表面に微細幅の配線パターン16が形成される。
【0023】本ドライエッチング法では、図3に示すよ
うにマスクパターン24の第一Cuメッキ層24−1,
 Niメッキ層24−2, Auメッキ層24−3, 
および第二Cuメッキ層24−4は、パネル金属膜2の
Cr層2−1,Ti層2−2,Cu層2−3 の理論的
にエッチングできる時間分に耐える厚さを加味している
から、パネル金属膜2の各属が全て無くなる厚さよりマ
スクパターン24の厚さを僅かに薄くしておけばエッチ
ングが完了した時点で形成された配線パターンの表面に
不要な金属が残渣しないので、配線パターン16のAu
メッキ層24−3を例えば最終的に1μm残したい時に
は次の計算式で求められる。
【0024】 tCu=TCu×0.8T             
   (1)tAu=(TCu×0.2T)+K   
     (2)K:最終的なAu厚さ t:メッキ厚  μm また、ミーリング時間(μm/min )は、tCu/
TCu+tTi/TTi+tCr/TCr=Tとなる。
【0025】ここで、(1)式の0.8と(2)式の0
.2の定数は、パターン上に電着されるメッキの能力,
即ち膜厚のバラツキの程度で変化する。無電解メッキの
ように均一に付着するタイプでは(1)式の0.9と(
2)式の0.1にもなる。しかし通常電解メッキでは(
1)式の0.8と(2)式の0.2から、(1)式の0
.6と(2)式の0.4の比にすると残渣物が無く良好
な配線パターン16を得ることができる。
【0026】その結果、簡単にマスクパターンが形成で
きるとともに品質の良い配線パターンを形成することが
できる。
【0027】
【発明の効果】以上の説明から明らかなように本発明に
よれば極めて簡単な方法で、ウエットエッチングではサ
イドエッチングが最小となり、ドライエッチング法では
マスクパターンを簡単に形成することができて、品質の
良いセミアディティブパターンを形成することができる
等の利点があり、著しい経済的及び、信頼性向上の効果
が期待できるプリント回路基板の配線パターン形成方法
を提供することができる。
【図面の簡単な説明】
【図1】  本発明の第一実施例によるプリント回路基
板の配線パターン形成方法を示す工程順側断面図である
【図2】  第二実施例による配線パターン形成方法を
示す工程順側断面図である。
【図3】  本実施例の作用を説明する断面図である。
【図4】  従来の配線パターン形成方法を示す工程順
側断面図である。
【図5】  問題点の一例を示す模式的側断面図である
【符号の説明】
1は絶縁基板、 2はパネル金属膜、 2−1 はCr層、                
      2−2 はTi層、2−3 はCu層、 3はレジスト膜、 5はエッチング液 14, 24はマスクパターン、 14−1, 24−1は第一Cuメッキ層、     
 14−2, 24−2はNiメッキ層、 14−3, 24−3はAuメッキ層、       
   14−4, 24−4は第二Cuメッキ層、 25はイオンミーリング、 16は配線パターン、

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】    絶縁基板(1) の表面に形成さ
    れたパネル金属膜(2) の上面に、配線パターンと同
    一形状で、最上部に前記パネル金属膜(2) より卑な
    る金属膜(14−4)を施したマスクパターン(14)
    を形成し、当該マスクパターン(14)と同時に上記パ
    ネル金属膜(2)をウエットエッチングすることにより
    、該絶縁基板(1)表面に配線パターン(16)を形成
    したことを特徴とするプリント回路基板の配線パターン
    形成方法。
  2. 【請求項2】    絶縁基板(1) の表面にパネル
    金属膜(2) を施してその上面に、配線パターンと同
    一形状で、最上部に当該パネル金属膜(2) の表面と
    同一材質の金属層(24−4)を施したマスクパターン
    (24)を形成し、当該マスクパターン(24)をマス
    クとして上記パネル金属膜(2) と同時にドライエッ
    チング(25)することにより絶縁基板(1) の表面
    に配線パターン(16)を形成したことを特徴とする請
    求項1記載のプリント回路基板の配線パターン形成方法
JP5997191A 1991-03-25 1991-03-25 プリント回路基板の配線パターン形成方法 Pending JPH04294594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5997191A JPH04294594A (ja) 1991-03-25 1991-03-25 プリント回路基板の配線パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5997191A JPH04294594A (ja) 1991-03-25 1991-03-25 プリント回路基板の配線パターン形成方法

Publications (1)

Publication Number Publication Date
JPH04294594A true JPH04294594A (ja) 1992-10-19

Family

ID=13128569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5997191A Pending JPH04294594A (ja) 1991-03-25 1991-03-25 プリント回路基板の配線パターン形成方法

Country Status (1)

Country Link
JP (1) JPH04294594A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107347230A (zh) * 2016-05-06 2017-11-14 鹏鼎控股(深圳)股份有限公司 电路板的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107347230A (zh) * 2016-05-06 2017-11-14 鹏鼎控股(深圳)股份有限公司 电路板的制备方法
CN107347230B (zh) * 2016-05-06 2019-08-20 宏恒胜电子科技(淮安)有限公司 电路板的制备方法

Similar Documents

Publication Publication Date Title
JP3361556B2 (ja) 回路配線パタ−ンの形成法
US5284548A (en) Process for producing electrical circuits with precision surface features
US4312897A (en) Buried resist technique for the fabrication of printed wiring
WO2002005604A1 (fr) Feuille de cuivre composite a feuille support, procede de fabrication de carte imprimee a circuit de resistance, et carte imprimee a circuit de resistance
JPH06120630A (ja) プリント配線基板用の銅箔
US3890177A (en) Technique for the fabrication of air-isolated crossovers
US5733468A (en) Pattern plating method for fabricating printed circuit boards
WO1987007654A1 (en) Printed circuit board fine line plating
US3798060A (en) Methods for fabricating ceramic circuit boards with conductive through holes
JPH04294594A (ja) プリント回路基板の配線パターン形成方法
JPH05218646A (ja) 薄膜多層配線基板の製造方法
JPH0864934A (ja) プリント配線板の製造方法
JPH08107264A (ja) 高密度配線板及びその製造方法
JPH06268355A (ja) プリント配線板およびその製造方法
JPH06169145A (ja) プリント配線板の製造方法
JP3714812B2 (ja) 配線基板の導体パターン形成方法
JPH0245996A (ja) 混成集積回路の製造方法
JPH03225894A (ja) プリント配線板の製造方法
JPH0823166A (ja) 多層配線基板の製造方法
JPH10135604A (ja) 105乃至400ミクロン膜厚並びに17乃至105ミクロン膜厚のハイブリットプリント回路の製造方法
JP2790884B2 (ja) 導体パターンの形成方法
JPH06112628A (ja) 配線パターンを有する回路基板の製造方法
JPS6097691A (ja) 厚膜薄膜配線基板の製造方法
JPH02105596A (ja) 印刷配線板の製造方法
JPS6014453A (ja) 金属層パタ−ンの形成方法