JP2790884B2 - 導体パターンの形成方法 - Google Patents

導体パターンの形成方法

Info

Publication number
JP2790884B2
JP2790884B2 JP4208390A JP4208390A JP2790884B2 JP 2790884 B2 JP2790884 B2 JP 2790884B2 JP 4208390 A JP4208390 A JP 4208390A JP 4208390 A JP4208390 A JP 4208390A JP 2790884 B2 JP2790884 B2 JP 2790884B2
Authority
JP
Japan
Prior art keywords
plating layer
pattern
resist film
etching
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4208390A
Other languages
English (en)
Other versions
JPH03244185A (ja
Inventor
修 笠井
靖弘 唐橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4208390A priority Critical patent/JP2790884B2/ja
Publication of JPH03244185A publication Critical patent/JPH03244185A/ja
Application granted granted Critical
Publication of JP2790884B2 publication Critical patent/JP2790884B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概要〕 導体パターンの形成方法に関し、 サイドエッチングを抑制するようにして導体パターン
の細線化を可能にすることを目的とし、 基板上にパネルめっき層を形成する工程と、上記形成
されたパネル層上にめっきレジスト膜を形成する工程
と、上記形成されためっきレジスト膜を導体パターンに
対応して除去する工程と、除去された部分にパターンめ
っき層を形成する工程と、 上記形成されたパターンめっき層の上面にエッチング
レジスト層を形成する工程と、この後、上記めっきレジ
スト膜を除去する工程と、上記パネルめっき層のうち上
記パターンめっき層以外の部分を除去すべくエッチング
する工程とよりなり、上記基板上に、上記パターンめっ
き層と上記パネルめっき層のうち上記パターンめっき層
に対応する部分とよりなる導体パターンを形成する方法
において、上記めっきレジスト膜を、上記パネルめっき
層に接する部分がキレート剤無しのめっきレジスト膜で
あり、これより上層側がキレート剤入りのめっきレジス
ト膜である二層構造とし、この二層構造のめっきレジス
ト膜を上記導体パターンに対応して除去して、ここに上
記パターンめっき層を形成し、上記キレート剤入りめっ
きレジスト膜に接する上記パターンめっき層の側面に上
記キレート剤によるエッチングレジスト性を有する有機
被膜を形成し、上記めっきレジスト膜が除去され、上面
に有機被膜を有さずに、上記パネルめっき層が露出さ
れ、側面に上記有機被膜を有してパターンめっき層が露
出されたものに対してエッチングを行うよう構成する。
〔産業上の利用分野〕
本発明は導体パターンの形成方法に関する。
近年、プリント配線板においては、部品実装の高密度
に対応すべく、導体パターンを細線化して高密度に配す
ることが要求されている。
導体パターンの幅は、従来、最小でも100μm程度で
あったものが、その半分の50μm程度にまで細線化する
ことが必要となってきている。
そこで、これに対応すべく、微細な導体パターンを信
頼性良く形成することのできる方法の開発が必要とされ
ている。
〔従来の技術〕
第3図(A)乃至(H)は従来の導体パターンの形成
方法の1例を示す。
まず、同図(A),(B)に示すように表面に銅箔2
を有する基板1の表面に、パネル銅めっきをして、パネ
ル銅めっき層3を形成する。
次に、同図(C)に示すように、パネル銅めっき層3
の表面にめっきレジスト膜4を形成し、導体パターンの
マスク5を載せる。
導体パターンマスク5のパターン6の幅(フィルム
幅)はW1である。
次に露出し、現像して、同図(D)に示すように、め
っきレジスト膜4のSパターン6に対応する部分を除去
する。7は除去された部分を示す。
次に、同図(E)に示すように、電界めっきによりパ
ターン銅めっきを行い、上記の除去された部分7に、パ
ターン銅めっき層8を形成する。
次に、同図(F)に示すように、電界めっきによりエ
ッチングレジストめっきを行い、上記のパターン銅めっ
き層8のの上面にエッチングレジストめっき層9を形成
する。
次に、同図(G)に示すように、めっきレジスト膜4
を除去する。これにより、パネル銅めっき層3上に、パ
ターン銅めっき層8とエッチングレジストめっき層9と
の二層構造部分が残置された状態となる。
次に、これをエッチングし、パネル銅めっき層3及び
銅箔2を除去し、同図(H)に示すように、基板1上に
導体パターン10が形成される。
金箔2の厚さt1は約10μm,パネル銅めっき層3の厚さ
t2は約10μm,めっきレジスト膜4の厚さt3は約80μmで
あり、導体パターン10の厚さt4は約100μmである。
〔発明が解決しようとする課題〕
第1図(G)の状態において、パターン銅めっき層8
は、その両側の側面8a,8bが露出した状態にあり、エッ
チング時には、エッチング液は、第4図中矢印20で示す
ように、パネル銅めっき層3の上面に使用すると共に、
矢印21で示すように、上記パターン銅めっき層8の側面
8aにも作用する。なお、エッチング液は矢印22で示すよ
うに、パターン銅めっき層8の上面8cにも作用するけれ
ども、エッチングレジストめっき層9によって上面8cか
らのエッチングは制限されている。
このため、パターン銅めっき層8の側面8a,8bも本来
除去れるべきパネル銅めっき層3の上面と同程度に溶解
し、エッチングは、第4図中二点鎖線→→で示す
ように進行して終了する。
従って、サイドエッチング量Aが銅箔2とパネル銅め
っき層3とを合せた厚さBと同程度になって相当に大と
なる。
またサイドエッチング量Aは一般的に制御ができず、
場所によってはBよりも大となる場合もある。
この結果、導体パターン10は、理想的には、第3図
(H)中二点鎖線で示すように、厚さ方向に亘って同一
幅(パターン6の幅W1)であり、断面四角形状のもので
あるべきところが、実際には中央部が相当にくびれて幅
挾(W2)となったものとなってしまう。25は理想的な導
体パターンを示す。
従って、従来の導体パターンは上記のサイドエッチン
グ量Aを加味する必要があり、幅は100μmが限度であ
り、それより幅挟とすると、導体パターン10の導体抵抗
が高くなり、また導体パターン10基板1への密着強度が
場所によっては角低下して剥離し易くなるため、更に細
線化を図ることは実際上困難であった。
本発明はサイドエッチングを抑制するようにして導体
パターンの細線化を可能とする導体パターンの形成方法
を提供することを目的とする。
〔課題を解決するための手段〕
本発明は、基板上にパネルめっき層を形成する工程
と、 上記形成されたパネル層上にめっきレジスト膜を形成
する工程と、 上記形成されためっきレジスト膜を導体パターンに対
応して除去する工程と、 除去された部分にパターンめっき層を形成する工程
と、 上記形成されたパターンめっき層の上面にエッチング
レジスト層を形成する工程と、 この後、上記めっきレジスト膜を除去する工程と、 上記パネルめっき層のうち上記パターンめっき層以外
の部分を除去すべくエッチングする工程とよりなり、 上記基板上に、上記パターンめっき層と上記パネルめ
っき層のうち上記パターンめっき層に対応する部分とよ
りなる導体パターンを形成する方法において、 上記めっきレジスト膜を、上記パネルめっき層に接す
る部分がキレート剤無しのめっきレジスト膜であり、こ
れより上層側がキレート剤入りのめっきレジスト膜であ
る二層構造とし、 この二層構造のめっきレジスト膜を上記導体パターン
に対応して除去して、ここに上記パターンめっき層を形
成し、 上記キレート剤入りめっきレジスト膜に接する上記パ
ターンめっき層の側面に上記キレート剤によるエッチン
グレジスト性を有する有機被膜を形成し、 上記めっきレジスト膜が除去され、上面に有機被膜を
有さずに、上記パネルめっき層が露出され、側面に上記
有機被膜を有してパターンめっき層が露出されたものに
対してエッチングを行う構成である。
〔作用〕
めっきレジスト膜を二層構造とすることにより、エッ
チング前にの状態で、パターンめっき層は上面に有機被
膜を有さず、パターンめっき層は側面に有機被膜を有す
る状態となる。
これにより、パネルめっき層の側面についてはエッチ
ングが制限され、またパネルめっき層はサイドエッチン
グを抑制される。
〔実施例〕 第1図(A)乃至(I)は本発明の導体パターンの形
成方法の一実施例を示す。各図中、第3図(A)乃至
(H)に示す構成部分と対応する部分には同一符号を付
す。
第1図(A),(B)は、従来例を示す第3図
(A),(B)と同じであり、基板1上に銅箔2,及びパ
ネル銅めっき層3が形成される。
次に、同図(C)に示すように、パネル銅めっき層3
の上面に、キレート剤が混入されていないキレート剤無
しレジスト膜30を極く薄く(厚さt5は約5μm)形成す
る。
次いで、同図(D)に示すように、図示の便宜上小円
で示すキレート剤32が混入されたキレート剤入りのレジ
スト膜31を厚さt6=約75μmの厚さに形成する。従っ
て、レジスト膜は、パネル銅めっき層3に接する極く薄
い部分がキレート剤無しのレジスト膜30であり、レジス
ト膜の大部分を占める残りの部分がキレート剤入りのレ
ジスト膜31である二層構造である。
ここで、キレート剤の成分は、エチレンジアミン四酢
酸類,ニトリロ三酢酸類,ウラミル二酢酸類,ポリフィ
リン類,フタロシアニン類等である。
更に、レジスト膜31上に導体パターンマスク5を載置
し、露光,現像して同図(E)に示すように、上層のレ
ジスト膜31のうちのパターン6に対応する部分と、下層
のレジスト膜30のうちのパターン6に対応する部分を除
去する。
次に、第1図(F),(G)に示すように、従来例の
第3図(E),(F)と同様に、電界めっきにより、パ
ネル銅めっき層及びエッチングレジストめっきを順次行
ない、除去された部分7に、パターン銅めっき層8、更
にこの上面にエッチングレジストめっき層9を形成す
る。
この状態で、レジスト膜31中のキレート剤がパターン
銅めっき層8の両側の側面8a,8bの銅とが化学反応を起
こし、パターン銅めっき層8の側面8a,8bに、クロスハ
ッチングで示す有機被膜33,34が形成される。
この有機被膜33,34はエッチングレジスト性を有す
る。
キレート剤無しレジスト膜30の存在により、パネル銅
めっき層3の上面にはキレート剤は接していず、パネル
銅めっき層3の上面には有機被膜は形成されない。
次いで、第1図(H)に示すように、レジスト膜30,3
1を除去する。
この状態でエッチングを行い、パネル銅めっき層3及
び銅箔2を除去し、同図(I)に示すように導体パター
ン35が基板1上に形成される。
エッチング時、エッチング液は、第2図中矢印20,21,
22で示すように、第4図に示す従来の場合と同様に、パ
ネル銅めっき層3の上面に作用すると共に、パターン銅
めっき層8の側面8aにも上面8cにも作用する。
しかし、上面8c側についてはエッチングレジストめっ
き層9によりエッチングを制限され側面8a側については
有機被膜33によりエッチングを制限される。
このため、エッチングは、専らパネル銅めっき層3に
対して行われ、最初に銅めっき層3、続いて銅箔2が溶
解する。
パネル銅めっき層3及び銅泊2は、専ら厚さ方向に溶
解し、この厚さ方向へのエッチングの進行度を「1」と
すると、パターン銅めっき層8の下側へ食い込む方向の
エッチングの進行度は約「0.5」である。
これにより、エッチングは、第2図中二点鎖線→
→で示すように進行して終了する。
サイドエッチング量Cは、銅箔2とパネル銅めっき層
3とを合わせた厚さAの約半分、即ち、従来の導体パタ
ーンの形成方法により生じたサイドエッチング量の約半
分に抑えられる。
換言すれば、導体パターンマスク5のパターン6の幅
をW1,従来の形成方法により形成された導体パターン10
(第3図(H))の最小幅をW2,本実施例の形成方法に
より形成された導体パターン35の最小幅をW3とすると、 (W1−W2)>(W1−W1) となる。
従って、導体パターン35は、厚さ方向に亘ってパター
ン6の幅W1を略維持して形成され、従来の方法により形
成された導体パターンよりも、理想的なな導体パターン
25に近いものとなる。
従って、上記の実施例によれば、導体パターンマスク
5のパターン6の幅W1の寸法を、従来の最小幅100μm
の半分の50μmとした場合でも、導体抵抗が不要に増さ
ず、しかも基板1との密着強度の高い、高品質の導体パ
ターンを形成できる。
なお、上記のレジスト膜30,31をレジストを塗布する
のではなく、二層構造のフィルム状のレジストフィルム
を接着してもよい。
〔発明の効果〕
以上説明した様に、本発明によれば、エッチング前の
状態を、パネルめっき層は上面に有機被膜を有さずに、
パターンめっき層は側面にエッチングレジスト性を有す
る有機被膜を有する状態とし得る。これによりパネルめ
っき層の側面についてはエッチングが制限され、且つパ
ターンめっき層はパネルめっき層の下側に食い込む方向
のサイドエッチングが抑制され、その分、従来に比べ
て、細幅の導体パターンを、導体抵抗の不要な増加及び
導体パターンの基板に対する密着強度の不要な低下を伴
わずに、安定に製造することが出来る。
【図面の簡単な説明】
第1図は本発明の導体パターンの形成方法の一実施例を
示す図、 第2図は第1図(I)のエッチングの進行を説明する
図、 第3図は従来の導体パターンの形成方法を示す。 第4図は第3図(H)のエッチングの進行を説明する図
である。 図において、 1は基板、 2は銅箔、 3はパネル銅めっき層、 4はめっきレジスト膜、 5は導体パターンマスク、 6はパターン、 7は除去される部分、 8はパターン銅めっき層、 8a,8bは側面、 20,21,22はエッチング液の作用を示す矢印、 25は理想的な導体パターン、 30はキレート剤無しレジスト膜、 31はキレート剤入りレジスト膜、 32はキレート剤、 33,34は有機被膜、 35は導体パターン を示す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H05K 3/06,3/10 - 3/24,3/38

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】基板(1)上にパネルめっき層(3)を形
    成する工程(第1図(B))と、 上記形成されたパネルめっき層(3)上にめっきレジス
    ト膜を形成する工程と、 上記形成されためっきレジスト膜を導体パターンに対応
    して除去する工程(第1図(E))と、 除去された部分にパターンめっき層(8)を形成する工
    程(第1図(F))と、 上記形成されたパターンめっき層の上面にエッチングレ
    ジスト層(9)を形成する工程(第1図(G))と、 この後、上記めっきレジスト膜を除去する工程(第1図
    (H))と、 上記パネルめっき層のうち上記パターンめっき層以外の
    部分を除去すべくエッチングする工程(第1図(I))
    とよりなり、 上記基板上に、上記パターンめっき層と上記パネルめっ
    き層のうち上記パターンめっき層に対応する部分とより
    なる導体パターンを形成する方法において、 上記めっきレジスト膜を、上記パネルめっき層に接する
    部分がキレート剤無しのめっきレジスト膜(30)であ
    り、これより上層側がキレート剤入りのめっきレジスト
    膜(31)である二層構造とし(第1図(D))、 この二層構造のめっきレジスト膜を上記導体パターンに
    対応して除去して、ここに上記パターンめっき層(8)
    を形成し(第1図(F))、 上記キレート剤入りめっきレジスト膜(31)に接する上
    記パターンめっき層の側面に上記キレート剤によるエッ
    チングレジスト性を有する有機被膜(33,34)を形成
    し、 上記めっきレジスト膜が除去され、上面に有機被膜を有
    さずに、上記パネルめっき層(3)が露出され、側面に
    上記有機被膜(33,34)を有してパターンめっき層
    (8)が露出されたものに対してエッチングを行うこと
    を特徴とする導体パターンの形成方法。
JP4208390A 1990-02-22 1990-02-22 導体パターンの形成方法 Expired - Fee Related JP2790884B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4208390A JP2790884B2 (ja) 1990-02-22 1990-02-22 導体パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4208390A JP2790884B2 (ja) 1990-02-22 1990-02-22 導体パターンの形成方法

Publications (2)

Publication Number Publication Date
JPH03244185A JPH03244185A (ja) 1991-10-30
JP2790884B2 true JP2790884B2 (ja) 1998-08-27

Family

ID=12626150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4208390A Expired - Fee Related JP2790884B2 (ja) 1990-02-22 1990-02-22 導体パターンの形成方法

Country Status (1)

Country Link
JP (1) JP2790884B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040028458A (ko) * 2002-09-30 2004-04-03 (주)울텍 편평한 구리 기판에 미세 패턴의 단차가 있는 구리 도금방법

Also Published As

Publication number Publication date
JPH03244185A (ja) 1991-10-30

Similar Documents

Publication Publication Date Title
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JP3226489B2 (ja) 回路付きサスペンション基板
JP2790884B2 (ja) 導体パターンの形成方法
JPH05259639A (ja) プリント配線板の製造方法
WO1988005252A1 (en) Method for the manufacture of multilayer printed circuit boards
JPH01290289A (ja) 導体パターン形成方法
JP3941463B2 (ja) 多層プリント配線板の製造方法
JP3080508B2 (ja) 多層配線基板及びその製造方法
JPH1117315A (ja) 可撓性回路基板の製造法
JPH06252529A (ja) プリント配線板の製造方法
JP2517277B2 (ja) プリント配線板の製造方法
JPH03225894A (ja) プリント配線板の製造方法
JPS61113296A (ja) プリント回路板の製造方法
JP3056865B2 (ja) プリント配線板の製造方法
JP3130707B2 (ja) プリント基板およびその製造方法
JPH06314724A (ja) 半導体素子搭載用両面配線基板,及びそれを用いた半導 体装置
JP3688940B2 (ja) 可撓性回路基板の配線パタ−ン形成法
JPH05327184A (ja) 電子部品搭載用基板の製造方法
JPS59175797A (ja) 多層プリント板の製造方法
JPH01217994A (ja) 印刷配線板
JPH0730233A (ja) プリント配線板の製造方法
JPH0738497B2 (ja) プリント配線板の製造方法
JPH02105494A (ja) 印刷配線板およびその製造方法
JPH05175640A (ja) プリント基板製造方法
JPH0366831B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees