JPS6097691A - 厚膜薄膜配線基板の製造方法 - Google Patents

厚膜薄膜配線基板の製造方法

Info

Publication number
JPS6097691A
JPS6097691A JP20550783A JP20550783A JPS6097691A JP S6097691 A JPS6097691 A JP S6097691A JP 20550783 A JP20550783 A JP 20550783A JP 20550783 A JP20550783 A JP 20550783A JP S6097691 A JPS6097691 A JP S6097691A
Authority
JP
Japan
Prior art keywords
thin film
thick film
pattern
thick
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20550783A
Other languages
English (en)
Other versions
JPS6348200B2 (ja
Inventor
細貝 耕三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP20550783A priority Critical patent/JPS6097691A/ja
Publication of JPS6097691A publication Critical patent/JPS6097691A/ja
Publication of JPS6348200B2 publication Critical patent/JPS6348200B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野〕 本発明は、厚膜薄膜配線基板の製造方法に係り、特に、
基板上にあらかじめ形成された厚膜パターン上に、寸法
精度の良好な薄膜パターンを形成するための方法に関す
る。
〔従来技術〕
基板上への配線パターンの形成方決としては、厚膜テク
ノロジーを用いる方法と薄膜テクノロジーを用いる方法
とに大別される。
厚膜テクノロジーは、生産作業性が良く、製造コストが
低いこと、膜としての強度が大で高温に対する耐性が大
であること等の長所を有する反面、パターンの寸法精度
に限界があり、パターンの高密度化が不可能であるとい
う短所を有している。
一方、薄膜テクノロジーは、微細パターンを寸法精度良
く形成することができ、高密度パターンの形成が可能で
あるという長所を有する反面、製造コストが高いこと、
膜の強度が厚膜に比べて劣ること等の短所を有している
以上のような理由により、最近、同一基板上に厚膜テク
ノロジーと薄膜テクノロジーの両方を駆使してパターン
形成を行う併用法の使用が増えており、特に、画像読み
取り装置等においては、−16本/間というような高密
度配線を必要とする電極部にのみ薄膜テクノロジーを使
用し、他の部分は厚膜テクノロジーを用いる−というふ
うに、両者の長所が巧みに利用されている。
通常、このような厚膜\薄膜併用型基板においては、厚
膜テクノロジーには、焼成という高温プロセスが必要な
ことから、厚膜パターンの形成後に、薄膜パターンの形
成を行うという方法がとられている。
ところで、このような併用型基板1においては、第1図
に平面図、第2図にそのa−a断面を示す如く当然、厚
膜配線層2と、薄膜配線層3との接続を行わなければな
らず、厚膜および薄膜の重ね合わせ領域Cが存在するこ
とになる。また、厚膜配線層2と薄膜配線層3との間に
層間絶縁膜4が介在している領域もある。
すなわち、平面的には、第2図に示すように、厚膜配線
層のみからなる厚膜パターン領域Aと、薄膜配線層のみ
からなる薄膜パターン領域Bと、厚膜パターン上に薄膜
パターンが重ねられた重ね合わせ領域Cとが存在するわ
けである。
従来、このような併用型基板は、以下のようにして形成
されていた。
まず、基板1上に、スクリーン印刷法により、例えば、
銅パターンを形成した後、焼成工程を経て、厚膜回路パ
ターン2を形成する。
次いで、蒸着法等によって基板表面全体に、例えば、ク
ロム等の金属薄膜を形成した後、フォトリソ、エツチン
グ法により、不要部の金属パターンをエツチング除去す
るエツチング工程を経て薄膜回路パターン3が形成され
る。
この場合、前記エツチング工程において、前記重ね合わ
せ部Bにおけるエツチング速度が、薄膜パターン領域A
におけるエツチング速度よりも異常に大きくなり、パタ
ーンの寸法精度にばらつきが生じるという不都合がしば
しば発生していた。
これはエツチング層して、銅−クロムというエツチング
液に対する標準電極電位の異なる異種金属の接触により
、電池作用が起るためと考えられる。
すなわち、エツチングに際して、銅の厚膜パターンが、
エツチング液中に露呈し、エツチングすべきクロム薄膜
との間で電池作用が働くわけである。
〔発明の目的〕
本発明は、前記実情に鑑みてなされたもので、厚膜パタ
ーン上に異種金属の薄膜パターンを形成するにあたり、
異種金属接続tこよる電池作用によって起るエツチング
速度の部分的な変化を防止し、寸法精度の良好な厚膜薄
膜併用型基板を形成することを目的とする。
〔発明の構成〕
上記目的を達成するため、本発明の方法は、まず基板上
に厚膜パターンを形成した後に、基板表面全体に着膜さ
れた薄膜をパターニングすることにより、厚膜パターン
のみで形成される厚膜領域と、主として厚膜パターン上
に薄膜パターンが重ねられて形成される重ね合わせ領域
と、薄膜パターンのみで形成される薄膜領域とよりなる
配線基板を形成するにあたり、前記薄膜をパターニング
するためのエツチング工程を、前記厚膜領域上に着膜さ
れた薄膜のみを除去するための第1のエツチング工程と
、前記重ね合わせ領域および前記薄膜領域の薄膜を除去
すべき部分だけが露出するように、該基板表面全体をレ
ジスト被覆し、このレジストをマスクとして不要な薄膜
を除去し、前記重ね合わせ領域および前記薄膜領域の薄
膜パターンを形成するための第2のエツチング工程とに
よって構成することを特徴とするものである。
すなわち、まず厚膜パターンのみで形成される厚膜領域
上の薄膜をエツチング除去しておき、薄膜パターン形成
のための第2のエツチング工程においては、との厚膜領
域をもレジスト被覆しておくことにより、厚膜が、エツ
チング液中に露出することを極力防ぐようにし、前述し
たような電池作用の発生を抑え、エツチングの寸法精度
を良好にしようとするものである。
し実施例〕 以下、本発明実施例の厚膜薄膜配線基板の製造方法につ
いて、図面を参照しつつ説明する。
まず、第3図に示す如く、絶縁性のセラミック基板上に
、インクとして銅を主成分とする銅ベーストを使用し、
スクリーン印刷法によって所定のパターンを形成した後
、焼成を行ない、銅を主成分とする厚膜配線層12を形
成する。
更に、同様にして厚膜法により、所定の領域に層間絶縁
膜13を第4図に示す如く形成する。
°次いで、基板表面全体に蒸着法により、クロム薄膜1
4を第5図に示す如く着膜する。
この後、厚膜パターンのみで形成されるべき厚膜領域上
のクロム薄膜のみが露出するように、第1のレジストパ
ターン15を形成し、これをマスクとじて、硝酸第2セ
リウムアンモニウム+過塩素酸十水とよりなるエツチン
グ液に浸漬し、第1回目のエツチングを行う。エツチン
グ後の状態を第6図に示す。
続いて、基板表面全体にフォトレジストを除血した後、
フォl−IJソ工程により、薄膜領域、重ね合わせ領域
の薄膜を除去すべき領域のみが露呈するような形状の第
2のレジストパターン16を第7図に示す如く形成する
最後に、このようにして形成された第2のレジストパタ
ーン16をマスクとして、硝酸第2セリウムアンモニウ
ム+過塩素酸+純水とよりなるエツチング液に浸漬し、
レジストパターン16から露出している部分のクロム薄
膜をエツチング除去し、レジストパターン16を剥離し
、第8図に示す如く、クロムの薄膜パターン17を形成
する。
かかる方法によれば、クロムの薄膜パターン形成のため
のエツチング工程において、異種金属である銅パターン
が露出しないため、電池作用が発生することもなく、エ
ツチングは均一に進行する。
従って、エツチングの寸法精度も良好であり、従来、最
高10μm程度もあったサンドエッチが、せいぜいクロ
ム薄膜の膜厚(0,2〜0.3μm)かその倍程度の0
.4〜0.6μmまでに抑えられ、優れた微細パターン
を得ることができる。
なお、実施例においては、厚膜配線層が銅から構成され
ていると共に、薄膜配線層がクロムから構成されており
、この銅とクロムの標準電極電位の差によって電池作用
が発生し、異常エツチングが生じる場合について述べた
が、必ずしも、この組合わせに限定されるものではなく
、厚膜配線層を構成する金属と、薄膜配線層を構成する
金属とが、薄膜パターン形成のためのエツチング工程で
用いられるエツチング液における標準電極電位を異にす
る場合であれば、いかなる金属の組合わせtこおいても
、本発明の方法は有効である。
また、厚膜パターン上に、層間絶縁膜を介して薄膜パタ
ーンが形成されるような領域については、?Jiのパタ
ーニングのためのエツチング工程に際して露出するのは
厚膜パターンではなく、層間絶縁膜であるから、薄膜領
域と同様の扱いで問題はないが、厚膜パターン上に直接
薄膜パターンが形成される領域については、厚膜パター
ンの露出を極力抑えるようなパターン設計を行うことが
望ましい。
加えて、前記厚膜領域、重ね合わせ領域、薄膜領域は、
必ずしも、厳密に区分される必要はなく、パターン構成
上、異なる領域をわずかに含む場合にも有効であること
は言うまでもない。
(発明の効果〕 以上、説明してきたように、本発明の方法によれば、厚
膜配線層の形成された基板上に、薄膜パターンを形成し
、厚膜薄膜併用型の配線基板を形成するにあたり、薄膜
パターン形成のためのエツチング工程を厚膜パターンの
みで形成される領域上に形成された薄膜を除去するため
の第1のエツチング工程と、該厚膜パターンのみで形成
される領域をレジスト被覆し、厚膜パターンの露出をで
きる限り少なくしつつ、厚膜・薄膜の重ね合わせ領域お
よび薄膜領域のパターン形成を行う第2のエツチング工
程とからなる2段階のエツチング工程とすることにより
、薄膜パターンの形成のためのエツチング工程において
は厚膜パターンの露出をできる限り少なくし、異種金属
の接触作用によるエツチング異常を抑制し、寸法精度の
良好な配線パターンの形成を可能とするものである。
【図面の簡単な説明】
第1図は、厚膜薄膜併用型基板の構成例を示す図、第2
図は第1図のa−a断面図、第3図乃至第8図は本発明
実施例の厚膜薄膜併用型基板の製造工程を示す図である
。 1・・基板、2・・厚膜配線層、3・・薄膜配線層、4
・・層間絶縁膜、 A・・厚膜パターン領域、B・薄膜パターン領域、C・
・重ね合わせ領域、 1トセラミック基板、12・・厚膜配線層、13・・層
間絶縁膜、14・・クロム薄膜、15・第1のレジスト
パターン、16・・第2のレジストパターン、17・・
・薄膜パターン。 第1図 第2図 第3図 第4図 第5図 4 第6図 5 第7図 第8図 7

Claims (1)

    【特許請求の範囲】
  1. 厚膜パターンのみで形成される厚膜領域と、主として厚
    膜パターン上に薄膜パターンが重ねられて形成される重
    ね合わせ領域と、薄膜パターンのみで形成される薄膜領
    域とよりなる配線基板を形成するための方法であって、
    まず、基板上に、厚膜パターンを形成する厚膜パターン
    形成工程と、次いで基板表面全体に薄膜を形成した後に
    、フォトエツチングによって所定形状の薄膜パターンを
    形成するためのエツチング工程とよりなり、前記エツチ
    ング工程が、前記厚膜領域上に着膜された薄膜のみを除
    去する第1のエツチング工程と、前記重ね合わせ領域お
    よび前記薄膜領域の薄膜を除去すべき部分のみが露出す
    るように、該基板表面全体をレジスト被覆し、このレジ
    ストをマスクとして不要な薄膜を除去し、前記重ね合わ
    せ領域および前記薄膜領域の薄膜パターン形成を行う第
    2のエツチング工程とよりなることを特徴とする厚膜薄
    膜配線基板の製造方法。
JP20550783A 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法 Granted JPS6097691A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20550783A JPS6097691A (ja) 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20550783A JPS6097691A (ja) 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPS6097691A true JPS6097691A (ja) 1985-05-31
JPS6348200B2 JPS6348200B2 (ja) 1988-09-28

Family

ID=16508004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20550783A Granted JPS6097691A (ja) 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6097691A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111246A (ja) * 2014-12-09 2016-06-20 Ngkエレクトロデバイス株式会社 電子部品収納用パッケージ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0363900U (ja) * 1989-10-26 1991-06-21

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111246A (ja) * 2014-12-09 2016-06-20 Ngkエレクトロデバイス株式会社 電子部品収納用パッケージ

Also Published As

Publication number Publication date
JPS6348200B2 (ja) 1988-09-28

Similar Documents

Publication Publication Date Title
US4430365A (en) Method for forming conductive lines and vias
US4810332A (en) Method of making an electrical multilayer copper interconnect
US4054484A (en) Method of forming crossover connections
US4451554A (en) Method of forming thin-film pattern
US3890177A (en) Technique for the fabrication of air-isolated crossovers
JPS6097691A (ja) 厚膜薄膜配線基板の製造方法
JP2931523B2 (ja) 薄膜磁気ヘッドの製造方法
JPS6097690A (ja) 厚膜薄膜配線基板の製造方法
JP3126862B2 (ja) 金属パターンの形成方法
JPS6155797B2 (ja)
JPH0293081A (ja) 多層膜のエッチング法
JPH05259615A (ja) 回路導体の形成方法
JPH0245996A (ja) 混成集積回路の製造方法
JPS58210168A (ja) 二層膜のエツチング方法
JPH07254534A (ja) 電子部品の外部電極形成方法
JPH05308182A (ja) 膜回路基板の製造方法
JPS6156879B2 (ja)
JPS6325519B2 (ja)
JPS6140004A (ja) 抵抗器のパタ−ン形成方法
JPH04294594A (ja) プリント回路基板の配線パターン形成方法
JPS62171194A (ja) マトリクス配線板
JPS61296790A (ja) 導体パタ−ンの形成方法
JPS61296791A (ja) 導体パタ−ンの形成方法
JPS6077979A (ja) 金属薄膜のパタ−ニング方法
JPS6080297A (ja) 導体パタ−ンの形成方法