JPH07254534A - 電子部品の外部電極形成方法 - Google Patents

Abstract

(57)【要約】 【構成】 電子部品本体１の端部（内部電極が露出して
いる領域）を除く領域をパターン用マスクで覆って、ス
パッタリングや真空蒸着等の物理的蒸着法により薄膜状
の電極下地層２を形成する。この後、電極下地層２をメ
ッキ用電極として電極下地層２の上に電解メッキを施
し、厚膜状の電極表面層３を形成する。この結果、電子
部品本体１の端部には、電極下地層２と電極表面層３か
らなる外部電極４が設けられる。 【効果】 高いパターン精度で精密な外部電極を形成す
ることができ、外部電極形成のための工程を減少させて
電子部品の量産性を高めることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、チップ状をした各種電
子部品において、電子部品本体の表面に外部電極を形成
するための方法に関する。

【０００２】

【従来技術】チップ状をした電子部品の外面に、外部電
極を形成する方法としては、従来より種々知られてお
り、導電ペーストを所望パターンで塗布し、これを焼
き付けて外部電極を形成する方法、スパッタリングや
真空蒸着等によって、薄膜の外部電極を形成する方法、
などがある。

【０００３】しかし、の導電ペーストを塗布焼付けす
る方法では、必要とする電極膜厚に比較して導電ペース
トが非常に多量に付着して無駄が多く、また電極パター
ン精度や膜厚精度を得にくくて、複雑なパターンの外部
電極を形成することが困難である等の問題がある。さら
に、焼付け時に電子部品が高温に曝されるので、用途が
特定の電子部品の場合に限られている。また、のスパ
ッタリング等により外部電極を形成する方法では、膜形
成スピードが遅いために大きな膜厚を得にくく、膜厚が
薄いと半田食われ等に対する信頼性が低かった。また電
極形成コストが最も高価であった。

【０００４】そこで、特開昭６３−１０４３１４号公報
は、スパッタリングや真空蒸着等と電気メッキ等とを併
用してチップコンデンサに複層構造の外部電極を形成す
る方法を開示している。この方法を図９（ａ）〜（ｅ）
に示す。これは、図９（ａ）に示すような電子部品本体
２１の表面全体にスパッタリングや真空蒸着等によって
電極下地層２３を形成して電極下地層２３を内部電極２
２の露出端面に接続し（図９（ｂ））、さらに電極下地
層２３の上に電気メッキによって厚膜状の電極表面層２
４を形成し（図９（ｃ））、この後外部電極２６となる
領域を覆うように選択的にエッチングレジスト２５を塗
布し（図９（ｄ））、エッチングレジスト２５から露出
した領域の電極表面層２４及び電極下地層２３をエッチ
ング除去して電子部品本体２１を露出させ、最後にエッ
チングレジスト２５を剥離させて所望の外部電極２６を
得る方法である。

【０００５】

【発明が解決しようとする課題】この方法によれば、半
田食われに対する信頼性が高くなり、電極の膜厚を容易
にコントロールすることができ、さらに、導電ペースト
を用いる方法のように、電子部品本体が高温に曝される
ことがない。

【０００６】しかし、この方法では、最後に電極下地層
と電極表面層を所定パターンにエッチングして外部電極
を形成しているので、エッチングレジストの塗布、露
光、現像、乾燥等の工程やエッチング工程など外部電極
を形成するための工程数が多く、量産性が低いという問
題があった。さらに、量産性が低く、しかも、電極下地
層及び電極表面層を電気部品本体の全体に形成しておい
て不要部分をエッチングで除去しているので、電極用材
料の無駄な使用が多くなり、コストが高くつくという問
題があった。

【０００７】また、外部電極のパターンはエッチングに
よって形成しているので、外部電極のパターン精度は、
エッチングレジストの塗布精度やエッチング精度に依存
し、外部電極のパターン精度が低かった。このため、微
小な電子部品に対して、複雑で微細なパターンの外部電
極を形成するのが困難であった。

【０００８】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、精密もしく
は複雑なパターンの外部電極を高精度で形成することが
でき、低コストで量産性に優れた電子部品の外部電極形
成方法を提供することにある。

【０００９】

【課題を解決するための手段】本発明による電子部品に
おける電極形成方法は、電子部品本体に電極下地層と電
極表面層とからなる外部電極を形成する方法であって、
電子部品本体の外面の一部をパターン用マスク等の遮蔽
物で覆い、スパッタリングや真空蒸着等の物理的蒸着手
段によって、当該外面に極めて薄い膜厚の電極下地層を
形成する工程と、前記工程により形成された電極下地層
の上に、電解メッキによって、電極下地層の膜厚以上の
厚みを有する電極表面層を形成する工程とを含むことを
特徴としている。

【００１０】

【作用】本発明にあっては、電子部品本体をパターン用
マスク等の遮蔽物で覆ってスパッタリングや真空蒸着等
の物理的蒸着手段により電極下地層を形成しているの
で、高いパターン精度を得ることができ、さらに電解メ
ッキの電極表面層もパターン精度の高い電極下地層の上
に形成することによって、パターン精度を得ることがで
きる。従って、従来方法のようにウエットエッチングの
エッチング精度により外部電極のパターン精度に影響を
受けることがなく、高いパターン精度で外部電極を形成
することができ、複雑なパターンの外部電極も高精度で
形成できる。

【００１１】また、本発明によれば電極下地層を形成す
る際に電子部品本体の表面をパターン用マスクのような
遮蔽物で覆っておくだけで外部電極のパターンを得るこ
とができ、従来方法のようにエッチングレジストの塗
布、露光、現像、乾燥等の工程やエッチング工程が不必
要となるので、外部電極の形成工程を大幅に簡略化する
ことができ、工程数の減少により電子部品の量産性を向
上させることができる。

【００１２】さらに、電極下地層を得る当初の段階で電
極パターンを得ているので、余分な電極の除去工程が必
要なく、必要最小限の電極用材料があればよい。また、
コストのかかるスパッタリング等の物理的蒸着手段によ
る電極下地層を極く薄くでき、電解メッキによれば量産
性が高くなる。従って、工程数の削減や使用材料の削減
とあいまって、外部電極形成のためのコストを安価にす
ることができる。

【００１３】

【実施例】以下、本発明の実施例を添付図に基づいて詳
述する。電子部品としては、積層コンデンサや積層配線
板、圧電フィルターなど種々のものを挙げることができ
るが、以下では特に電子部品の種類を特定することなく
説明する。また、電子部品本体とは、電子部品の素子そ
のものや、素子を絶縁性ケース内に納めたチップ状のも
の等である。

【００１４】図１には、本発明の一実施例を示してあ
る。電子部品本体１は、内部で誘電体層５と内部電極６
が交互に積層されており、上下両面には絶縁体板７が積
層されている。電子部品本体１の端部には、スパッタリ
ングや真空蒸着等の物理的蒸着法（ＰＶＤ法）によって
極めて薄い膜厚（少なくとも０.５μｍ以下）の電極下
地層２が形成される。この時、電子部品本体１は、パタ
ーン用マスクで覆われて所定パターンの電極下地層２が
形成される。電極下地層２の材料としては、Ｎｉ，Ａ
ｌ，Ｃｕ，Ａｇ、これらの合金及びその他の適当な材料
を用いることができるが（特性劣化の起こらない範囲で
あればよい。）、特にスパッタリングでは膜形成スピー
ドの大きなＣｕやＡｌ等を用いれば効率的である。

【００１５】この後、電極下地層２をメッキ用電極とし
て電極下地層２の上に電解メッキを施し、所望の電極性
能を得るのに十分な厚み（少なくとも０.５μｍ以上）
の電極表面層３を形成する。この電極表面層３は、要求
機能に合わせ、例えばＮｉメッキとＳｎメッキ等の複数
層からなるメッキとしてもよい。特に、電極表面層３と
しては、半田食われやマイグレーション防止のためのＮ
ｉメッキ層を１μｍくらい施し、その上に半田付け性を
良好にするために、Ｓｎメッキを３μｍくらい重ねたも
のが好ましいが、単なる接触保持や導電ペイント等によ
る接続の場合には、０.５μｍもあれば十分である。こ
うして、電子部品本体１の端部には、電極下地層２と電
極表面層３により、内部電極６と接続された厚膜の外部
電極４が設けられ、必要な膜厚を得ることができるため
に半田食われやマイグレーション等の恐れがなく、外部
電極４としての信頼性が得られる。

【００１６】なお、この実施例では、電極下地層２を形
成する前のマザー基板の状態の時に、電子部品本体１の
下面に適宜電極形成手段によって電極膜８が形成されて
おり、電解メッキ時にこの電極膜８の上にも電極表面層
３が形成される。また、電子部品本体１の上面には外部
電極４を設ける工程と同工程で配線用電極９を設けてい
る。このようにして、一層複雑な、もしくは精密な電極
構造が構成される。

【００１７】上記のような外部電極４の構造では、スパ
ッタリング等の物理的蒸着手段による電極下地層２は、
電極表面層３を電解メッキするための導電膜であればよ
いので、電解メッキに支障のない厚みであればよく、極
めて薄いもので足りる。このため、膜形成スピードの遅
いスパッタリング等の工程時間を短縮できると共に材料
使用量も少なくでき、コストダウンを図ることができ
る。しかも、電極表面層３を形成するための電解メッキ
では、極めて大量の電子部品本体１を一度に処理でき、
厚膜も容易に得られる（さらに、複数層メッキの場合に
は、連続メッキが可能）ので、外部電極４を電極下地層
２と電極表面層３との２層構造とすることにより合理的
な電極が得られ、トータルコストも低廉にできる。

【００１８】また、スパッタリングや真空蒸着等の物理
的蒸着手段による電極下地層２のパターン形成は、電子
部品本体１にパターン用マスクや枠、遮蔽パターン等の
遮蔽物を重ね合わせておくだけでよいので、個々の塗布
方式等に比べれば極めて量産性があり、高いパターン精
度が得られる。しかも、パターン用マスク等は自由に選
択できるので、自由なパターンの電極を容易に形成でき
る。なお、必要に応じて塗布方式を併用しても差し支え
ない。さらに、電極表面層３は、パターン精度の高い電
極下地層２に従って電解メッキされるので、ラフなメッ
キ方法であっても精度の高い外部電極４を形成できる。
加えて、電解メッキによれば電極表面層３の膜厚のコン
トロールも容易に行え、電子部品の寸法精度も得られ
る。

【００１９】したがって、高精度の外部電極４や複雑な
パターンの外部電極４も容易に形成でき、例えば図２に
示すような小さな間隙をあけて上下に分割された外部電
極４や、図３に示すような左右に分割された外部電極４
（外部電極４に近接して表示部１０を設ける場合も、外
部電極４によって表示部１０が隠れない。）や、図４の
ような細かいたくさんのパターンからなる外部電極４等
も容易に得られる。

【００２０】本発明は種々の形態で実施することができ
るものであり、例えば図５（ａ）のように、多数の電子
部品本体１を並べてスパッタリングや真空蒸着等の物理
的蒸着手段によって電子部品本体１の上面及び下面全体
に電極下地層２を蒸着させた後、図５（ｂ）に示すよう
に電極下地層２の上に電解メッキにより電極表面層３を
形成して外部電極４としてもよい。

【００２１】また、図６（ａ）（ｂ）に示すものは、電
子部品本体１間にスペーサ状に配置するマスク１１を用
いたものであり、図６（ｂ）に二点鎖線で示すように多
数個の電子部品本体１を一列に並べ、各電子部品本体１
の列の側面間にマスク１１を挟んで並べ、スパッタリン
グ等により側面の一部を除き、電子部品本体１の表面に
電極下地層２を形成し、この後、電極下地層２の上に電
解メッキによって電極表面層３を形成し、外部電極４と
したものである。なお、多数個の電子部品本体を一列に
並べたものを用いる代わりに、切断して電子部品本体を
得る前のマザーブロック（図示せず）の状態で電極下地
層２を形成しても差し支えない。

【００２２】さらに、図７（ａ）（ｂ）に示すものは円
筒状の電子部品本体１であり、図７（ａ）のように電子
部品本体１の中央部を上下枠１３，１４間に挟み、上下
枠１３，１４から突出している両端部に電極下地層２を
形成し、この後電極下地層２の上から電極表面層３を形
成して電子部品本体１の両端部に外部電極４を設けたも
のである。

【００２３】図８（ａ）〜（ｄ）に示すものはさらに別
な例であり、図８（ａ）では、多数個の電子部品本体１
を並べて電子部品本体１の上面及び下面にストライプ状
のマスク１５や枠を重ね（あるいは、マスキング材を塗
布しておいてもよい。）、この上からスパッタリング等
の物理的蒸着手段によって図８（ｂ）のように電極下地
層２を形成している（端面にも電極が必要であれば、適
宜マスクを重ねて再度スパッタリング等を実施す
る。）。一方、スパッタリングや導電ペーストの塗布焼
き付けによって導電部１６を形成された圧電セラミック
のマザーボードを切断して図８（ｃ）のような保護基板
１７が得られる。しかして、前記電子部品本体１の両面
に保護基板１７を接着し、この後電極下地層２及び導電
部１６に電解メッキにより電極表面層３を施して図８
（ｄ）のような外部電極４を設けてある。

【００２４】また、上記説明と手順を異ならせ、導電部
１６を形成された図８（ｃ）のような保護基板１７を電
子部品本体１の両面に接着した後、図８（ａ）のように
電子部品本体１の上面、及び下面にマスク１５等を重ね
てスパッタリング等の物理的蒸着手段により電極下地層
２を形成し、この後、電極下地層２及び導電部１６に電
解メッキにより電極表面層３を形成することも自然であ
る。

【００２５】

【発明の効果】本発明によれば、電極下地層の形成時に
パターン用マスク等の遮蔽物を用いることにより、高い
パターン精度で外部電極を形成することができ、複雑な
パターンの外部電極も高精度で形成できる。特に、従来
方法のようにウエットエッチングのエッチング精度によ
り外部電極のパターン精度に影響を受けることがない。

【００２６】また、本発明によれば電極下地層を形成す
る際に電子部品本体の表面をパターン用マスクのような
遮蔽物で覆っておくだけで外部電極のパターンを得るこ
とができ、外部電極の形成工程を大幅に簡略化すること
ができ、工程数の減少により電子部品の量産性を向上さ
せることができる。特に、従来方法のようにエッチング
レジストの塗布、露光、現像、乾燥等の工程やエッチン
グ工程が不必要となる。

【００２７】さらに、電極下地層を得る当初の段階で電
極パターンを得ているので、余分な電極の除去工程が必
要なく、必要最小限の電極用材料があればよい。また、
コストのかかるスパッタリング等の物理的蒸着手段によ
る電極下地層を極く薄くでき、電解メッキによれば膜厚
の大きな外部電極の量産性が高くなる。従って、外部電
極形成のためのコストを安価にすることができる。

【００２８】さらに、高温に曝すことなく電極を形成す
ることができるので、特定用途の電子部品に限らず、広
い範囲の用途に用いることができる。さらに、電極表面
層の膜厚のコントロールが容易であるので、電子部品の
寸法のバラツキを低減でき、キャリアテープへの挿入や
高密度実装基板への実装なども良好に行うことができ
る。また、外部電極の半田食われ等も生じにくくなり、
外部電極の半田食われに対する信頼性も高めることがで
きる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す部分断面図である。

【図２】本発明の別な実施例を示す部分断面図である。

【図３】本発明のさらに別な実施例を示す一部破断した
斜視図である。

【図４】本発明のさらに別な実施例を示す斜視図であ
る。

【図５】（ａ）（ｂ）はいずれも本発明のさらに別な実
施例を示す斜視図である。

【図６】（ａ）（ｂ）は本発明のさらに別な実施例を示
す正面図及び斜視図である。

【図７】（ａ）（ｂ）はいずれも本発明のさらに別な実
施例を示す斜視図である。

【図８】（ａ）（ｂ）（ｃ）（ｄ）はいずれも本発明の
さらに別な実施例を示す斜視図である。

【図９】（ａ）〜（ｅ）は従来例による外部電極形成方
法を示す図である。

【符号の説明】

１…電子部品本体 ２…電極下地層 ３…電極表面層 ４…外部電極

Claims (1)

【特許請求の範囲】
1. 【請求項１】 電子部品本体に電極下地層と電極表面層
   とからなる外部電極を形成する方法であって、 電子部品本体の外面の一部をパターン用マスク等の遮蔽
   物で覆い、スパッタリングや真空蒸着等の物理的蒸着手
   段によって、当該外面に極めて薄い膜厚の電極下地層を
   形成する工程と、 前記工程により形成された電極下地層の上に、電解メッ
   キによって、電極下地層の膜厚以上の厚みを有する電極
   表面層を形成する工程とを含むことを特徴とする電子部
   品の外部電極形成方法。