JP2010034375A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010034375A JP2010034375A JP2008196033A JP2008196033A JP2010034375A JP 2010034375 A JP2010034375 A JP 2010034375A JP 2008196033 A JP2008196033 A JP 2008196033A JP 2008196033 A JP2008196033 A JP 2008196033A JP 2010034375 A JP2010034375 A JP 2010034375A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- manufacturing
- resist
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Light Receiving Elements (AREA)
Abstract
【解決手段】半導体装置1は、光検出半導体素子2を封止した樹脂8の側面に側面電極6を有している。側面電極6は、所定ピッチの電極パターンを有する金属薄膜32を形成し、その後、金属薄膜32の表面にメッキ層を堆積して形成される。たとえば、樹脂8の側面にレジスト31を塗布し、塗布したレジスト31を露光し、露光したレジスト31を現像し、側面に金属薄膜32を形成する。その後、レジスト31を除去し、金属薄膜31上にメッキ膜6を形成して側面電極を設ける。
【選択図】図3
Description
(2)請求項2の発明は、半導体パッケージの側面に側面電極を備えた半導体装置の製造方法であって、側面に金属薄膜を形成し、側面にレジストを塗布し、側面電極のパターンを有するマスクを介して塗布したレジストを露光し、露光したレジストを現像し、側面に形成した金属薄膜をエッチングし、レジストを除去し、その後、金属薄膜上にメッキ膜を形成して側面電極を設けることを特徴とする.
(3)請求項3の発明は、半導体パッケージの側面に並ぶ側面電極を備えた半導体装置の製造方法であって、側面電極のパターンに対応する開口パターンを有するマスクを半導体パッケージの上に被せ、マスクを通して真空蒸着等により側面に側面電極となる金属薄膜を形成し、金属薄膜上にメッキ膜を形成して側面電極を設けることを特徴とする。
(4)請求項8の発明は、半導体パッケージの表面に形成された第1の外部電極と、半導体パッケージの裏面に形成された第2の外部電極とを備え、側面電極は、第1の外部電極と第2の外部電極とを電気的に接続することを特徴とする。
(5)請求項9の発明は、光検出部と端子電極とが同一面に形成された光検出半導体素子と、光半導体素子の光検出部を覆い、光検出部へ向かう光が透過するガラス基板と、半導体装置の受光面に対して反対側の面に設けられた外部電極とを備え、ガラス基板は表面に電極が形成され、光検出半導体素子はその電極上に実装され、側面電極は、ガラス基板の表面に形成された電極と、外部電極とに接続されていることを特徴とする。
図1〜図5を参照して本発明の第1の実施形態の光検出半導体装置について説明する。図1は、回路基板40に実装した光検出半導体装置1を示す。光検出半導体装置1は、回路基板40の電極41に半田42を介して接続される。光検出半導体装置1は、光検出部2Aを内蔵した光検出半導体素子2をガラス基板3に実装して構成されている。たとえば、図示しない光ディスクの反射面で反射するレーザ光LBが、ガラス基板3を透過し光検出半導体素子2の光検出部2Aに入射すると、光検出部2Aは、受光したレーザ光LBに応じた光ディスクの情報を含む検出信号を出力する。
図3(a)に示すように、ガラス基板3上に引き出し電極5を形成する。Au粒子、ガラスフリット、溶剤、樹脂、ビヒクルなどを有する導体ペーストでガラス基板3上に電極パターンを印刷し、印刷した導体ペーストを焼き付けることにより引き出し電極5を形成する。
図3(b)に示すように、ガラス基板3の素子実装面には、光検出半導体素子2が実装される矩形領域の周縁に沿って、引き出し電極5の一部分に重なってアンダーフィル9を塗布する。アンダーフィル9は、エポキシ樹脂などからなり、不図示のノズルから吐出され、額縁状に塗布される。
図3(c)に示すように、光検出半導体素子2を引き出し電極5上にフリップチップ接続する。光検出半導体素子2には、上述したように、Auなどからなるバンプ4が予め形成されており、バンプ4を引き出し電極5に超音波接続する。その後、アンダーフィル9を加熱して硬化させる。これにより、光検出半導体素子2がガラス基板上に実装される。光検出半導体素子2の周縁はアンダーフィル9に覆われる。
図3(d)に示すように、矩形環状のシリコーンダム20をガラス基板3上に貼り付ける。シリコーンダム20は、図5に示すように、複数の開口穴21を有するシリコーン樹脂製の板であり、可撓性を有する。シリコーンダム20がガラス基板3に密着するので、後述の樹脂充填時にガラス基板3とシリコーンダム20との間から樹脂が漏れることがない。なお、図5に示すように、開口穴21は、光検出半導体素子2のガラス基板上での実装位置に対応して複数個設けられている。
スプレーコータを使用して、つまりスプレーコート法によって、図4(a)に示すように樹脂封止体30の樹脂封止部分にレジスト31を塗布する。次に、側面電極6および外部電極7の電極パターンを形成したマスク(不図示)を通して露光し、現像を行う。その結果、図4(b)に示すように、側面電極6および外部電極7を形成する部分のレジスト31が除去される。側面電極6は、図1に示すように所定ピッチで並ぶ複数の細長い矩形電極から構成され、たとえば、矩形電極は、250μm程度のピッチで形成されている。このピッチは、数十μm〜数百μmの範囲が好ましい。
図4(d)の1点鎖線33に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体30をダイシングし、図4(e)に示すような個々の光検出半導体装置1に分割する。図4(e)では、Ti膜とPd膜32を省略して示している。
(1)第1の実施形態による半導体装置の製造方法は、ガラス基板上に一括して実装された複数の光検出半導体装置1のそれぞれの半導体パッケージ(樹脂8)側面にレジスト31を塗布し、側面電極6のパターンを有するマスク(不図示)を介して塗布したレジストを露光し、記露光したレジストを現像し、側面電極6のパターンに対応するパターンの金属薄膜32を側面6に形成する金属薄膜形成工程と、その後、金属薄膜32上にメッキ膜を形成して側面電極6を設ける側面電極工程と備える。その結果、側面電極を簡単に形成でき、素子を樹脂封止するパッケージにも適用できる。
上述した第1の実施形態の光検出半導体装置の製造方法における側面電極形成工程では、樹脂8の側面に金属薄膜パターンをフォトリソグラフィー法で形成して所定ピッチの金属薄膜を成膜した。第2の実施形態の光検出半導体装置の製造方法における側面電極形成工程では、樹脂8の側面に金属薄膜を形成した後、その側面にレジストを塗布し、側面電極のパターンを有するマスク(不図示)を介してレジストを露光し、レジストを現像した後に金属薄膜をエッチングすることにより金属薄膜のパターンを形成する。この場合も、金属薄膜表面にメッキ膜を形成することにより側面電極を形成する。この製造方法でも、第1の実施形態と同様の作用効果を得ることができる。第2の実施形態の光検出半導体装置の製造方法のうち、ガラス基板電極形成工程、アンダーフィル塗布工程、半導体素子実装工程、樹脂封止工程および分割工程は、第1の実施形態と同じである。
図6(a)〜(c)を参照して第3の実施形態による光検出半導体装置の製造方法について説明する。第3の実施形態における光検出半導体装置の製造方法のうち、ガラス基板電極形成工程、アンダーフィル塗布工程、半導体素子実装工程、樹脂封止工程および分割工程は、第1の実施形態と同じである。
図7(a)、(b)を参照して第4の実施形態による光検出半導体装置の製造方法について説明する。第4の実施形態による光検出半導体装置の製造方法も第3の実施形態による光検出半導体装置の製造方法と同様に、側面電極パターンの開口が形成されたマスクを使用して真空蒸着法により金属薄膜を形成する。第4の実施形態では、図7(a)に示すように、樹脂封止体30の各半導体装置の樹脂8の上面から側面に沿うような形の折り曲げ部52および側面電極パターンの開口51が形成されたマスク50Bを使用する。図7(b)に示すように、マスク50Bを樹脂8に密着させ、金属薄膜材料を真空蒸着法で封止樹脂8の側面に蒸着させる。このように立体マスク50Bを封止樹脂8に沿って密着させて金属薄膜を成膜するようにしたので、側面電極のピッチ精度、寸法精度を高くすることができる。
図8(a)を参照して第5の実施形態による光検出半導体装置10Aを説明する。この光検出半導体装置10Aは、ガラス基板3の側面にも側面電極6Aを設けるとともに、ガラス基板3の受光面1M上に外部電極7Aを形成したものである。なお、側面電極6Aの形成方法は上述した方法と同一であり、説明を省略する。光検出半導体装置10Aは、面1M、1Nのどちらの面からでも不図示の回路基板に実装できる。
図8(b)を参照して第6の実施形態による光検出半導体装置10Bを説明する。光検出半導体装置10Bは、ガラス基板3で光検出部2Aを保護しない型式のものである。封止樹脂8の側面に第1の実施形態と同様に側面電極6Bを形成するとともに、封止樹脂8の下面8Aには外部電極7Bを形成する。外部電極7Bはフォトリソグラフィー法により形成することができる。なお、側面電極6Bの形成方法は上述した方法と同一であり、説明を省略する。
図8(c)を参照して第7の実施形態による光検出半導体装置10Cを説明する。光検出半導体装置10Cは、ガラスあるいはセラミックなどの絶縁基板3Cと、絶縁基板3C上の端子電極5C上にバンプ接合法により実装された光検出半導体素子2とを有し、光検出半導体素子2は樹脂8で封止されている、絶縁基板3Cには、端子電極と電気的に接続されているスルーホール電極5Cが形成されている。絶縁基板3と樹脂8の外形は直方体形状を呈しており、その相対向する一対の側面には側面電極6Cが形成されている。なお、側面電極6Cの形成方法は上述した方法と同一であり、説明を省略する。また、樹脂8の上面には上述した外部電極7が形成されており、絶縁基板3Cの下面には外部電極7Cが形成されている。外部電極7Cは、側面電極6と接続されるとともに、スルーホール電極5Cとも接続されている。
図9(a)を参照して第8の実施形態を説明する。第1の実施形態の光検出半導体装置1はバンプ接続構造を採用したが、第8の実施形態による光検出半導体装置10Dはワイヤボンディング接続構造を採用したものである。
図9(b)を参照して第9の実施形態を説明する。第1の実施形態の光検出半導体装置1はバンプ接続構造を採用したが、第9の実施形態による光検出半導体装置10Eはワイヤボンディング接続構造を採用したものである。
図9(c)を参照して第10の実施形態による光検出半導体装置10Fを説明する。光検出半導体装置10Fが第9の実施形態の光検出半導体装置10Eと異なるのは、光検出半導体素子2の光検出部2aをガラス基板3に対向させて実装した点である。このように光検出部2Aが実装面に面するため、光検出半導体素子2はガラス基板3に実装される。光検出部2Aの外部電極は実装面とは反対の面に設けられ、ワイヤ4Eにより引き出し電極5と接続されている。光検出半導体素子2はセラミックス製の蓋状保護部材62で覆われて保護されている。なお、側面電極6Fの形成方法は上述した方法と同一であり、説明を省略する。
図10(a)を参照して第11の実施形態による半導体装置10Gを説明する。半導体装置10Gは、樹脂基板3Gに半導体素子2Gをフリップチップ実装して構成されている。樹脂基板3Gには、引き出し電極5Gと側面電極6Gとが形成されており、半導体素子2Gの信号電極は引き出し電極5Gと電気的に接続されている。なお、側面電極6Gの形成方法は上述した方法と同一であり、説明を省略する。樹脂基板3Gの下面には不図示の外部電極が形成されており、半導体装置10Gは、外部電極を介して回路基板に実装される。
図10(b)、(c)を参照して第12の実施形態によるLED(Light Emitting Diode)装置10H、10Iを説明する。LED装置10H,10Iは、エポキシやシリコーンなどからなる樹脂8H,8Iで封止されたLED素子2H,2Iを有している。樹脂8H,8Iの側面には、側面電極として半田2次実装端子6H,6Iが形成されている。なお、符号7H,7IはAu,Cuなどからなる外部電極であり、LED装置10H、10Iの下面に設けられている。半田2次実装端子6H,6Iを介して、図示しない素子や回路パターンと電気的に接続することができる。なお、側面電極6H,6Iの形成方法は上述した方法と同一であり、説明を省略する。
図11(a)は第13の実施形態のLED装置10Jを示す。LED装置10Jは、ガラエポ基板3J上に実装したLED素子2Jを樹脂8Jで封止して構成されている。外部端子5Jはワイヤ4JによりLED素子2Jと接続されている。外部端子5Jは、ガラエポ基板3Jの上面に形成されている引き出し電極5J1と接続されている。ガラエポ基板3Jの側面には、引き出し電極5J1と接続された側面電極としての半田2次実装端子6Jが形成されている。半田2次実装端子6Jを介して、図示しない素子や回路パターンと電気的に接続することができる。なお、側面電極6Jの形成方法は上述した方法と同一であり、説明を省略する。
図11(b)は第11の実施形態のLED装置10Kを示す。LED装置10Kは、ガラエポ基板3K上に実装したLED素子2Kを樹脂8Kで封止して構成されている。樹脂8Kは額縁状に組み立てられたガラエポ基板63によって囲われる。ガラエポ基板63はガラエポ基板3Kに貼り合わされている。外部端子5Kはワイヤ4KによりLED素子2Kと接続されている。外部端子5Kは、ガラエポ基板3Kの上面に形成されている不図示の引き出し電極と接続されている。ガラエポ基板3K,63の側面には、不図示の引き出し電極と接続された側面電極としての半田2次実装端子6Kが形成されている。半田2次実装端子6Kを介して、図示しない素子や回路パターンと電気的に接続することができる。なお、側面電極6Kの形成方法は上述した方法と同一であり、説明を省略する。
図11(c)を参照して第15の実施形態であるSAW(Surface Acoustic Wave)フィルタ装置10Lを説明する。ガラス基板3Lの下面にSAWフィルタ素子2Lがバンプ4Lを介して実装されている。ガラス基板3Lの下面には引き出し電極5Lが形成されている。引き出し電極5Lは、蓋状のセラミック保護部材64の側面に形成した側面配線6Lに接続されている。保護部材64の下面には外部電極7Lが形成されている。SAWフィルタ装置10Lは、外部電極7Lを介して回路基板に実装される。なお、側面電極6Lの形成方法は上述した方法と同一であり、説明を省略する。
図12(a)を参照して第16の実施形態による半導体装置10Pを説明する。この半導体装置10PはいわゆるPLP( Plating Lead Package)である。半導体装置10Pは、電鋳で形成された外部電極7Pに半導体素子2Pが実装され、樹脂8Pで樹脂封止される。側面には側面電極6Pが形成され、外部電極7Pが形成された面の反対側の面に形成された外部電極7と外部電極7Pとを電気的に接合する。なお、側面電極6Pの形成方法は上述した方法と同一であり、説明を省略する。
(1)金属薄膜は、導電性を有する薄膜であればTi膜やPd膜に限定されない。また、金属薄膜を形成する方法も真空蒸着法に限定されない。
(2)金属薄膜表面に堆積するメッキ材料はNi−Auメッキに限定されない。
1A 受光開口
2 光検出半導体素子
2A 光検出部
3 ガラス基板
4 バンプ
5 引き出し電極
6 側面電極
7 外部電極
8 樹脂
9 アンダーフィル
20 シリコーンダム
31 レジスト
32 金属薄膜
Claims (9)
- 半導体パッケージの側面に側面電極を備えた半導体装置の製造方法であって、
前記側面にレジストを塗布し、
前記側面電極のパターンを有するマスクを介して前記塗布したレジストを露光し、
前記露光したレジストを現像し、
前記側面電極のパターンに対応するパターンの金属薄膜を前記側面に形成し、
前記レジストを除去し、
その後、前記金属薄膜上にメッキ膜を形成して前記側面電極を設けることを特徴とする半導体装置の製造方法。 - 半導体パッケージの側面に側面電極を備えた半導体装置の製造方法であって、
前記側面に金属薄膜を形成し、
前記側面にレジストを塗布し、
前記側面電極のパターンを有するマスクを介して前記塗布したレジストを露光し、
前記露光したレジストを現像し、
前記側面に形成した金属薄膜をエッチングし、
前記レジストを除去し、
その後、前記金属薄膜上にメッキ膜を形成して前記側面電極を設けることを特徴とする半導体装置の製造方法。 - 半導体パッケージの側面に並ぶ側面電極を備えた半導体装置の製造方法であって、
前記側面電極のパターンに対応する開口パターンを有するマスクを前記半導体パッケージの上に被せ、
前記マスクを通して真空蒸着等により前記側面に前記側面電極となる金属薄膜を形成し、
前記金属薄膜上にメッキ膜を形成して前記側面電極を設けることを特徴とする半導体装置の製造方法。 - 請求項3に記載の半導体装置の製造方法において、
前記マスクは、前記半導体パッケージの上面から前記側面に沿うような形の折り曲げ部を有していることを特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法において、
前記マスクを前記半導体パッケージに密着させて真空蒸着等することを特徴とする半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造において、
スプレーコート法によって、前記側面に前記レジストを塗布することを特徴とする半導体装置の製造方法。 - 請求項1乃至6のいずれか1項に記載の半導体装置の製造方法によって作製した半導体装置。
- 請求項7に記載の半導体装置において、
前記半導体パッケージの表面に形成された第1の外部電極と、
前記半導体パッケージの裏面に形成された第2の外部電極とを備え、
前記側面電極は、前記第1の外部電極と前記第2の外部電極とを電気的に接続することを特徴とする半導体装置。 - 請求項7に記載の半導体装置において、
光検出部と端子電極とが同一面に形成された光検出半導体素子と、
前記光半導体素子の光検出部を覆い、前記光検出部へ向かう光が透過するガラス基板と、
前記半導体装置の受光面に対して反対側の面に設けられた外部電極とを備え、
前記ガラス基板は表面に電極が形成され、
前記光検出半導体素子はその電極上に実装され、
前記側面電極は、前記ガラス基板の表面に形成された電極と、前記外部電極とに接続されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008196033A JP4881351B2 (ja) | 2008-07-30 | 2008-07-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008196033A JP4881351B2 (ja) | 2008-07-30 | 2008-07-30 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011201911A Division JP5261553B2 (ja) | 2011-09-15 | 2011-09-15 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010034375A true JP2010034375A (ja) | 2010-02-12 |
JP4881351B2 JP4881351B2 (ja) | 2012-02-22 |
Family
ID=41738497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008196033A Expired - Fee Related JP4881351B2 (ja) | 2008-07-30 | 2008-07-30 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4881351B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613436A (ja) * | 1990-10-12 | 1994-01-21 | Atomel Corp | キャリアのない集積回路パッケージ |
JPH07254534A (ja) * | 1995-01-11 | 1995-10-03 | Murata Mfg Co Ltd | 電子部品の外部電極形成方法 |
JPH1187911A (ja) * | 1997-09-01 | 1999-03-30 | Nissha Printing Co Ltd | 導体部を側面に有するプリント配線板の量産方法 |
JP2003101186A (ja) * | 2001-09-27 | 2003-04-04 | Murata Mfg Co Ltd | 電子部品及び電子部品カバー |
-
2008
- 2008-07-30 JP JP2008196033A patent/JP4881351B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613436A (ja) * | 1990-10-12 | 1994-01-21 | Atomel Corp | キャリアのない集積回路パッケージ |
JPH07254534A (ja) * | 1995-01-11 | 1995-10-03 | Murata Mfg Co Ltd | 電子部品の外部電極形成方法 |
JPH1187911A (ja) * | 1997-09-01 | 1999-03-30 | Nissha Printing Co Ltd | 導体部を側面に有するプリント配線板の量産方法 |
JP2003101186A (ja) * | 2001-09-27 | 2003-04-04 | Murata Mfg Co Ltd | 電子部品及び電子部品カバー |
Also Published As
Publication number | Publication date |
---|---|
JP4881351B2 (ja) | 2012-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7495341B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
JP5258807B2 (ja) | 半導体装置の製造方法 | |
KR100755165B1 (ko) | 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법 | |
US20110115036A1 (en) | Device packages and methods of fabricating the same | |
KR100790994B1 (ko) | 이미지 센서 패키지, 그 제조 방법 및 이미지 센서패키지를 포함하는 이미지 센서 모듈 | |
KR100917745B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20130307147A1 (en) | Chip package and method for forming the same | |
US8194162B2 (en) | Imaging device | |
KR20060132490A (ko) | 관통 전극을 갖는 반도체 장치 및 그 제조 방법 | |
KR20160121779A (ko) | 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법 | |
JPWO2008023826A1 (ja) | 半導体装置及びその製造方法 | |
CN107369695B (zh) | 晶片封装体与其制造方法 | |
US20160099206A1 (en) | Wafer level packaging of electronic device | |
JP5261553B2 (ja) | 半導体装置およびその製造方法 | |
JP4881351B2 (ja) | 半導体装置およびその製造方法 | |
JP2007150038A (ja) | 光学半導体装置及びその製造方法 | |
JP2012146947A (ja) | 光学デバイス | |
CN113764382A (zh) | 封装方法、晶片、器件、待封装的芯片结构及其制造方法 | |
JPH11121647A (ja) | 半導体装置及びその製造方法 | |
JP2005294875A (ja) | 半導体装置及びその製造方法 | |
JP2010016395A5 (ja) | ||
JP4562371B2 (ja) | 半導体装置の製造方法 | |
CN212570985U (zh) | 晶片、器件以及待封装的芯片结构 | |
JP2013539253A (ja) | モジュール及びその製造方法 | |
JP5414965B2 (ja) | 光学半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4881351 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |