JP2003101186A - 電子部品及び電子部品カバー - Google Patents
電子部品及び電子部品カバーInfo
- Publication number
- JP2003101186A JP2003101186A JP2001298002A JP2001298002A JP2003101186A JP 2003101186 A JP2003101186 A JP 2003101186A JP 2001298002 A JP2001298002 A JP 2001298002A JP 2001298002 A JP2001298002 A JP 2001298002A JP 2003101186 A JP2003101186 A JP 2003101186A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- package
- electronic component
- cover
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Details Of Resistors (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 基板配線の高密度化や多層基板の層数の増加
を抑制する。 【解決手段】 多層基板２の上に取り付けられる樹脂パ
ッケージＩＣ４のパッケージ表面にパッケージ表面配線
８を形成する。パッケージ表面配線８を多層基板２上の
基板配線６に接続することにより、基板配線６の複数点
間をパッケージ表面配線８を介して電気的に接続する。
この構成は、配線を樹脂パッケージＩＣ４のパッケージ
表面に配置するので、多層基板２の表面の基板配線６の
増加や多層基板２の層数の増加が抑制される。
を抑制する。 【解決手段】 多層基板２の上に取り付けられる樹脂パ
ッケージＩＣ４のパッケージ表面にパッケージ表面配線
８を形成する。パッケージ表面配線８を多層基板２上の
基板配線６に接続することにより、基板配線６の複数点
間をパッケージ表面配線８を介して電気的に接続する。
この構成は、配線を樹脂パッケージＩＣ４のパッケージ
表面に配置するので、多層基板２の表面の基板配線６の
増加や多層基板２の層数の増加が抑制される。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板に取り付
けられる電子部品及び当該電子部品を覆う電子部品カバ
ーに関し、特に配線基板上に構成される電子回路の配線
に関する。
けられる電子部品及び当該電子部品を覆う電子部品カバ
ーに関し、特に配線基板上に構成される電子回路の配線
に関する。
【０００２】
【従来の技術】電子機器の小型・軽量化を実現するため
に基板の小型化が要求され、また高速化のために配線長
の短縮化が要求され、このような要求に応えるべく、基
板への電子部品の高密度実装技術の開発が進められてい
る。まず、高密度実装は、配線パターンの微細化により
可能である。さらに、配線パターンを形成する最新の微
細加工技術の限界を超えた高密度化に対しては、従来、
多層基板を用いることにより対応している。
に基板の小型化が要求され、また高速化のために配線長
の短縮化が要求され、このような要求に応えるべく、基
板への電子部品の高密度実装技術の開発が進められてい
る。まず、高密度実装は、配線パターンの微細化により
可能である。さらに、配線パターンを形成する最新の微
細加工技術の限界を超えた高密度化に対しては、従来、
多層基板を用いることにより対応している。
【０００３】
【発明が解決しようとする課題】多層基板は層数の増加
に伴い、基板全面の厚みが増加し、これが小型・軽量化
の要求の観点から問題となる。また層数の増加は多層基
板のコストが上昇するという問題を有する。多層基板の
厚みを抑制するために、各層を構成する材料を例えば、
通常用いられるセラミックなどに代えて、高分子薄膜材
料などとした多層基板も開発されているが、一般に、厚
みの低減された多層基板は、高価であるという問題、及
び、層間のクロストークが生じやすくなるため適用可能
な電子回路が制限されるという問題があった。
に伴い、基板全面の厚みが増加し、これが小型・軽量化
の要求の観点から問題となる。また層数の増加は多層基
板のコストが上昇するという問題を有する。多層基板の
厚みを抑制するために、各層を構成する材料を例えば、
通常用いられるセラミックなどに代えて、高分子薄膜材
料などとした多層基板も開発されているが、一般に、厚
みの低減された多層基板は、高価であるという問題、及
び、層間のクロストークが生じやすくなるため適用可能
な電子回路が制限されるという問題があった。
【０００４】本発明は上記問題点を解消するためになさ
れたもので、配線基板の層数の増加を抑制しつつ、配線
基板上の配線のレイアウト負荷を軽減する電子部品及び
電子部品カバーを提供することを目的とする。
れたもので、配線基板の層数の増加を抑制しつつ、配線
基板上の配線のレイアウト負荷を軽減する電子部品及び
電子部品カバーを提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る電子部品
は、絶縁材料からなるパッケージで封止され、配線基板
上に取り付けられる電子部品であって、前記パッケージ
の表面に形成され、当該電子部品が取り付けられた前記
配線基板上の複数の配線間の電気的経路となるパッケー
ジ表面配線を有する。
は、絶縁材料からなるパッケージで封止され、配線基板
上に取り付けられる電子部品であって、前記パッケージ
の表面に形成され、当該電子部品が取り付けられた前記
配線基板上の複数の配線間の電気的経路となるパッケー
ジ表面配線を有する。
【０００６】本発明の電子部品は、例えば集積回路のチ
ップをパッケージ内に封止したものである。本発明によ
れば、パッケージ表面に配線が形成され、このパッケー
ジ表面配線が配線基板上の配線に接続され、配線基板上
の配線の複数点間がこのパッケージ表面配線を介して電
気的に導通される。本発明によれば、配線基板上の電子
部品でカバーされる領域に対して、電子部品のパッケー
ジ表面が当該配線基板とは別途の配線層として提供され
ることとなる。これにより、高密度実装における配線レ
イアウトの困難さが緩和される。
ップをパッケージ内に封止したものである。本発明によ
れば、パッケージ表面に配線が形成され、このパッケー
ジ表面配線が配線基板上の配線に接続され、配線基板上
の配線の複数点間がこのパッケージ表面配線を介して電
気的に導通される。本発明によれば、配線基板上の電子
部品でカバーされる領域に対して、電子部品のパッケー
ジ表面が当該配線基板とは別途の配線層として提供され
ることとなる。これにより、高密度実装における配線レ
イアウトの困難さが緩和される。
【０００７】他の本発明に係る電子部品は、前記パッケ
ージの下面に、当該電子部品を前記配線基板に対し電気
的に接続する少なくとも一つの部品接続端子が配置さ
れ、前記パッケージの上面又は側面に、前記パッケージ
表面配線が配置される。
ージの下面に、当該電子部品を前記配線基板に対し電気
的に接続する少なくとも一つの部品接続端子が配置さ
れ、前記パッケージの上面又は側面に、前記パッケージ
表面配線が配置される。
【０００８】本発明によれば、電子部品の部品接続端子
は、電子部品の側面から取り出されるものではなく、下
面に配置される。この構成では、パッケージの側面にお
けるパッケージ表面配線の配置自由度が高い。パッケー
ジ表面配線を配線基板に接続するためには、パッケージ
表面配線の端部はパッケージの側面に配置することが好
ましく、さらに好適には側面下端近くに配置するのがよ
い。部品接続端子を下面に配置することにより、パッケ
ージ表面配線の端部を側面に配置することが容易とな
り、配線基板上の配線との接続が容易となる。また、側
面にパッケージ表面配線の端部を高密度に配置可能であ
ることに対応して、パッケージ表面上の配線数を増加で
きる。また、パッケージ表面配線がパッケージの下面で
はなく上面に配置されることにより、配線基板の配線と
パッケージ表面配線との間隔が確保され、それら相互で
のクロストークが緩和される。
は、電子部品の側面から取り出されるものではなく、下
面に配置される。この構成では、パッケージの側面にお
けるパッケージ表面配線の配置自由度が高い。パッケー
ジ表面配線を配線基板に接続するためには、パッケージ
表面配線の端部はパッケージの側面に配置することが好
ましく、さらに好適には側面下端近くに配置するのがよ
い。部品接続端子を下面に配置することにより、パッケ
ージ表面配線の端部を側面に配置することが容易とな
り、配線基板上の配線との接続が容易となる。また、側
面にパッケージ表面配線の端部を高密度に配置可能であ
ることに対応して、パッケージ表面上の配線数を増加で
きる。また、パッケージ表面配線がパッケージの下面で
はなく上面に配置されることにより、配線基板の配線と
パッケージ表面配線との間隔が確保され、それら相互で
のクロストークが緩和される。
【０００９】別の本発明に係る電子部品においては、前
記パッケージ表面配線の端部が、前記パッケージの下面
に回り込み、パッケージ下面に配置される前記部品接続
端子に接続される。
記パッケージ表面配線の端部が、前記パッケージの下面
に回り込み、パッケージ下面に配置される前記部品接続
端子に接続される。
【００１０】本発明によれば、パッケージ内の素子又は
回路と配線基板とが部品接続端子によって接続されると
共に、パッケージ表面配線と配線基板も部品接続端子に
よって接続される。すなわち、パッケージ表面配線を有
さない従来の電子部品を配線基板に取り付ける作業と同
様の作業によって、パッケージ表面配線も配線基板に接
続され、その接続が容易となる。
回路と配線基板とが部品接続端子によって接続されると
共に、パッケージ表面配線と配線基板も部品接続端子に
よって接続される。すなわち、パッケージ表面配線を有
さない従来の電子部品を配線基板に取り付ける作業と同
様の作業によって、パッケージ表面配線も配線基板に接
続され、その接続が容易となる。
【００１１】また別の本発明に係る電子部品は、前記パ
ッケージの側面下部は斜め下を向いた斜面を有し、前記
パッケージ表面配線の端部は、前記斜面に配置される。
ッケージの側面下部は斜め下を向いた斜面を有し、前記
パッケージ表面配線の端部は、前記斜面に配置される。
【００１２】本発明によれば、パッケージ側面に設けら
れる斜面上のパッケージ表面配線の端部と配線基板上の
配線との間を、例えばハンダ等の接合部材を用いて接続
することができる。斜面はその法線が斜め下を向く、す
なわち斜面はパッケージの下面内側に入り込むように配
置されるので、ハンダ等がパッケージより水平方向外側
へ飛び出すことが防止、又は抑制される。これによりパ
ッケージ表面配線を設けても、電子部品が配線基板上に
占める領域が拡大することが防止され、高密度実装に有
効である。
れる斜面上のパッケージ表面配線の端部と配線基板上の
配線との間を、例えばハンダ等の接合部材を用いて接続
することができる。斜面はその法線が斜め下を向く、す
なわち斜面はパッケージの下面内側に入り込むように配
置されるので、ハンダ等がパッケージより水平方向外側
へ飛び出すことが防止、又は抑制される。これによりパ
ッケージ表面配線を設けても、電子部品が配線基板上に
占める領域が拡大することが防止され、高密度実装に有
効である。
【００１３】本発明に係る電子部品カバーは、絶縁材料
で形成され、配線基板に取り付けられ、当該配線基板上
の電子部品を覆うカバー本体と、前記カバー本体の表面
に形成され、前記配線基板上の複数の配線間の電気的経
路となるカバー表面配線と、を含んで構成される。
で形成され、配線基板に取り付けられ、当該配線基板上
の電子部品を覆うカバー本体と、前記カバー本体の表面
に形成され、前記配線基板上の複数の配線間の電気的経
路となるカバー表面配線と、を含んで構成される。
【００１４】本発明によれば、電子部品のパッケージ表
面に直接、配線を形成するのではなく、表面に配線（カ
バー表面配線）を設けたカバーを電子部品に被せ、カバ
ー表面配線を配線基板上の配線に接続する。この構成は
パッケージ表面配線と同様の機能を有する。すなわち、
配線基板上の電子部品でカバーされる領域に対して、そ
の電子部品に被せられたカバーの表面が当該配線基板と
は別途の配線層を提供し、高密度実装における配線レイ
アウトの困難さが緩和される。
面に直接、配線を形成するのではなく、表面に配線（カ
バー表面配線）を設けたカバーを電子部品に被せ、カバ
ー表面配線を配線基板上の配線に接続する。この構成は
パッケージ表面配線と同様の機能を有する。すなわち、
配線基板上の電子部品でカバーされる領域に対して、そ
の電子部品に被せられたカバーの表面が当該配線基板と
は別途の配線層を提供し、高密度実装における配線レイ
アウトの困難さが緩和される。
【００１５】本発明の好適な態様は、前記カバー表面配
線が、前記カバー本体の外側表面に形成されることを特
徴とする電子部品カバーである。
線が、前記カバー本体の外側表面に形成されることを特
徴とする電子部品カバーである。
【００１６】他の本発明に係る電子部品カバーは、前記
カバー本体の内側表面に形成され、前記電子部品と、前
記カバー本体の外側表面のカバー表面配線との間の電磁
的な相互作用を遮断する電磁シールド層を有する。
カバー本体の内側表面に形成され、前記電子部品と、前
記カバー本体の外側表面のカバー表面配線との間の電磁
的な相互作用を遮断する電磁シールド層を有する。
【００１７】本発明によれば、配線基板の配線及びカバ
ー内側に格納される電子部品と、カバー外側表面の配線
との間のクロストークが緩和される。
ー内側に格納される電子部品と、カバー外側表面の配線
との間のクロストークが緩和される。
【００１８】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００１９】［実施形態１］図１は、多層基板上に本発
明に係る電子部品を実装したモジュールの模式的な斜視
図であり、多層基板２の上に電子部品としてＢＧＡ(Bal
l Grid Array)型の下面電極を有する樹脂パッケージＩ
Ｃ(Integrated Circuit)４が取り付けられている。多層
基板２の各層には配線が形成され、図には、樹脂パッケ
ージＩＣ４が載置される基板最上位層の表面に形成され
た配線（基板配線６）が示されている。
明に係る電子部品を実装したモジュールの模式的な斜視
図であり、多層基板２の上に電子部品としてＢＧＡ(Bal
l Grid Array)型の下面電極を有する樹脂パッケージＩ
Ｃ(Integrated Circuit)４が取り付けられている。多層
基板２の各層には配線が形成され、図には、樹脂パッケ
ージＩＣ４が載置される基板最上位層の表面に形成され
た配線（基板配線６）が示されている。
【００２０】さて、樹脂パッケージＩＣ４の大きな特徴
は、そのパッケージの表面に配線（パッケージ表面配線
８）が設けられることである。概ね直方体形状の樹脂パ
ッケージＩＣ４は下面に複数の接続端子がＢＧＡとして
形成され、側面及び上面にパッケージ表面配線８が形成
される。各パッケージ表面配線８の端部は基本的に複数
側面の下部に配置され、パッケージ表面配線８はそれら
端部間を接続するように形成される。パッケージ表面配
線８の端部は、後述する構造により基板配線６に接続さ
れる。
は、そのパッケージの表面に配線（パッケージ表面配線
８）が設けられることである。概ね直方体形状の樹脂パ
ッケージＩＣ４は下面に複数の接続端子がＢＧＡとして
形成され、側面及び上面にパッケージ表面配線８が形成
される。各パッケージ表面配線８の端部は基本的に複数
側面の下部に配置され、パッケージ表面配線８はそれら
端部間を接続するように形成される。パッケージ表面配
線８の端部は、後述する構造により基板配線６に接続さ
れる。
【００２１】図２は、図１に示すモジュールの模式的な
上面図である。図２に示す例では、各樹脂パッケージＩ
Ｃ４には、対向する側面間を接続する複数の互いに平行
なパッケージ表面配線８ａが形成されている。基板設計
者は、樹脂パッケージＩＣ４の一方側領域から反対側領
域へ信号を伝達する必要がある場合に、この樹脂パッケ
ージＩＣ４のパッケージ表面配線８ａに接続されるよう
に基板配線６のレイアウトを設計することができる。
上面図である。図２に示す例では、各樹脂パッケージＩ
Ｃ４には、対向する側面間を接続する複数の互いに平行
なパッケージ表面配線８ａが形成されている。基板設計
者は、樹脂パッケージＩＣ４の一方側領域から反対側領
域へ信号を伝達する必要がある場合に、この樹脂パッケ
ージＩＣ４のパッケージ表面配線８ａに接続されるよう
に基板配線６のレイアウトを設計することができる。
【００２２】従来、樹脂パッケージＩＣ４を挟んで互い
に反対に位置する基板領域間で信号を伝達する場合に
は、多層基板２表面上で樹脂パッケージＩＣ４を迂回す
るように基板配線６をレイアウトしたり、多層基板２の
内層を利用する配線レイアウトが検討されていた。しか
し、多層基板２の各層の配線密度が高密度である場合に
は、基板サイズの拡大や多層基板２の層数の増大なしに
そのような配線レイアウトを行うことが困難である場合
もある。これに対して、パッケージ表面配線８を有する
樹脂パッケージＩＣ４を用いた配線レイアウトは、従来
に比して基板のサイズや層数の低減を可能とする。
に反対に位置する基板領域間で信号を伝達する場合に
は、多層基板２表面上で樹脂パッケージＩＣ４を迂回す
るように基板配線６をレイアウトしたり、多層基板２の
内層を利用する配線レイアウトが検討されていた。しか
し、多層基板２の各層の配線密度が高密度である場合に
は、基板サイズの拡大や多層基板２の層数の増大なしに
そのような配線レイアウトを行うことが困難である場合
もある。これに対して、パッケージ表面配線８を有する
樹脂パッケージＩＣ４を用いた配線レイアウトは、従来
に比して基板のサイズや層数の低減を可能とする。
【００２３】図２に示す例では、パッケージ表面配線８
ａから分岐するパッケージ表面配線８ｂが設けられる。
例えば、パッケージ表面配線８ａ’のパッケージ表面配
線８ｂとパッケージ表面配線８ａ”のパッケージ表面配
線８ｂとを基板配線６で接続することにより、パッケー
ジ表面配線８ａ’，８ａ”間の合流、分岐を実現するこ
とができる。
ａから分岐するパッケージ表面配線８ｂが設けられる。
例えば、パッケージ表面配線８ａ’のパッケージ表面配
線８ｂとパッケージ表面配線８ａ”のパッケージ表面配
線８ｂとを基板配線６で接続することにより、パッケー
ジ表面配線８ａ’，８ａ”間の合流、分岐を実現するこ
とができる。
【００２４】図２に示すような、樹脂パッケージＩＣ４
の一方側と反対側とを結ぶパッケージ表面配線８ａは汎
用性が高いものの一つである。しかし、パッケージ表面
配線８のパターンは必ずしもこれに限られるものではな
く、より複雑なものであってもよい。また、パッケージ
表面配線８のパターンとして汎用性の高いものを選択
し、そのパターンで各樹脂パッケージＩＣ４のパッケー
ジ表面配線８を画一的に形成することにより、樹脂パッ
ケージＩＣ４の製造コストを抑えることが可能である。
一方、樹脂パッケージＩＣ４が実装される多層基板２の
基板配線６のパターンを考慮に入れた上で、パッケージ
表面配線８のパターンを樹脂パッケージＩＣ４毎にカス
タマイズしてもよく、それによりモジュールの一層の小
型化・軽量化が図られる。
の一方側と反対側とを結ぶパッケージ表面配線８ａは汎
用性が高いものの一つである。しかし、パッケージ表面
配線８のパターンは必ずしもこれに限られるものではな
く、より複雑なものであってもよい。また、パッケージ
表面配線８のパターンとして汎用性の高いものを選択
し、そのパターンで各樹脂パッケージＩＣ４のパッケー
ジ表面配線８を画一的に形成することにより、樹脂パッ
ケージＩＣ４の製造コストを抑えることが可能である。
一方、樹脂パッケージＩＣ４が実装される多層基板２の
基板配線６のパターンを考慮に入れた上で、パッケージ
表面配線８のパターンを樹脂パッケージＩＣ４毎にカス
タマイズしてもよく、それによりモジュールの一層の小
型化・軽量化が図られる。
【００２５】次に、パッケージ表面配線８を基板配線６
に接続する形態を説明する。図３は、第１の接続形態を
示す模式的な縦断面図であり、図４、図５はそれぞれ、
その接続形態に対応した樹脂パッケージＩＣ４の下面の
模式図及び側面の模式図である。パッケージ表面配線８
の端部２０はその一部が樹脂パッケージＩＣ４の側面か
ら下面に回り込むように形成される。樹脂パッケージＩ
Ｃ４の下面には、ＢＧＡのランド２２の他に、側面から
回り込んだパッケージ表面配線８の端部２０が現れる。
樹脂パッケージＩＣ４は、ランド２２に付着されたハン
ダボール２４をリフローしてランド２２と多層基板２上
の電極２６とを接合することにより、多層基板２に取り
付けられる。パッケージ表面配線８の端部２０とこれに
対応する位置に設けられる多層基板２上の電極２８と
は、例えば、ＢＧＡの接合を行った後、ハンダ３０を用
いて接合される。
に接続する形態を説明する。図３は、第１の接続形態を
示す模式的な縦断面図であり、図４、図５はそれぞれ、
その接続形態に対応した樹脂パッケージＩＣ４の下面の
模式図及び側面の模式図である。パッケージ表面配線８
の端部２０はその一部が樹脂パッケージＩＣ４の側面か
ら下面に回り込むように形成される。樹脂パッケージＩ
Ｃ４の下面には、ＢＧＡのランド２２の他に、側面から
回り込んだパッケージ表面配線８の端部２０が現れる。
樹脂パッケージＩＣ４は、ランド２２に付着されたハン
ダボール２４をリフローしてランド２２と多層基板２上
の電極２６とを接合することにより、多層基板２に取り
付けられる。パッケージ表面配線８の端部２０とこれに
対応する位置に設けられる多層基板２上の電極２８と
は、例えば、ＢＧＡの接合を行った後、ハンダ３０を用
いて接合される。
【００２６】図６は、第２の接続形態を示す模式的な縦
断面図であり、図７、図８はそれぞれ、その接続形態に
対応した樹脂パッケージＩＣ４の下面の模式図及び側面
の模式図である。この場合の樹脂パッケージＩＣ４の側
面下部は下向きの斜面を形成し、この斜面にパッケージ
表面配線８の端部４０が配置される。第１の接続形態と
同様に、ＢＧＡを多層基板２に接合した後、パッケージ
表面配線８の端部４０とこれに対応する位置に設けられ
る多層基板２上の電極４２とがハンダ４４を用いて接合
される。この形態では、ハンダ４４が斜面の下に入り込
むので、側面の垂直部分４６から外側へのハンダ４４の
飛び出し寸法が小さくなる。また、ハンダ４４に接する
端部４０の面積が確保され、接合強度が確保される。
断面図であり、図７、図８はそれぞれ、その接続形態に
対応した樹脂パッケージＩＣ４の下面の模式図及び側面
の模式図である。この場合の樹脂パッケージＩＣ４の側
面下部は下向きの斜面を形成し、この斜面にパッケージ
表面配線８の端部４０が配置される。第１の接続形態と
同様に、ＢＧＡを多層基板２に接合した後、パッケージ
表面配線８の端部４０とこれに対応する位置に設けられ
る多層基板２上の電極４２とがハンダ４４を用いて接合
される。この形態では、ハンダ４４が斜面の下に入り込
むので、側面の垂直部分４６から外側へのハンダ４４の
飛び出し寸法が小さくなる。また、ハンダ４４に接する
端部４０の面積が確保され、接合強度が確保される。
【００２７】図９は、第３の接続形態を示す模式的な縦
断面図であり、図１０は、その接続形態に対応した樹脂
パッケージＩＣ４の下面の模式図である。この場合はパ
ッケージ表面配線８は樹脂パッケージＩＣ４の下面に回
り込み、ＢＧＡのランド５０に連続する。ランド５０と
多層基板２上の電極５２との接合は、他のランド２２と
電極２６との接合工程にて同時に実現される。
断面図であり、図１０は、その接続形態に対応した樹脂
パッケージＩＣ４の下面の模式図である。この場合はパ
ッケージ表面配線８は樹脂パッケージＩＣ４の下面に回
り込み、ＢＧＡのランド５０に連続する。ランド５０と
多層基板２上の電極５２との接合は、他のランド２２と
電極２６との接合工程にて同時に実現される。
【００２８】パッケージ表面配線８は、樹脂パッケージ
ＩＣ４のパッケージ表面に溝を設けて、導電性材料を流
し込んだり、金属膜を蒸着した後、パターニングすると
いった方法で形成される。
ＩＣ４のパッケージ表面に溝を設けて、導電性材料を流
し込んだり、金属膜を蒸着した後、パターニングすると
いった方法で形成される。
【００２９】［実施形態２］図１１は、多層基板上に本
発明に係る電子部品カバーを実装したモジュールの模式
的な縦断面図である。図において、上記第１の実施形態
と同様の構成要素には同一の符号を付して説明を簡略化
する。
発明に係る電子部品カバーを実装したモジュールの模式
的な縦断面図である。図において、上記第１の実施形態
と同様の構成要素には同一の符号を付して説明を簡略化
する。
【００３０】図１１において、パッケージカバー６０が
電子部品カバーであり、多層基板２に取り付けられた樹
脂パッケージＩＣ４の外側全体を覆う直方体形状を有す
る。パッケージカバー６０の本体は樹脂等の絶縁性材料
で構成され、その外側表面には導電性材料で配線（カバ
ー表面配線６２）が形成される。各カバー表面配線６２
の端部は基本的に複数側面の下部に配置され、カバー表
面配線６２はそれら端部間を接続するように形成され
る。カバー表面配線６２の端部は、ハンダ６４によって
基板配線６に接続される。
電子部品カバーであり、多層基板２に取り付けられた樹
脂パッケージＩＣ４の外側全体を覆う直方体形状を有す
る。パッケージカバー６０の本体は樹脂等の絶縁性材料
で構成され、その外側表面には導電性材料で配線（カバ
ー表面配線６２）が形成される。各カバー表面配線６２
の端部は基本的に複数側面の下部に配置され、カバー表
面配線６２はそれら端部間を接続するように形成され
る。カバー表面配線６２の端部は、ハンダ６４によって
基板配線６に接続される。
【００３１】またパッケージカバー６０の内側表面は、
導電性材料で形成された電磁シールド層６６で覆われ
る。この電磁シールド層６６はハンダ６８によって多層
基板２の接地電極７０に接続される。
導電性材料で形成された電磁シールド層６６で覆われ
る。この電磁シールド層６６はハンダ６８によって多層
基板２の接地電極７０に接続される。
【００３２】パッケージカバー６０は樹脂パッケージＩ
Ｃ４を覆うので、それが実装されたモジュールの斜視図
は図１、また上面図は図２に示すものと基本的に異なら
ない。このカバー表面配線６２を有するパッケージカバ
ー６０によっても、樹脂パッケージＩＣ４のパッケージ
表面配線８と同様に、基板配線６の配線レイアウトに関
する負荷が緩和される。
Ｃ４を覆うので、それが実装されたモジュールの斜視図
は図１、また上面図は図２に示すものと基本的に異なら
ない。このカバー表面配線６２を有するパッケージカバ
ー６０によっても、樹脂パッケージＩＣ４のパッケージ
表面配線８と同様に、基板配線６の配線レイアウトに関
する負荷が緩和される。
【００３３】また、電磁シールド層６６を設けることに
よって、樹脂パッケージＩＣ４の下の基板配線６の配線
とカバー表面配線６２との間、また樹脂パッケージＩＣ
４とカバー表面配線６２との間のクロストークが緩和さ
れる。
よって、樹脂パッケージＩＣ４の下の基板配線６の配線
とカバー表面配線６２との間、また樹脂パッケージＩＣ
４とカバー表面配線６２との間のクロストークが緩和さ
れる。
【００３４】
【発明の効果】本発明の電子部品や電子部品カバーはそ
の表面に配線を有し、そのパッケージ表面配線又はカバ
ー表面配線を用いて、電子部品近傍の配線基板上の配線
を相互に接続することを可能とする。これにより、電子
部品が配置される領域での配線の高密度化や多層基板の
層数の増加が抑制される。
の表面に配線を有し、そのパッケージ表面配線又はカバ
ー表面配線を用いて、電子部品近傍の配線基板上の配線
を相互に接続することを可能とする。これにより、電子
部品が配置される領域での配線の高密度化や多層基板の
層数の増加が抑制される。
【図１】 多層基板上に本発明に係る電子部品を実装し
たモジュールの模式的な斜視図である。
たモジュールの模式的な斜視図である。
【図２】 図１に示すモジュールの模式的な上面図であ
る。
る。
【図３】 樹脂パッケージＩＣと多層基板上の配線との
第１の接続形態を示す模式的な縦断面図である。
第１の接続形態を示す模式的な縦断面図である。
【図４】 第１の接続形態に対応した樹脂パッケージＩ
Ｃの下面の模式図である。
Ｃの下面の模式図である。
【図５】 第１の接続形態に対応した樹脂パッケージＩ
Ｃの側面の模式図である。
Ｃの側面の模式図である。
【図６】 樹脂パッケージＩＣと多層基板上の配線との
第２の接続形態を示す模式的な縦断面図である。
第２の接続形態を示す模式的な縦断面図である。
【図７】 第２の接続形態に対応した樹脂パッケージＩ
Ｃの下面の模式図である。
Ｃの下面の模式図である。
【図８】 第２の接続形態に対応した樹脂パッケージＩ
Ｃの側面の模式図である。
Ｃの側面の模式図である。
【図９】 樹脂パッケージＩＣと多層基板上の配線との
第３の接続形態を示す模式的な縦断面図である。
第３の接続形態を示す模式的な縦断面図である。
【図１０】 第３の接続形態に対応した樹脂パッケージ
ＩＣの下面の模式図である。
ＩＣの下面の模式図である。
【図１１】 多層基板上に本発明に係る電子部品カバー
を実装したモジュールの模式的な縦断面図である。
を実装したモジュールの模式的な縦断面図である。
２ 多層基板、４ 樹脂パッケージＩＣ、６ 基板配
線、８ パッケージ表面配線、２０，４０ 端部、２
２，５０ ランド、２４ ハンダボール、２６，２８，
４２，５２ 電極、３０，４４，６４，６８ ハンダ、
６０ パッケージカバー、６２ カバー表面配線、６６
電磁シールド層、７０ 接地電極。
線、８ パッケージ表面配線、２０，４０ 端部、２
２，５０ ランド、２４ ハンダボール、２６，２８，
４２，５２ 電極、３０，４４，６４，６８ ハンダ、
６０ パッケージカバー、６２ カバー表面配線、６６
電磁シールド層、７０ 接地電極。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 25/18 Ｈ０１Ｌ 23/52 Ｃ
Ｈ０５Ｋ 1/11 25/10 Ｚ
9/00
Ｆターム(参考） 4M109 AA01 DB15 EE07
5E028 BA03 BB01 CA01
5E317 AA11 CC01 CC03 CD34 GG14
5E321 AA02 BB23 CC12 GG05
5E336 AA04 AA16 CC31 CC42 CC50
CC51 CC55 CC60 GG09 GG14
GG30
Claims (7)
- 【請求項１】 絶縁材料からなるパッケージで封止さ
れ、配線基板上に取り付けられる電子部品であって、 前記パッケージの表面に形成され、当該電子部品が取り
付けられた前記配線基板上の複数の配線間の電気的経路
となるパッケージ表面配線を有することを特徴とする電
子部品。 - 【請求項２】 請求項１記載の電子部品において、 前記パッケージの下面に、当該電子部品を前記配線基板
に対し電気的に接続する少なくとも一つの部品接続端子
が配置され、 前記パッケージの上面又は側面に、前記パッケージ表面
配線が配置されること、 を特徴とする電子部品。 - 【請求項３】 請求項２記載の電子部品において、 前記パッケージ表面配線の端部は、前記パッケージの下
面に回り込み、前記部品接続端子に接続されること、 を特徴とする電子部品。 - 【請求項４】 請求項２記載の電子部品において、 前記パッケージの側面下部は斜め下を向いた斜面を有
し、 前記パッケージ表面配線の端部は、前記斜面に配置され
ること、 を特徴とする電子部品。 - 【請求項５】 絶縁材料で形成され、配線基板に取り付
けられ、当該配線基板上の電子部品を覆うカバー本体
と、 前記カバー本体の表面に形成され、前記配線基板上の複
数の配線間の電気的経路となるカバー表面配線と、 を含んで構成されることを特徴とする電子部品カバー。 - 【請求項６】 請求項５記載の電子部品カバーにおい
て、 前記カバー表面配線は、前記カバー本体の外側表面に形
成されることを特徴とする電子部品カバー。 - 【請求項７】 請求項６記載の電子部品カバーにおい
て、 前記カバー本体の内側表面に形成され、前記電子部品と
前記カバー表面配線との間の電磁的な相互作用を遮断す
る電磁シールド層を有することを特徴とする電子部品カ
バー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001298002A JP2003101186A (ja) | 2001-09-27 | 2001-09-27 | 電子部品及び電子部品カバー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001298002A JP2003101186A (ja) | 2001-09-27 | 2001-09-27 | 電子部品及び電子部品カバー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003101186A true JP2003101186A (ja) | 2003-04-04 |
Family
ID=19118974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001298002A Pending JP2003101186A (ja) | 2001-09-27 | 2001-09-27 | 電子部品及び電子部品カバー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003101186A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034375A (ja) * | 2008-07-30 | 2010-02-12 | Aoi Electronics Co Ltd | 半導体装置およびその製造方法 |
| JP2011254110A (ja) * | 2011-09-15 | 2011-12-15 | Aoi Electronics Co Ltd | 半導体装置およびその製造方法 |
| JP7283649B1 (ja) * | 2022-11-07 | 2023-05-30 | 三菱電機株式会社 | 高周波回路および半導体装置 |
-
2001
- 2001-09-27 JP JP2001298002A patent/JP2003101186A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034375A (ja) * | 2008-07-30 | 2010-02-12 | Aoi Electronics Co Ltd | 半導体装置およびその製造方法 |
| JP2011254110A (ja) * | 2011-09-15 | 2011-12-15 | Aoi Electronics Co Ltd | 半導体装置およびその製造方法 |
| JP7283649B1 (ja) * | 2022-11-07 | 2023-05-30 | 三菱電機株式会社 | 高周波回路および半導体装置 |
| WO2024100726A1 (ja) * | 2022-11-07 | 2024-05-16 | 三菱電機株式会社 | 高周波回路および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6525414B2 (en) | Semiconductor device including a wiring board and semiconductor elements mounted thereon | |
| US8179689B2 (en) | Printed circuit board, method of fabricating printed circuit board, and semiconductor device | |
| US6731009B1 (en) | Multi-die assembly | |
| US8148806B2 (en) | Multiple chips bonded to packaging structure with low noise and multiple selectable functions | |
| US6670702B2 (en) | Stackable ball grid array package | |
| US5521435A (en) | Semiconductor device and a fabrication process thereof | |
| US6777787B2 (en) | Semiconductor device with warp preventing board joined thereto | |
| US6534879B2 (en) | Semiconductor chip and semiconductor device having the chip | |
| US5426263A (en) | Electronic assembly having a double-sided leadless component | |
| JP2002083925A (ja) | 集積回路装置 | |
| JP2004273938A (ja) | 積層型半導体装置 | |
| JP2003110084A (ja) | 半導体装置 | |
| JP2002510148A (ja) | 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
| KR100510316B1 (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 | |
| US20100327452A1 (en) | Mounting structure and method of manufacturing the same | |
| JP3554886B2 (ja) | 配線基板 | |
| KR19980080823A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20220173085A1 (en) | Module | |
| US6888227B2 (en) | Apparatus for routing signals | |
| JP2003101186A (ja) | 電子部品及び電子部品カバー | |
| KR100725517B1 (ko) | 본딩 패드와 볼 랜드가 복수 층에 형성된 다층 배선 기판및 이를 이용한 반도체 패키지 구조 | |
| US20040125574A1 (en) | Multi-chip semiconductor package and method for manufacturing the same | |
| KR100776130B1 (ko) | 적층형 반도체 패키지 | |
| KR20050027384A (ko) | 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체 | |
| EP1793658B1 (en) | Wiring board and wiring board module |