JPS60195917A - 積層セラミツクコンデンサの端子電極形成方法 - Google Patents
積層セラミツクコンデンサの端子電極形成方法Info
- Publication number
- JPS60195917A JPS60195917A JP5258784A JP5258784A JPS60195917A JP S60195917 A JPS60195917 A JP S60195917A JP 5258784 A JP5258784 A JP 5258784A JP 5258784 A JP5258784 A JP 5258784A JP S60195917 A JPS60195917 A JP S60195917A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- multilayer ceramic
- alloy
- terminal electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は積層セラミックコンデンサの端子電極形成方法
に関するものである。
に関するものである。
従来例の構成とその問題点
積層セラミックコンデンサは第１図に示すように、誘電
体セラミック１と内部電極２と端子電極３とから構成さ
れている。この端子電極３は内部電極２と接続すること
により、対向する内部電極２にて挾持された１個１個の
コンデンサを並列に接続する機能及びプリント基板に半
田付するための端子としての機能の２つの機能が要求さ
れる。
体セラミック１と内部電極２と端子電極３とから構成さ
れている。この端子電極３は内部電極２と接続すること
により、対向する内部電極２にて挾持された１個１個の
コンデンサを並列に接続する機能及びプリント基板に半
田付するための端子としての機能の２つの機能が要求さ
れる。
従来、この端子電極部め例として第２図に示すものがあ
る。端子電極３を構成する電極材として、たとえばＯｒ
ａ 、 Ｎｉ ｃｓ 、ムｇ６が用いられ、それらの
形成手段としてスパッタリングが用いられている。とれ
らの金属はＣｒ４が０．１２μｍ、 ）Ｉｉ ５が０．
０２〜０．０６μｍ、ムｇ６が０．１μｍの厚みにて構
成されておｐ、Ｃｒ４はセラミックとの接着力。
る。端子電極３を構成する電極材として、たとえばＯｒ
ａ 、 Ｎｉ ｃｓ 、ムｇ６が用いられ、それらの
形成手段としてスパッタリングが用いられている。とれ
らの金属はＣｒ４が０．１２μｍ、 ）Ｉｉ ５が０．
０２〜０．０６μｍ、ムｇ６が０．１μｍの厚みにて構
成されておｐ、Ｃｒ４はセラミックとの接着力。
ｈｉ ｓは半田付時の電極喰れ防止、ムｇ６は半田付時
の半田の濡れ性の同上の各機能を有している。
の半田の濡れ性の同上の各機能を有している。
ところが、この従来工法で端子電極３を形成した積層セ
ラミックコンデンサでは、薄膜特有の比抵抗の増加によ
り、誘電正接ｔａｎδが大きくなることが明らかとなっ
た。この現象は、コープにて積層セラミックコンデンサ
を回路基板に半田付された場合は、半田の厚膜効果によ
り解消されるものの、コープに対しての品質保証面から
は大きな問題となっていた。すなわち、積層セラミック
コンデンサの構造欠陥から誘発されたｔａｎδ不良と従
来工法での薄膜効果によるｊａｎδ不良とが混在してい
ても、メーカにおいてその選別が困難で、コーザでの回
路基板実装後でしか区分できないからである。高誘電率
系の積層セラミックコンデンサにおいては、一般にｔａ
ｎδが１％以上と比較的大きいので、この薄膜の比抵抗
増加による影響も顕著でない。しかし、温度補償用の積
層セラミックコンデンサにおいては、ｔＩＬｎδ値が小
さく、つまりＱ（＝τ６丁）の値が大きく、規格で言え
ば静電容量が３０ＰＦ以上の時、Ｑ≧１０００（ｔａｎ
δ＜０．１％）となっている。この温度補償用積層セラ
ミックコンデンサにおいて、Ｑが規格を満足できないも
のが発生し、大きな問題となっていた。
ラミックコンデンサでは、薄膜特有の比抵抗の増加によ
り、誘電正接ｔａｎδが大きくなることが明らかとなっ
た。この現象は、コープにて積層セラミックコンデンサ
を回路基板に半田付された場合は、半田の厚膜効果によ
り解消されるものの、コープに対しての品質保証面から
は大きな問題となっていた。すなわち、積層セラミック
コンデンサの構造欠陥から誘発されたｔａｎδ不良と従
来工法での薄膜効果によるｊａｎδ不良とが混在してい
ても、メーカにおいてその選別が困難で、コーザでの回
路基板実装後でしか区分できないからである。高誘電率
系の積層セラミックコンデンサにおいては、一般にｔａ
ｎδが１％以上と比較的大きいので、この薄膜の比抵抗
増加による影響も顕著でない。しかし、温度補償用の積
層セラミックコンデンサにおいては、ｔＩＬｎδ値が小
さく、つまりＱ（＝τ６丁）の値が大きく、規格で言え
ば静電容量が３０ＰＦ以上の時、Ｑ≧１０００（ｔａｎ
δ＜０．１％）となっている。この温度補償用積層セラ
ミックコンデンサにおいて、Ｑが規格を満足できないも
のが発生し、大きな問題となっていた。
一方、薄膜金属による比抵抗の増加を抑える手段として
、スパッタリング析出金属膜厚をμｍオーダまで厚くす
ることが考えられる。しかしながらこの場合、積層セラ
ミックコンデンサの端子電極部分以外の表面まで析出金
属が廻り込み、ショートとなる危険性が極めて高く、そ
の金属の廻り込みを防ぐのに有効な置土産に適したマス
キング方法は未だ開発されていない。
、スパッタリング析出金属膜厚をμｍオーダまで厚くす
ることが考えられる。しかしながらこの場合、積層セラ
ミックコンデンサの端子電極部分以外の表面まで析出金
属が廻り込み、ショートとなる危険性が極めて高く、そ
の金属の廻り込みを防ぐのに有効な置土産に適したマス
キング方法は未だ開発されていない。
発明の目的
本発明はこのような従来の問題点に鑑み、積層セラミ−
ツクコンデンサの端子電極を形成するにあたり、 ｔａ
ｎδが低く安定でかつ半田付性及び半田耐熱性に優れた
積層セラミックコンデンサを可能にする端子電極形成方
法を提供するものである。
ツクコンデンサの端子電極を形成するにあたり、 ｔａ
ｎδが低く安定でかつ半田付性及び半田耐熱性に優れた
積層セラミックコンデンサを可能にする端子電極形成方
法を提供するものである。
発明の構成
この目的を達成するために本発明は、積層セラミックコ
ンデンサの端子電極に、スパッタリング法によりＮｉ−
０ｒ合金、 Ｃｕ、−Ｎｉ合金、 ＮｉまたはＣｕから
選定された１種以上の金属にて第１電極層を形成し、そ
の上に電解メッキあるいは無電解メッキ法によりＳｎま
たは５ｎ−Ｐｂ合金の第２電極層を形成して構成したも
のである。
ンデンサの端子電極に、スパッタリング法によりＮｉ−
０ｒ合金、 Ｃｕ、−Ｎｉ合金、 ＮｉまたはＣｕから
選定された１種以上の金属にて第１電極層を形成し、そ
の上に電解メッキあるいは無電解メッキ法によりＳｎま
たは５ｎ−Ｐｂ合金の第２電極層を形成して構成したも
のである。
すなわち、スパッタリング法にて、端子電極にＮｉ −
Ｏｒ金合金Ｃｕ−Ｎｉ合金、 Ｎｉ ｉたはＣｕの第１
電極層を形成するのは、セラミック界面と端子電極の接
着方向上及び半田付時の半田による端子電極部の喰れを
防ぐ、すなわち半田耐熱性の向上のためである０この第
１電極層上に、メソキエ法によりＳｎまたは５ｎ−Ｐｂ
合金の第２電極層を形成するのは、半田付時の半田の濡
れ性を向上させるためである。
Ｏｒ金合金Ｃｕ−Ｎｉ合金、 Ｎｉ ｉたはＣｕの第１
電極層を形成するのは、セラミック界面と端子電極の接
着方向上及び半田付時の半田による端子電極部の喰れを
防ぐ、すなわち半田耐熱性の向上のためである０この第
１電極層上に、メソキエ法によりＳｎまたは５ｎ−Ｐｂ
合金の第２電極層を形成するのは、半田付時の半田の濡
れ性を向上させるためである。
本発明の端子電極形成方法によれば、従来のスパッタリ
ング法ではさけられなかった積層セラミックコンデンサ
のＱ不良が解決し、かつ半田耐熱性。
ング法ではさけられなかった積層セラミックコンデンサ
のＱ不良が解決し、かつ半田耐熱性。
半田付性及び接着強度に優れた積層セラミックコンデン
サの製造が可能となった。
サの製造が可能となった。
実施例の説ＩＪＩＪ
次に、本発明の一実施例を示す。
焼成して各エツジの面取りをした積層セラミックコンデ
ンサ素子を任意の方法にて洗浄し、素子表面の油脂分、
その他不浄な一付着物を除去した。
ンサ素子を任意の方法にて洗浄し、素子表面の油脂分、
その他不浄な一付着物を除去した。
次に第３図に示すホルダー１０に積層セラミックコンデ
ンサ素子７を装着して、第４図に示すスパッタリング装
置内の陽極１１上にホルダー１０を配置した。次ＶＣ，
，真空槽１２内の１ｘ １ｏ−２Ｔｏｒｒアルゴンガス
雰囲気中で、陽極と金属ターゲット８との間に２Ｋｗの
直流を印加した。金属ターゲット８にはＣｕ−Ｎｉ合金
（Ｃｕ ： Ｎ１−＝３ｏ ： ７０ ）を用い、膜厚
０．１５〜０．３０ ｐＨｆ） Ｃｕ Ｎｉ合金層を積
層セラミックコンデンサ素子７０片方の端部に端子電極
として形成した。
ンサ素子７を装着して、第４図に示すスパッタリング装
置内の陽極１１上にホルダー１０を配置した。次ＶＣ，
，真空槽１２内の１ｘ １ｏ−２Ｔｏｒｒアルゴンガス
雰囲気中で、陽極と金属ターゲット８との間に２Ｋｗの
直流を印加した。金属ターゲット８にはＣｕ−Ｎｉ合金
（Ｃｕ ： Ｎ１−＝３ｏ ： ７０ ）を用い、膜厚
０．１５〜０．３０ ｐＨｆ） Ｃｕ Ｎｉ合金層を積
層セラミックコンデンサ素子７０片方の端部に端子電極
として形成した。
次に、他方の端子電極を形成するため、積層セラミック
コンデンサ素子７をホルダー１０に逆に装着して、前記
操作を繰り返した。なお、スパッタリング中の積層セラ
ミックコンデンサ素子７の加温は１５０〜２ｏｏ℃で行
ツタ。次に、Ｃｕ −Ｎｉ合金の膜形成が終った積層セ
ラミックコンデンサ素子７の端子電極に電解メッキ法に
より膜厚２〜３μｍの５ｎ−Ｐｂ合金層を形成した。
コンデンサ素子７をホルダー１０に逆に装着して、前記
操作を繰り返した。なお、スパッタリング中の積層セラ
ミックコンデンサ素子７の加温は１５０〜２ｏｏ℃で行
ツタ。次に、Ｃｕ −Ｎｉ合金の膜形成が終った積層セ
ラミックコンデンサ素子７の端子電極に電解メッキ法に
より膜厚２〜３μｍの５ｎ−Ｐｂ合金層を形成した。
第６図に本発明によって端子電極を形成した積層セラミ
ックコンデンサの断面図を示す。
ックコンデンサの断面図を示す。
ここで、７ａは内部電極、１３はＣｕ−Ｎｉ合金の第１
電極層、１４はＳｎ −Ｐｂ合金の第２電極層である。
電極層、１４はＳｎ −Ｐｂ合金の第２電極層である。
本発明にて端子電極を形成した温度補償用積層コンデン
サにおいては、Ｑ不良は全く発生せず、半田耐熱性及び
半田付性も極めて良好であった。第６図に本発明の方法
による製品と従来方法による製品の半田付前におけるＱ
値比較を示す。
サにおいては、Ｑ不良は全く発生せず、半田耐熱性及び
半田付性も極めて良好であった。第６図に本発明の方法
による製品と従来方法による製品の半田付前におけるＱ
値比較を示す。
この第６図は、形状が幅１．６ｍｍ、長さ３．２ｍｍで
公称静電容量が６８ｐＦ、温度特性がＪＩＳ規格でＣｉ
Ｈの供試品を１００個用いた場合のものである。
公称静電容量が６８ｐＦ、温度特性がＪＩＳ規格でＣｉ
Ｈの供試品を１００個用いた場合のものである。
なお、本実施例では第１電極膚にＣｕ ： Ｎ１＝３０
ニア０のＣｕ −Ｎｉ合金を用いたが、半田耐熱条件、
積層セラミックコンデンサの種類により、第１電極層に
は上述した組成以外の（ｌｉｕ −Ｎｉ合金、Ｃｒ−Ｎ
ｉ合金、Ｎｉ及びＣｕ を用いることが可能であり、さ
らに第２電極層では５ｎ−Ｐｂ合金以外のＳｎでも使用
できることが実験的に明確になっている〇発明の効果 以上のように本発明の積層セラミックコンデンサの端子
電極形成方法によれば、温度補償用コンデンサにおいて
もＱ不良が発生することなく、さらにはプリント基板に
実装するときの半田付性及び半田耐熱性に侵れた端子電
極を提供できるという工業的価値の高いものである。
ニア０のＣｕ −Ｎｉ合金を用いたが、半田耐熱条件、
積層セラミックコンデンサの種類により、第１電極層に
は上述した組成以外の（ｌｉｕ −Ｎｉ合金、Ｃｒ−Ｎ
ｉ合金、Ｎｉ及びＣｕ を用いることが可能であり、さ
らに第２電極層では５ｎ−Ｐｂ合金以外のＳｎでも使用
できることが実験的に明確になっている〇発明の効果 以上のように本発明の積層セラミックコンデンサの端子
電極形成方法によれば、温度補償用コンデンサにおいて
もＱ不良が発生することなく、さらにはプリント基板に
実装するときの半田付性及び半田耐熱性に侵れた端子電
極を提供できるという工業的価値の高いものである。
第１図は一般的な積層セラミックコンデンサの断面図、
第２図は従来の端子電極形成方法による積層セラミック
コンデンサを示す断面図、第３図は積層セラミックコン
デンサを装着するホルダー、第４図はスパッタリング装
置の構成を示す概略図、第６図は本発明の一実施例によ
る端子電極形成方法により端子電極を形成した積層セラ
ミックコンデンサの断面図、第６図は本発明の詳細な説
明するだめの特性図である。 ７・・・・・・積層セラミックコンデンサ素子、７１Ｌ
・・・・・・内部電極、１３・・・・・・第１電極層、
１４・・・・・・第２電極層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２ｒＩ！Ｊ 第４図
第２図は従来の端子電極形成方法による積層セラミック
コンデンサを示す断面図、第３図は積層セラミックコン
デンサを装着するホルダー、第４図はスパッタリング装
置の構成を示す概略図、第６図は本発明の一実施例によ
る端子電極形成方法により端子電極を形成した積層セラ
ミックコンデンサの断面図、第６図は本発明の詳細な説
明するだめの特性図である。 ７・・・・・・積層セラミックコンデンサ素子、７１Ｌ
・・・・・・内部電極、１３・・・・・・第１電極層、
１４・・・・・・第２電極層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２ｒＩ！Ｊ 第４図
Claims (1)
- 積層セラミックコンデンサの内部電極引出しのための端
子電極に、スパッタリング法によりＮ１−Ｏｒ合金、（
ｉｕ−Ｎｉ合金、Ｎｉ’ｉたけＯｕから選定された１種
以上の金属にて第１電極層を形成し、その上に電解メッ
キあざい線熱電解メッキ法によｊｔｓｎまたはａｎ −
Ｐｂ合金の第２電極層を形成子ることを特徴とする積層
セラミック出ンデンサの端子電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5258784A JPS60195917A (ja) | 1984-03-19 | 1984-03-19 | 積層セラミツクコンデンサの端子電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5258784A JPS60195917A (ja) | 1984-03-19 | 1984-03-19 | 積層セラミツクコンデンサの端子電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60195917A true JPS60195917A (ja) | 1985-10-04 |
Family
ID=12918921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5258784A Pending JPS60195917A (ja) | 1984-03-19 | 1984-03-19 | 積層セラミツクコンデンサの端子電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60195917A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04277607A (ja) * | 1991-03-06 | 1992-10-02 | Murata Mfg Co Ltd | 電子部品 |
| JPH07254534A (ja) * | 1995-01-11 | 1995-10-03 | Murata Mfg Co Ltd | 電子部品の外部電極形成方法 |
-
1984
- 1984-03-19 JP JP5258784A patent/JPS60195917A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04277607A (ja) * | 1991-03-06 | 1992-10-02 | Murata Mfg Co Ltd | 電子部品 |
| JPH07254534A (ja) * | 1995-01-11 | 1995-10-03 | Murata Mfg Co Ltd | 電子部品の外部電極形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10418191B2 (en) | Electronic component with outer electrode including sintered layers, glass layer, and metal layers and method for producing the same | |
| US3612963A (en) | Multilayer ceramic capacitor and process | |
| KR100307680B1 (ko) | Sn합금도금피막을갖는전자부품 | |
| JP2019012749A (ja) | セラミック電子部品及びその製造方法、並びに電子部品実装基板 | |
| JP2967666B2 (ja) | チップ型電子部品 | |
| JPH08222402A (ja) | 電子部品の電極構造及び圧電共振素子の振動電極構造 | |
| JPS5969907A (ja) | 温度補償用積層セラミツクコンデンサ | |
| JPS60195917A (ja) | 積層セラミツクコンデンサの端子電極形成方法 | |
| JPH06168845A (ja) | チップ形積層フィルムコンデンサ | |
| JPS60120510A (ja) | 積層セラミックコンデンサの端子電極形成方法 | |
| JP2003243245A (ja) | セラミック電子部品およびその製造方法 | |
| JP2000077253A (ja) | 電子部品、チップ型セラミック電子部品、およびそれらの製造方法 | |
| JP2000299243A (ja) | 積層チップ型電子部品 | |
| JPS60195916A (ja) | 積層セラミツクコンデンサの端子電極形成方法 | |
| JPH04302116A (ja) | 基台付きチップ型電子部品 | |
| JP3018830B2 (ja) | 電子部品及びその製造方法 | |
| JP2000299242A (ja) | セラミック電子部品、およびその製造方法 | |
| JP3018507B2 (ja) | チップ型電子部品 | |
| JPH0770411B2 (ja) | チツプ電子部品の製造方法 | |
| JPS60176215A (ja) | 積層セラミツクコンデンサ−の端子電極形成方法 | |
| JPH0547585A (ja) | 電子部品 | |
| JPH08236387A (ja) | 面実装電子部品とその製造方法 | |
| JP2003073890A (ja) | 電子部品の端面電極形成方法 | |
| JP2000022029A (ja) | 配線基板 | |
| JPH0729769A (ja) | セラミック電子部品 |