KR100307680B1

KR100307680B1 - Sn합금도금피막을갖는전자부품

Info

Publication number: KR100307680B1
Application number: KR1019980058185A
Authority: KR
Inventors: 다츠오 구니시; 마사노리 엔도; 유 다쿠다; 유키코 후지이
Original assignee: 무라타 야스타카; 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 1997-12-24
Filing date: 1998-12-24
Publication date: 2001-11-02
Also published as: KR19990063421A; US6195248B1; JPH11189894A

Abstract

전자부품(electronic component)은,

몸체(body);

상기 몸체 위에 형성된 금속피막(metal film); 및

상기 금속피막 위에 형성된 Sn 합금(alloy)도금피막

을 포함한다. 상기 Sn 합금도금피막이,

Sn; 및

Bi, Ni, Ag, Zn 및 Co로 이루어진 군(group)으로부터 선택된 적어도 1종의 첨가(添加)금속

을 포함한다.

Description

Ｓｎ 합금도금피막을 갖는 전자부품{Electronic component having a tin alloy plating film}

본 발명은 Sn 합금도금피막을 갖는 전자부품에 관한 것으로, 더욱 상세하게는, 납을 포함하고 있지 않은 Sn 합금도금피막을 갖는 전자부품에 관한 것이다.

Sn 합금도금피막은 다양한 전자부품들에 사용되어 왔다. 도1은 이런 전자부품들 중의 한 예로서 종래의 적층 세라믹 커패시터 5를 나타낸다. 상기 적층 세라믹 커패시터 5는 세라믹 적층체 3을 포함한다. 상기 세라믹 적층체에서는, 유전체층들 1과 내부전극들 2가 교대로 적층되어 있으며, 한 쌍의 외부전극들 4가 상기 내부전극들 2에 전기적으로 접속되어 있다. 각각의 외부전극들 4는, 기초층으로서 Ag전극 4a; 중간층으로서 Ag전극 4a 위에 설치되어 있는 Ni전극 4b; 및 최외층으로서 상기 Ni전극 4b 위에 설치되어 있는 Sn 또는 Sn-Pb 합금전극 4c를 포함한다.

상기 Ag전극 4a는 내부전극과의 전기적 접속을 위해 형성되며, 상기 Ni전극 4b는 땜납시에 Ag의 부식을 방지하거나 또는 위스커(whiskers)의 발생을 방지하기 위해 형성된다. 상기 Sn전극 또는 Sn-Pb 합금 전극 4c는 땜납시에 땜납의 습윤성(wettability)을 증진하기 위해서 형성된다.

Sn 전극 또는 Sn-Pb 합금 전극이 형성되는 경우, 적층 세라믹 커패시터 5로 표시되는 종래의 전자부품들은 하기의 문제점들을 갖는다. Sn 도금피막은 위스커를 발생하기 쉽다. 한편, Sn-Pb 합금 전극은 규제물질인 Pb를 포함하고 있으며, 그러므로 환경문제의 관점에서 대체될 필요가 있다.

게다가, Sn 또는 Sn-Pb 합금 최외층 전극이 전해 도금법(electrolytic plating)에 의해 형성되는 경우, Ni전극이 보통 전해 도금법에 의해 미리 형성된다. 그러나, Ni 도금액(plating liquid)은 때때로 Sn 또는 Sn-Pb 도금바스(bath)를 불리하게 오염시킨다. 이것은 도금피막의 접착력을 저하시키고, 또 얻은 도금피막의 질적 저하를 초래한다.

이 문제점을 해결하기 위해, Ni 도금 공정 이후에, 세정공정을 수행할 필요가 있으며, 이에 의해 잔여 Ni 도금액이 Sn 또는 Sn-Pb의 도금바스로 침입하는 것을 방지한다. 이 대응책 이외에도, 도금바스(bath)의 사용횟수에 따라서 Sn 또는 Sn-Pb의 도금바스를 더욱 빈번히 새것으로 바꿀 필요가 있다. 그 결과, 공정관리와 공정단계의 회수가 증가된다. 이것은 제조비용의 증가를 초래한다.

전술한 이유들 때문에, 위스커(whiskers)가 발생하지 않고, 땜납시에 Ag의 부식이 방지되며, 또 땜납의 습윤성(wettability)을 증진시키는, Pb를 포함하지 않는 도금피막을 갖는 전자부품을 필요로 한다.

도1은 종래의 적층 세라믹 커패시터를 보여주는 부분 절단 사시도이다.

도2는 본 발명의 구현예에 따른 적층 세라믹 커패시터를 보여주는 부분 절단 사시도이다.

(도면의 주요 부분에 대한 부호의 설명)

1: 유전체층 2: 내부전극

3: 세라믹 적층체 4: 외부전극

4a: Ag전극 4d: Sn 합금도금피막 4d

본 발명은 전술한 요구를 만족하는 전자부품의 방향을 제시한다. 상기 전자부품은,

몸체(body);

상기 몸체 위에 형성된 금속피막(metal film); 및

상기 금속피막 위에 형성된 Sn 합금(alloy)도금피막

을 포함하며, 여기에서, 상기 Sn 합금도금피막은,

Sn; 및

Bi, Ni, Ag, Zn 및 Co로 이루어진 군(group)으로부터 선택된 1종 이상의 첨가(添加)금속

을 포함한다.

바람직하게는, 상기 금속피막이, Ag와 Cu 중 한 개를 포함하는 것이 좋다. 바람직하게는, 상기 첨가금속의 함유율이 약 0.5∼20중량%의 범위 이내인 것이 좋다.

상기 첨가금속이 Bi일 수 있다. 이 경우, 바람직하게는, Bi의 함유율이 약 1∼20중량%의 범위 이내인 것이 좋으며, 더욱 바람직하게는, 약 5∼20중량%의 범위 이내인 것이 좋다.

상기 첨가금속이 Ni일 수 있다. 이 경우, 바람직하게는, 상기 Ni의 함유율이 약 0.5∼10중량%의 범위 이내인 것이 좋으며, 더욱 바람직하게는, 약 1∼2중량%의 범위 이내인 것이 좋다.

상기 첨가금속이 Ag일 수 있다. 여기에서, 바람직하게는, 상기 Ag의 함유율이 약 1∼20중량%의 범위 이내인 것이 좋으며, 더욱 바람직하게는, 약 5∼10중량%의 범위 이내인 것이 좋다.

상기 첨가금속이 Zn일 수 있고, 바람직하게는, 상기 Zn의 함유율이 약 1∼20중량%의 범위 이내인 것이 좋으며, 더욱 바람직하게는, 약 5∼8중량%의 범위 이내인 것이 좋다.

상기 첨가금속이 Co일 수 있다. 이 경우, 바람직하게는, 상기 Co의 함유율이 약 0.5∼10중량%의 범위 이내인 것이 좋으며, 더욱 바람직하게는, 약 1∼2중량%의 범위 이내인 것이 좋다.

바람직하게는, 상기 몸체가, 유전체 세라믹(dielectric ceramic), 압전 세라믹(piezoelectric ceramic), 반도체 세라믹(semiconductor ceramic), 자성체 세라믹(magnetic ceramic) 및 절연체 세라믹(insulating ceramic)으로 구성되는 것이 좋다. 상기 몸체는, 상기 선택된 재료로 구성된 복수개의 세라믹층들, 및 서로 교대로 적층되어 있는 복수개의 내부전극들을 포함할 수 있으며, 상기 금속피막은 상기 내부전극들에 전기적으로 접속된다.

본 발명에 따라서, 위스커 발생과 은 부식을 방지할 뿐만 아니라, 종래의 Sn도금 또는 Sn-Pb 합금도금의 땜납시에 습윤성을 유지하는, 납을 포함하지 않는 Sn 합금도금피막을 포함하는 전자부품이 제공되어 있다. 납을 포함하지 않는 Sn 합금도금피막은 Ni전극 중간층을 더 이상 필요로 하지 않는다.

그러므로, Sn 합금도금피막을 형성하기 전의 세정공정이 필요없게 된다. Sn 합금도금바스의 수명시간도 연장될 수 있다. 따라서, 전자부품의 제조비용이 감소될 수 있으며, 수루풋(through put)이 증가될 수 있다.

본 발명을 도시하기 위해, 현재 선호되는 여러 가지 형태들을 도면으로 나타낸다. 그러나, 본 발명은 나타낸 정교한 배열들과 수단에 한정되지 않는다.

이하, 본 발명의 바람직한 구현예들을 도면들을 참조하여 상세하게 설명한다.

본 발명은 땜납(soldering)이 실시될 다양한 전자부품들에 적용될 수 있지만, 하기에 설명된 바람직한 구현예들에서는 전자부품들 중의 한 예로서 적층 세라믹 커패시터에 관하여 설명한다. 예를 들어, 본 발명은, 유전체 세라믹(dielectric ceramic), 압전 세라믹(piezoelectric ceramic), 반도체 세라믹(semiconductor ceramic), 자성체 세라믹(magnetic ceramic) 및 절연체 세라믹(insulating ceramic)으로 구성된 몸체(bodies)를 갖는 서미스터(thermistors), 저항기(resistors), 공진기(resonators), 필터(filter) 등에 적용될 수 있다. 게다가, 본 발명은 칩(chip)형의 전자부품들에 적절하게 적용될 수 있다. 그러나, 다른유형의 전자부품들에 적용될 수 있다.

도2는 본 발명의 구현예에 따른 적층 세라믹 커패시터 10을 보여준다. 상기 적층 세라믹 커패시터는,

세라믹 적층체 3;

상기 적층체 3 위에 형성되어 있는, Ag를 포함하고 있는 한 쌍의 기초금속 피막(foundation metal films) 4a; 및

상기 기초금속피막 4a 위에 형성되어 있는, 한 쌍의 Sn 합금도금피막 4d

를 포함한다. 상기 기초금속피막 4a 및 Sn 합금도금피막 4d는 외부전극 4를 구성한다. 상기 세라믹 적층체 3에서는, 유전체층들 1과 내부전극들 2가 서로 교대로 적층되어 있다. 상기 내부전극들 2는, 대향측들에 형성되어 있는 상기 기초금속피막 4a에 각각 교대로 접속된다. 이에 의해 내부전극들 2가 상기 한 쌍의 외부전극들 4에 전기적으로 접속된다.

상기 적층 세라믹 커패시터 10의 중요한 특징들 중 하나로는, 상기 적층 세라믹 커패시터 10이 상기 기초금속피막 4a와 Sn 합금도금피막 4d와의 사이에 개별적인 Ni전극을 포함할 필요가 없다는 점이다. 이것은, 우수한 은(silver) 내부식성(耐腐蝕性)과 위스커 내성(whisker-resistance property) 및 습윤성을 갖는, 납을 포함하지 않는 신규한 Sn 합금도금피막 4d 때문이다. Sn 합금도금피막 4d를 형성하기 전에 Ni전극을 형성할 필요가 없기 때문에, Sn 합금도금바스의 오염이 발생하지 않는다. 그 결과, Sn 합금도금피막 4d를 형성하기 전의 세정공정이 필요없게 된다. Sn 합금도금바스의 수명시간도 연장될 수 있다. 따라서, 제조비용이 감소될 수 있으며, 수루풋(through put)이 증가될 수 있다.

이하, 적층 세라믹 커패시터의 제조방법을 설명한다.

먼저, 세라믹 적층체 3이 도1에 나타낸 바와 같이 준비되었다. 특히, 주성분으로서 티탄산 바륨(barium titanate)을 포함하는 세라믹 그린시트들이 준비되었다. 세라믹 그린시트들의 표면에 Ag-Pd 합금을 포함하는 내부전극용 도전성 페이스트가 스크린 인쇄된 후에, 복수개의 세라믹 그린시트들이 서로 적층·압착되어 적층체를 형성하였다. 상기 적층체는 그런 다음 적층방향을 따라서 칩(chips)으로 절단되었으며, 상기 각각의 칩들은 분리된 층들의 형태로 상기 인쇄된 도전성 페이스트들을 노출하는 절단면을 갖는다. 상기 칩들은 1300℃에서 1시간 소성되어, 이에 의해 세라믹 적층체를 얻었다.

상기 내부전극들에 전기적으로 접속되어 있는 한 쌍의 외부전극들 4가, 상기 세라믹 적층체의 양단면들에 형성되었다. 상기 외부전극은 기초금속피막 4a로서의 소성된 Ag전극을 포함한다.

그 후에, 표 1에 나타낸 도금바스들이 준비되었다. Sn-Bi 바스와 Sn-Ni 바스와, Sn-Zn 바스 및 Sn-Co 바스에서의 주석염 농도;

Sn-Ag 바스에서의 은염 농도; 및

Sn-Pb 바스에서의 납염 농도

를 조절하여 각각의 도금바스로부터 얻어진 도금피막이 소정의 첨가 금속 농도를 갖도록, 각각의 금속 바스에 대하여 전류밀도와 Sn 및 첨가 금속과의 비율을 측정하였다. 그러므로, Sn 금속합금 도금피막 4d가 이들 도금바스들을 이용함으로써 적층 세라믹 커패시터 10의 Ag 기초금속층들 4a 위에 형성되었다. 따라서, 시료번호들 1∼33에 표시한 바와 같이, Ag 기초금속피막 4a와 상기 Ag 기초금속피막 4a 위에 형성된 Sn 합금도금피막들 4d를 포함하는 적층 세라믹 커패시터들 10이 얻어졌다.

실시예
Sn-Bi합금바스	황산제1주석(Stannous sulfate)황산 비스무트(Bismuth sulfate)황산(Sulfuric acid)글루콘산(Gluconic acid)폴리옥시에틸레노닐 페닐 에테르(polyoxyethylenonyl phenyl ether)pH바스 온도전류밀도	0.05∼0.10 몰/ℓ0.35 몰/ℓ1.00 몰/ℓ0.25 몰/ℓ5.00 g/ℓ≤1.025℃0.25∼1.00 A/d㎡
Sn-Ni합금바스	황산제1주석니켈 설페이트 헥사하이드레이트(Nickel sulfate hexahydrate)글루콘산 칼륨(Potassium gluconate)황산 알루미늄(Aluminum sulfate)설퍼티아졸(Sulfathiazole)pH바스 온도전류밀도	0.05∼0.15 몰/ℓ0.20 몰/ℓ0.60 몰/ℓ0.06 몰/ℓ8.00 g/ℓ4.025℃1.00∼2.00 A/d㎡
Sn-Ag합금바스	염화제1주석(Stannous chloride)요오드화 은(Silver iodide)포타슘 피로포스페이트(Potassium pyrophosphate)요오드화 칼륨(Potassium iodide)pH바스 온도전류밀도	0.20 몰/ℓ20.∼20.0 밀리몰/ℓ0.50 몰/ℓ2.00 몰/ℓ9.060℃0.25∼1.00 A/d㎡

표1 계속
Sn-Zn합금바스	황산제1주석징크 설페이트 헵타하이드레이트(Zinc sulfate heptahydrate)글루콘산 나트륨(Sodium gluconate)펩톤(Peptone)pH바스 온도전류밀도	0.05∼0.15 몰/ℓ0.10 몰/ℓ0.75 몰/ℓ0.15 몰/ℓ7.060℃1.00∼2.00 A/d㎡
Sn-Co합금바스	스테너스 피로포스페이트(Stannous pyrophosphate)염화 코발트(Cobalt chloride)포타슘 피로포스페이트(Potassium pyrophosphate)디아미노프로판(Diaminopropane)글리신(Glycine)pH바스 온도전류밀도	0.05∼0.20 몰/ℓ0.02 몰/ℓ0.50 몰/ℓ3.0 몰/ℓ10.0 g/ℓ9.050℃0.25∼1.00 A/d㎡
비교예
Sn 바스	황산제1주석구연산 나트륨(Sodium citrate)황산 암모늄(Ammonium sulfate)라우릴디메틸베타인(Lauryldimethylbetaine)pH바스 온도전류밀도	0.15 몰/ℓ0.50 몰/ℓ1.00 몰/ℓ1.00 g/ℓ5.040.0℃0.25 A/d㎡

표1 계속
Sn-Pb합금바스	황산제1주석아세트산 납(Lead acetate)글루콘산 나트륨폴리옥시에틸렌라우릴아민(Polyoxyethlenelaurylamine)pH바스 온도전류밀도	0.15 몰/ℓ0.01/0.05 몰/ℓ0.50 몰/ℓ1.00 g/ℓ8.030.0℃0.25 A/d㎡

그 다음에, 시료번호 1∼시료번호 33의 얻은 세라믹 커패시터들에 하기의 세가지 시험을 실시하였다. 주지하는 바와 같이, 첨가금속의 함유율이 약 20중량%보다 더 큰 경우에 Sn 합금도금피막이 부서지기 쉽게 때문에 Sn 합금도금피막에서의 첨가금속의 함유율이 약 20중량% 이하로 한정된다.

땜납의 습윤성 시험에 있어서, 시료번호 1∼시료번호 33이 땜납용해조(solder fusion tank)에 2초간 담겨졌다. 이후에, 각 시료에 대하여 땜납에 의해 도포된 면적을 측정하였다. 이 시험을 위해 사용된 땜납은 다음과 같다:

1) Sn/Pb=60:40

용해 온도(fusion temperature): 230℃

플럭스(flux) 타입(type): 비할로겐(non-halogen)

2) Sn/Pb=60:40

용해 온도: 230℃

플럭스 타입: 할로겐(halogen)

3) Sn/Ag=96.5:3.5

용해 온도: 250℃

플럭스 타입: 비할로겐

4) Sn/Ag=96.5:3.5

용해 온도: 250℃

플럭스 타입: 할로겐

은 내부식성 시험에 있어서, 시료번호 1∼시료번호 33이 땜납용해조에 270℃에서 30초간 담겨졌다. 이후에, 은이 땜납에 의해 부식되지 않고 남아 있는 면적을 측정하였다. 이 시험에서 사용된 땜납은 상술한 땜납 1)이었다.

위스커 내성 시험에 있어서, 시료번호 1∼시료번호 33이 서머스탯(thermostat) 탱크(tank)에 50℃에서 60일 동안 담겨졌다. 이후에, 도금부의 말단(end)으로부터 5㎜의 주변부를 제외한 중앙부가 금속 현미경(metallographical microscope)에 의해 관찰되었다.

표2는 시료번호 1∼시료번호 33으로부터 얻어진 시험결과를 나타낸다. 땜납 습윤성의 시험에 있어서, 땜납으로 도포된 면적이, 85% 이상 90% 미만, 90% 이상 95% 미만, 및 95% 이상인 경우, 상기 결과를 각각 보통(fair), 양호(good) 및 우수(excellent)로서 간주하며, 문자 "C", "B", "A"로 표시한다. 땜납으로 도포된 면적이 85% 미만인 시료는 없었다.

은 내부식성 시험에 있어서, 은이 땜납에 의해 부식되지 않고 남아 있는 면적이, 50% 이상 75% 미만, 75% 이상 90% 미만, 및 90% 이상인 경우, 상기 결과를 각각 보통, 양호 및 우수로서 간주하며, 문자 "C", "B", "A"로 표시한다. 남아 있는 면적이 75% 미만인 시료들은 없었다.

위스커 내성 시험에 있어서, 위스커가 Sn 도금피막에 발생된 것과 동일한 정도로 발생된 경우, 상기 결과는 열악(poor)한 것으로 판정되며, 문자 "D"로 표시된다. 위스커의 발생이 Sn 도금피막보다 더 적지만 위스커의 발생이 인지되는 경우, 상기 결과는 보통으로 판정되며, 문자 "C"로 표시되었다. 위스커의 발생이 거의 인지되지 않는 경우, 상기 결과는 양호로서 판정되며, 문자 "B"로서 표시된다. 위스커의 발생이 인지되지 않는 경우, 상기 결과는 우수로서 판정되며, 문자 "A"로 표시되었다.

종합평가로서는, 문자 "A"와 "B"는 각각 우수와 양호를 의미한다. 문자 "C"는 실질상 보통을 의미한다.

시료번호	합금조성	함량(중량%)	습윤성땜납 1	습윤성땜납 2	습윤성땜납 3	습윤성땜납 4	은 내부식성	위스커 내성	종합평가
12345	Sn/Bi	Bi:0.51.005.0010.020.0	AAAAA	AAAAA	AAAAA	AAAAA	CBAAA	CBAAA	CBAAA
6789101112	Sn/Ni	Ni:0.51.002.003.005.0010.020.0	ABBCCCC	AAABBBC	ABBBCCC	AAAABBC	BAAAAAA	CAAAAAA	BAABBBC
1314151617	Sn/Ag	Ag:0.51.005.0010.020.0	AAAAC	AAAAA	AAAAC	AAAAA	CBAAA	CBAAA	CBAAB
181920212223	Sn/Zn	Zn:0.51.005.008.0010.020.0	AABBCC	AAAAAA	AABBCC	AAAAAA	CBAAAA	CBAAAA	CBAABB
24252627282930	Sn/Co	Co:0.51.02.03.05.010.020.0	ABBCCCC	AAABBBC	ABBBCCC	AAAABBC	BAAAAAA	CAAAAAA	BAABBBC
31	Sn	Sn:100.0	A	A	A	A	C	C	C
3233	Sn/Pb	Pb:10.040.0	AA	AA	AA	AA	CC	AA	BB

땜납 습윤성 시험에 있어서, Sn-Bi 합금도금피막 및 Sn-Ag 합금도금피막은 Bi 또는 Ag의 함유율과 땜납 또는 플럭스의 종류와는 관계없이 양호한 결과를 보여준다. 그러나, Ag를 약 20중량% 함유하는 Sn-Ag 합금도금피막은 비할로겐계 플럭스에 대하여 보통의 습윤성을 보여준다. Bi함량이 증가할수록, 상기 Sn-Bi 합금도금 피막이 부서지는 경향이 있다.

상기 Sn-Ni 합금도금피막 및 상기 Sn-Co 합금도금피막은, Ni 또는 Co함량 증가에 대하여 습윤성이 저하하는 경향을 나타내며, 또 5중량% 함량에서의 비할로겐계 플럭스에 대하여 보통의 습윤성을 갖는다. 상기 함량이 10중량%를 초과하는 경우, 상기 Sn-Ni 합금도금피막 및 상기 Sn-Co 합금도금피막은 할로겐계 플럭스에 대해서도 보통의 습윤성을 나타낸다.

상기 Sn-Zn 합금도금피막은 Zn함량 증가에 대하여 습윤성이 저하하는 경향을 나타내며, 또 10중량% 함량에서의 비할로겐계 플럭스에 대하여 보통의 습윤성을 갖는다.

은 내부식성 시험에 있어서, 상기 Sn-Bi 합금, Sn-Ag 합금, 및 Sn-Zn 합금도금피막은 실지로 0.5중량% 함유율에서 은 내부식성을 보이지 않으나, 1중량% 함유율에서 양호한 내성을 나타낸다. 상기 은 내부식성은 5중량% 이상의 함유율에서 현저하게 된다.

상기 Sn-Ni 합금 및 Sn-Co 합금도금피막은 0.5중량% 함유율에서 양호한 은 내부식성을 나타내며, 상기 은 내부식성은 1중량% 이상의 함유율에서 현저하게 된다.

위스커 내성 시험에 있어서, 상기 Sn-Bi 합금, Sn-Ag 합금, 및 Sn-Zn 합금도금피막은 실지로 0.5중량%의 함유율에서 위스커 내성을 보이지 않지만, 1중량%의 함유율에서 양호한 내성을 나타낸다. 상기 위스커 내성은 5중량% 이상의 함유율에서 현저하게 된다.

상기 Sn-Ni 합금 및 Sn-Co 합금도금피막은 1중량%의 함유율에서 위스커 발생을 보이지 않는다.

전술한 시험 결과들의 관점에서, 각각의 Sn 합금도금피막에 대한 바람직한 조성이 다음과 같음을 알 수 있다.

우선, 일반적으로 본 발명에 따른 Sn 합금도금피막에서의 Bi, Ni, Ag, Zn 또는 Co의 함유율은, 은 내부식성 시험과 위스커 내성 시험 결과의 관점에서, 약 0.5중량%∼20중량%의 범위 이내인 것이 바람직하다.

더욱 상세하게는, Sn-Bi 합금도금피막에서의 Bi의 함유율이 Sn-Bi 합금도금피막 100중량%에 대하여 약 0.5중량%∼20중량%의 범위 이내인 것이 바람직하다. 상기 함유율이 약 1중량%∼20중량%의 범위 이내인 것이 더욱 바람직하며, 또 더 나아가서 약 5중량%∼20중량%의 범위 이내인 것이 바람직하다.

Sn-Ni 합금도금피막에서의 Ni의 함유율이 Sn-Ni 합금도금피막 100중량%에 대하여 약 0.5중량%∼20중량%의 범위 이내인 것이 바람직하다. 상기 함유율이 약 0.5중량%∼10중량%의 범위 이내인 것이 더욱 바람직하며, 또 더 나아가서 약 1중량%∼2중량%의 범위 이내인 것이 바람직하다.

Sn-Ag 합금도금피막에서의 Ag의 함유율이 Sn-Ag 합금도금피막 100중량%에 대하여 약 0.5중량%∼20중량%의 범위 이내인 것이 바람직하다. 상기 함유율이 약 1중량%∼20중량%의 범위 이내인 것이 더욱 바람직하며, 또 더 나아가서 약 5중량%∼10중량%의 범위 이내인 것이 바람직하다.

Sn-Zn 합금도금피막에서의 Zn의 함유율이 Sn-Zn 합금도금피막 100중량%에 대하여 약 0.5중량%∼20중량%의 범위 이내인 것이 바람직하다. 상기 함유율이 약 1중량%∼20중량%의 범위 이내인 것이 더욱 바람직하며, 또 더 나아가서 약 5중량%∼8중량%의 범위 이내인 것이 바람직하다.

Sn-Co 합금도금피막에서의 Co의 함유율이 Sn-Co 합금도금피막 100중량%에 대하여 약 0.5중량%∼20중량%의 범위 이내인 것이 바람직하다. 상기 함유율이 약 0.5중량%∼10중량%의 범위 이내인 것이 더욱 바람직하며, 또 더 나아가서 약 1중량%∼2중량%의 범위 이내인 것이 바람직하다.

본 발명의 발명자들에 의해, Sn, Bi, Ni, Ag, Zo 또는 Co 및 상술한 구현예들에서 사용된 것과 다른 첨가제를 포함하는 다른 시료들이 함유되어 있는 도금바스로부터, 이상에서 설명된 것과 동일한 도금 특성이 얻어진다는 것을 확인하였다. 그러므로, 도금바스가 전술한 함유율을 갖는 Sn 합금도금피막을 제공하는 한, 예시된 구현예들에서의 조성과 다른 조성을 갖는 도금바스가 사용될 수 있다.

전술한 구현예들에서는, Sn 합금도금피막이 소성된 Ag전극 위에 형성되지만, 상기 Sn 합금도금피막은 소성된 Cu전극 위에 형성될 수 있다. 이 경우, 상기 Sn 합금도금피막은 또한 땜납에 대한 우수한 습윤성과 위스커 내성을 보여준다.

그러므로, Sn 합금도금피막을 형성하기 전의 세정공정이 필요없게 된다. Sn합금도금바스의 수명시간도 연장될 수 있다. 따라서, 전자부품의 제조비용이 감소될 수 있으며, 수루풋(through put)이 증가될 수 있다.

본 발명의 바람직한 구현예를 기재하였지만, 여기에 기재된 원리를 수행하는 다양한 방식들이 하기의 청구항들의 범위 이내에서 고려된다. 그러므로, 본 발명의 범위가 청구항에서 설명된 것에만 한정되지 않는다는 것은 물론이다.

Claims

몸체(body);

상기 몸체 위에 형성된 금속피막(metal film); 및

상기 금속피막 위에 형성된 Sn 합금(alloy)도금피막

을 포함하는 전자부품(electronic component)으로서,

상기 Sn 합금도금피막이,

Sn; 및

Bi, Ni, Ag, Zn 및 Co로 이루어진 군(group)으로부터 선택된 적어도 1종의 첨가(添加)금속을 포함하는 것을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제1항에 있어서, 상기 금속피막이, Ag 또는 Cu 또는 양자(兩者) 모두를 포함하는 것을 특징으로 하며, 상기 금속과 Sn 합금도금피막과의 사이에 Ni 함유층이 배치되어 있지 않은 것을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제2항에 있어서, 상기 첨가금속의 함유율이 0.5∼20중량%의 범위 이내임을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제3항에 있어서, 상기 첨가금속이 Bi이며, 또 상기 Bi의 함유율이 1∼20중량%의 범위 이내임을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제4항에 있어서, 상기 Bi의 함유율이 5∼20중량%의 범위 이내임을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제3항에 있어서, 상기 첨가금속이 Ni이며, 또 상기 Ni의 함유율이 0.5∼10중량%의 범위 이내임을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제6항에 있어서, 상기 Ni의 함유율이 1∼2중량%의 범위 이내임을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제3항에 있어서, 상기 첨가금속이 Ag이며, 또 상기 Ag의 함유율이 1∼20중량%의 범위 이내임을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제8항에 있어서, 상기 Ag의 함유율이 5∼10중량%의 범위 이내임을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제3항에 있어서, 상기 첨가금속이 Zn이며, 또 상기 Zn의 함유율이1∼20중량%의 범위 이내임을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제10항에 있어서, 상기 Zn의 함유율이 5∼8중량%의 범위 이내임을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제3항에 있어서, 상기 첨가금속이 Co이며, 또 상기 Co의 함유율이 0.5∼10중량%의 범위 이내임을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제12항에 있어서, 상기 Co의 함유율이 1∼2중량%의 범위 이내임을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제1항에 있어서, 상기 몸체가, 유전체 세라믹(dielectric ceramic), 압전 세라믹(piezoelectric ceramic), 반도체 세라믹(semiconductor ceramic), 자성체 세라믹(magnetic ceramic) 및 절연체 세라믹(insulating ceramic)으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제14항에 있어서, 상기 몸체가 복수개의 세라믹층들과 복수개의 내부전극들을 포함하고, 상기 각각의 내부전극들이 이웃하는 세라믹층들 사이에 배치되며, 상기 금속피막이 상기 내부전극들 중의 적어도 두 개에 전기적으로 접속되는 것을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제15항에 있어서, 또 하나의 상기 금속피막과, 상기 또 하나의 상기 금속피막 위에 형성된 또 하나의 상기 Sn 합금도금피막을 갖는 것을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제16항에 있어서, 상기 하나의 금속피막이 전기적으로 접속되어 있지 않은 적어도 두 개의 내부전극들에, 상기 또 하나의 금속피막이 전기적으로 접속되는 것을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제17항에 있어서, 상기 하나의 금속피막과 상기 또 하나의 금속피막 중 한 개에 전기적으로 접속되어 있는 적어도 한 개의 내부전극은, 상기 하나의 금속피막과 상기 또 하나의 금속피막 중 다른 하나에 전기적으로 접속되어 있는 두 개의 내부전극들 사이에 배치되는 것을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.
제1항에 있어서, 또 하나의 상기 금속피막과, 상기 또 하나의 상기 금속피막 위에 형성된 또 하나의 상기 Sn 합금도금피막을 갖는 것을 특징으로 하는 Sn 합금도금피막을 갖는 전자부품.