JP7319379B2 - 超広帯域性能を有する積層セラミックコンデンサ - Google Patents

Description

関連出願
本出願は、２０１９年２月２７日の出願日を有する米国仮特許出願第６２／８１１，１１１号、および２０１９年１月２８日の出願日を有する米国仮特許出願第６２／７９７，５２３号の優先権を主張するものであり、参照によりそれらの全体が本明細書に組み込まれている。

[0001]近代の技術的用途の多様性は、それらの用途に使用される有効な電子構成要素および集積回路の必要性をもたらしている。コンデンサは、無線通信、警報システム、レーダシステム、回路切替え、整合化回路網および多くの他の用途を含み得るこのような近代の用途におけるフィルタリング、結合、バイパス化および他の態様のために使用される基本的な構成要素である。集積回路の速度の劇的な高速化および実装密度の劇的な増加は、とりわけ結合コンデンサ技術における進歩を要求している。高静電容量結合コンデンサが多くの現在の用途における高い周波数にさらされる場合、性能特性がますます重要になる。コンデンサは、このような広範囲にわたる様々な用途に対する基本となるものであるため、それらの精度および効率は不可欠である。従ってコンデンサ設計の多くの特定の態様は、それらの性能特性を改善することに的が絞られている。

[0002]本発明の一実施形態によれば、広帯域積層セラミックコンデンサは、第１の端部、および横方向に垂直な長手方向に第１の端部から離間された第２の端部を有することができる。横方向および長手方向は、それぞれＺ方向に垂直であり得る。広帯域積層セラミックコンデンサは、複数の誘電層を備えるモノリシックボディ、第１の端部に沿って配置された第１の外部端子、および第２の端部に沿って配置された第２の外部端子を含むことができる。広帯域積層セラミックコンデンサは、モノリシックボディ内で、長手方向に平行に配置された複数の作用電極（ａｃｔｉｖｅ ｅｌｅｃｔｒｏｄｅ）を含むことができる。広帯域積層セラミックコンデンサは、モノリシックボディ内で、長手方向に平行に配置された第１の遮蔽電極を含むことができる。第１の遮蔽電極は、第１の外部端子に接続され得る。第１の遮蔽電極は、横方向に揃えられ、第１の外部端子とは反対側に面する第１の長手方向の縁を有することができる。第１の遮蔽電極は、横方向に揃えられ、第１の外部端子とは反対側に面する第２の長手方向の縁を有することができる。第２の長手方向の縁は、第１の長手方向の縁から長手方向に、遮蔽電極オフセット距離だけオフセットされ得る。第２の遮蔽電極は、第２の外部端子に接続され、第１の遮蔽電極とＺ方向にほぼ揃えられ得る。

[0003]本発明の別の実施形態によれば、広帯域積層セラミックコンデンサは、第１の端部、および横方向に垂直な長手方向に第１の端部から離間された第２の端部を有することができる。横方向および長手方向は、それぞれＺ方向に垂直であり得る。広帯域積層セラミックコンデンサは、複数の誘電層を備えるモノリシックボディ、第１の端部に沿って配置された第１の外部端子、および第２の端部に沿って配置された第２の外部端子を含むことができる。広帯域積層セラミックコンデンサは、モノリシックボディ内で、長手方向に平行に配置された複数の作用電極を含むことができる。広帯域積層セラミックコンデンサは、モノリシックボディ内で、長手方向に平行に配置された第１の遮蔽電極を含むことができる。第１の遮蔽電極は、第１の外部端子に接続され得る。第２の遮蔽電極は、モノリシックボディ内で、長手方向に平行に配置され得る。第２の遮蔽電極は、第２の外部端子に接続され得る。第２の遮蔽電極は、Ｚ方向に、第１の遮蔽電極とほぼ揃えられ得る。遮蔽ギャップ距離は、長手方向にお
ける、第１の遮蔽電極と第２の遮蔽電極との間に形成され得る。コンデンサは、長手方向における、コンデンサの第１の端部と第２の端部との間のコンデンサの長さを有することができる。コンデンサの長さと遮蔽ギャップ距離との比は、約２より大きくてもよい。

[0004]本発明の別の実施形態によれば、広帯域積層セラミックコンデンサを形成する方法が開示されている。この方法は、複数の作用電極層に複数の作用電極を形成するステップを含むことができる。この方法は、遮蔽電極層に第１の遮蔽電極を形成するステップを含むことができる。第１の遮蔽電極は、コンデンサのモノリシックボディの第１の端部まで延在することができる。第１の遮蔽電極は、横方向に揃えられ、第１の外部端子とは反対側に面する第１の長手方向の縁を有することができる。第１の遮蔽電極は、横方向に揃えられ、第１の外部端子とは反対側に面する第２の長手方向の縁を有することができる。第２の長手方向の縁は、第１の長手方向の縁から長手方向に、遮蔽電極オフセット距離だけオフセットされ得る。この方法は、モノリシックボディの第２の端部まで延在し、Ｚ方向において第１の遮蔽電極とほぼ揃えられている、遮蔽電極層の第２の遮蔽電極を形成するステップを含むことができる。この方法は、複数の作用電極層および遮蔽電極層を積み重ねて、複数の作用電極層および複数の遮蔽電極がコンデンサの長手方向に平行になるように、モノリシックボディを形成するステップを含むことができる。

[0005]当業者に対する、本発明の最良モードを含む本発明の完全で、かつ、実施可能な開示は、添付の図の参照を含む本明細書の残りの部分でより具体的に説明される。

[0006]本開示の態様による、作用電極層の一実施形態の上面図である。 [0007]本開示の態様による、図１Ａに示されているように構成された交互の電極層の斜視図である。 [0008]本開示の態様による、複数の容量性領域が形成されている、図１Ａの作用電極層の実施形態の上から見た図である。 [0009]本開示の態様による、複数の容量性領域が形成されている遮蔽電極層の実施形態の上から見た図である。 [0010]本開示の態様に従って、作用電極層が図１Ａから図１Ｃに示されるように構成され、遮蔽電極層が図１Ｃに示されるように構成されている、複数の領域を含むコンデンサの一実施形態の側面断面図である。 [0011]本開示の態様による、作用電極層の別の実施形態の上面図である。 [0012]本開示の態様による、複数の容量性領域が形成されている、図２Ａの作用電極層の実施形態の上から見た図である。 [0013]本開示の態様に従って、図２Ａに示されるように構成された交互の電極層の斜視図である。 [0014]本開示の態様に従って、作用電極層が図２Ａから図２Ｃに示されるように構成され、遮蔽電極層が図１Ｄに示されるように構成されている、複数の領域を含むコンデンサの別の実施形態の側面断面図である。 [0015]本開示の態様による、コンデンサの別の実施形態を示す図である。 [0016]複数の容量性領域を有する、図１Ａから図１Ｅに示されているコンデンサの実施形態の、回路の概略図である。 [0017]複数の容量性領域を有する、図２Ａから図２Ｃに示されているコンデンサの実施形態の、回路の概略図である。 [0018]図１Ａから図１Ｅのコンデンサの、図１Ｅに示されているような第１の配向、および第２の配向での、シミュレーションされた挿入損のデータを示す図である。 [0019]本発明の一実施形態による、図６のコンデンサのアンカー電極、遮蔽電極、および作用電極の上面図である。 本発明の一実施形態による、図６のコンデンサのアンカー電極、遮蔽電極、および作用電極の上面図である。 本発明の一実施形態による、図６のコンデンサのアンカー電極、遮蔽電極、および作用電極の上面図である。 本発明の一実施形態による、図６のコンデンサのアンカー電極、遮蔽電極、および作用電極の上面図である。 [0020]本発明の特定の実施形態による、作用電極層のさらなる実施形態の上面図である。 本発明の特定の実施形態による、作用電極層のさらなる実施形態の上面図である。 本発明の特定の実施形態による、作用電極層のさらなる実施形態の上面図である。 本発明の特定の実施形態による、作用電極層のさらなる実施形態の上面図である。 [0021]第２の配向における、図１Ｅのコンデンサを示す図である。 [0022]製造された８つの積層セラミックコンデンサのうちの１つの積層セラミックについて測定された、代表的な挿入損応答曲線を示すグラフである。

[0023]当業者には、本考察は例示的実施形態の説明にすぎず、本発明のより広義の態様を制限することは意図されていないことを理解されたい。
[0024]一般的に言えば、本発明は積層セラミックコンデンサを対象としている。詳細には、本発明は、単一のモノリシックボディ内に交互の誘電層および電極層を含む、積層セラミックコンデンサを対象としている。

[0025]複数の作用電極、第１の遮蔽電極、および第２の遮蔽電極が、モノリシックボディ内に配置され得る。遮蔽電極は、コンデンサの応答特性（例えば、挿入損、反射損など）を改善するよう構成され得る。遮蔽電極は、例えば、図１Ｄを参照して以下に説明されるように、１つまたは複数の階段を画定する、オフセットされた長手方向の縁を有することができる。例えば、第１の遮蔽電極は、第１の外部端子に接続され得る。第１の遮蔽電極は、横方向に揃えられ、第１の外部端子とは反対側に面する第１の長手方向の縁を有することができる。第１の遮蔽電極は、横方向に揃えられ、第１の外部端子とは反対側に面する第２の長手方向の縁を有することができる。第２の長手方向の縁は、第１の長手方向の縁から長手方向に、遮蔽電極オフセット距離だけオフセットされ得る。第２の遮蔽電極は、第２の外部端子に接続され、第１の遮蔽電極とＺ方向にほぼ揃えられ得る。広帯域積層セラミックコンデンサは、第１および第２の遮蔽電極が複数の作用電極層と取付け面との間にあるように、取付け面に取り付けるよう構成され得る。

[0026]作用電極領域は、積み重ねられた電極の単一のセット内に、複数の容量性素子を示すよう構成された、作用電極を含むことができる。例えば、１次容量性要素は、比較的低周波数で有効であり得るが、２次容量性要素は、比較的中周波数および／または高周波数で有効であり得る。例えば、１次静電容量は、約１０から１００ｎＦの範囲内など、１から５００ｎＦの範囲内であり得、一方２次静電容量は、１０から１００ｐＦの範囲内など、１から５００ｐＦの範囲内であり得る。

[0027]本発明者らは、このような構成が、広範囲の周波数にわたって低い挿入損を有する積層セラミックコンデンサを提供できることを発見した。一般に、挿入損は、コンデンサを介した電力の損失であり、当技術分野で広く知られている任意の方法を使用して測定され得る。

[0028]遮蔽電極は、異なる挿入損特性を示すことができる様々な構成で、モノリシックボディ内に配置され得る。例えば、一実施形態では、遮蔽電極は、作用電極領域とコンデンサの底面との間に配置され得る。遮蔽電極がない誘電体領域は、例えば、図１Ｅを参照して以下で説明されるように、作用電極領域とコンデンサの上面との間に配置され得る。このような実施形態では、コンデンサは、約１ＧＨｚから約４０ＧＨｚで約－０．５ｄＢを超える、いくつかの実施形態では約－０．４ｄＢを超える、いくつかの実施形態では約－０．３５ｄＢを超える、またいくつかの実施形態では約－０．３ｄＢを超える、挿入損を示すことができる。いくつかの実施形態では、コンデンサは、約１０ＧＨｚで約－０．４ｄＢを超える、いくつかの実施形態では、約１０ＧＨｚで約－０．３５ｄＢを超える、いくつかの実施形態では、約－０．３ｄＢを超える、またいくつかの実施形態では、約１０ＧＨｚで約－０．２５ｄＢを超える、挿入損を示すことができる。コンデンサは、約２０ＧＨｚで約－０．４ｄＢを超える、いくつかの実施形態では約２０ＧＨｚで約－０．３５ｄＢを超える、またいくつかの実施形態では約２０ＧＨｚで約－０．３ｄＢを超える、挿入損を示すことができる。コンデンサは、約３０ＧＨｚで約－０．４ｄＢを超える、いくつかの実施形態では約３０ＧＨｚで約－０．３５ｄＢを超える、いくつかの実施形態では約３０ＧＨｚで約－０．３ｄＢを超える、またいくつかの実施形態では約３０ＧＨｚで約－０．２５ｄＢを超える、挿入損を示すことができる。コンデンサは、約４０ＧＨｚで約－０．４ｄＢを超える、いくつかの実施形態では約４０ＧＨｚで約－０．３５ｄＢを超える、いくつかの実施形態では約４０ＧＨｚで約－０．３ｄＢを超える、またいくつかの実施形態では約４０ＧＨｚで約－０．２５ｄＢを超える、挿入損を示すことができる。

[0029]いくつかの実施形態では、広帯域積層セラミックコンデンサは、約５ＧＨｚから約２０ＧＨｚで約－０．０５ｄＢから約－０．４ｄＢ、いくつかの実施形態では、約１０ＧＨｚから約２０ＧＨｚで約－０．０５ｄＢから約－０．３ｄＢ、いくつかの実施形態では、約２０ＧＨｚから約３０ＧＨｚで約－０．０５ｄＢから約－０．３ｄＢ、またいくつかの実施形態では、約３０ＧＨｚから約４０ＧＨｚで約－０．０５ｄＢから約－０．３ｄＢの範囲である挿入損を示すことができる。

[0030]別の実施形態では、１つまたは複数の底部遮蔽電極は、作用電極領域とコンデンサの底面との間に配置され得る。１つまたは複数の上部遮蔽電極は、例えば、図３Ｂを参照して以下で説明されるように、作用電極領域とコンデンサの上面との間に配置され得る。このような実施形態では、挿入損は、４ＧＨｚから１０ＧＨｚの周波数範囲にわたって測定された場合、約－０．２８ｄＢ以上など、約－０．２５ｄＢ以上など、約－０．２３ｄＢ以上など、約－０．３ｄＢ以上であり得る。

[0031]このような実施形態では、挿入損は、１３ＧＨｚから２０ＧＨｚの周波数範囲にわたって測定された場合、約－０．３８ｄＢ以上など、約－０．３５ｄＢ以上など、約－０．３４ｄＢ以上など、約－０．４ｄＢ以上であり得る。

[0032]このような実施形態では、挿入損は、２３ＧＨｚから３０ＧＨｚの周波数範囲にわたって測定された場合、約－０．４ｄＢ以上など、約－０．３８ｄＢ以上など、約－０．３５ｄＢ以上など、約－０．３２ｄＢ以上など、約－０．４５ｄＢ以上であり得る。

[0033]このような実施形態では、挿入損は、３３ＧＨｚから４０ＧＨｚの周波数範囲にわたって測定された場合、約－０．５ｄＢ以上など、約－０．４８ｄＢ以上など、約－０．４５ｄＢ以上など、約－０．４３ｄＢ以上など、約－０．５５ｄＢ以上であり得る。

[0034]コンデンサの長さと遮蔽電極オフセット距離との比は、約２より大きく、いくつかの実施形態では約５より大きく、いくつかの実施形態では約１０より大きく、いくつかの実施形態では約１５より大きく、いくつかの実施形態では約
２０より大きく、またいくつかの実施形態では約４０より大きくてもよい。

[0035]第１の遮蔽ギャップ距離および／または第２の遮蔽ギャップ距離は、約１０ミクロンから約２００ミクロン、いくつかの実施形態では約２０ミクロンから約１５０ミクロン、またいくつかの実施形態では約３０ミクロンから約８０ミクロンの範囲であり得る。

[0036]遮蔽電極オフセット距離は、約７５ミクロンから約３００ミクロン、いくつかの実施形態では約１００ミクロンから約２５０ミクロン、またいくつかの実施形態では約１２５ミクロンから約１７５ミクロンの範囲であり得る。

[0037]いくつかの実施形態では、第２の遮蔽電極は、横方向に揃えられ、第２の外部端子とは反対側に面する第１の長手方向の縁を有することができる。第２の遮蔽電極は、横方向に揃えられ、第２の外部端子とは反対側に面する第２の長手方向の縁を有することができる。第２の長手方向の縁は、第１の長手方向の縁から長手方向に、ほぼ遮蔽電極オフセット距離だけオフセットされ得る。

[0038]第１の遮蔽ギャップ距離は、長手方向における、第１の遮蔽電極の第１の長手方向の縁と第２の遮蔽電極の第１の長手方向の縁との間に形成され得る。コンデンサは、長手方向における、コンデンサの第１の端部と第２の端部との間に、コンデンサの長さを有することができる。コンデンサの長さと第１の遮蔽ギャップ距離との比は、約２より大きく、いくつかの実施形態では約５より大きく、いくつかの実施形態では約１０より大きく、いくつかの実施形態では約１５より大きく、いくつかの実施形態では約２０より大きく、またいくつかの実施形態では約４０より大きくてもよい。例えば、第１の遮蔽ギャップ距離は、約２５ミクロンから約４００ミクロン、いくつかの実施形態では約４０ミクロンから約３００ミクロン、いくつかの実施形態では約５０ミクロンから約２００ミクロン、またいくつかの実施形態では約７５ミクロンから約１５０ミクロンの範囲であり得る。

[0039]いくつかの実施形態では、第２の遮蔽ギャップ距離は、長手方向における、第１の遮蔽電極の第２の長手方向の縁と第２の遮蔽電極の第２の長手方向の縁との間に形成され得る。第２の遮蔽ギャップ距離と第１の遮蔽ギャップ距離との比は、約０．５から約４０、いくつかの実施形態では約０．７から約２０、いくつかの実施形態では約１．１から約１０、いくつかの実施形態では約１．５から約８、またいくつかの実施形態では約２から約６の範囲であり得る。第２の遮蔽ギャップ距離とコンデンサの長さとの比は、約１．１から約４０、いくつかの実施形態では約１．２から約２０、いくつかの実施形態では約１．３から約１０、いくつかの実施形態では約１．５から約５、またいくつかの実施形態では約２から約４の範囲であり得る。例えば、第２の遮蔽ギャップ距離は、約２５ミクロンから約１２００ミクロン、いくつかの実施形態では約５０ミクロンから約１０００ミクロン、いくつかの実施形態では約１００ミクロンから約８００ミクロン、またいくつかの実施形態では約２００ミクロンから約６００ミクロンの範囲であり得る。

[0040]しかしながら、いくつかの実施形態では、第２の遮蔽ギャップ距離は、第１の遮蔽ギャップ距離とほぼ等しくてもよいことを理解されたい。言い換えれば、遮蔽電極は、遮蔽電極間の遮蔽ギャップ距離が遮蔽電極の幅全体にわたってほぼ均一であり得るように、階段部分がなくてもよい。

[0041]第１の遮蔽電極は、横方向に揃えられ、第１の外部端子とは反対側に面する第３の長手方向の縁を有することができる。第２の遮蔽電極は、横方向に揃えられ、第２の外部端子とは反対側に面する第３の長手方向の縁を有することができる。第３の遮蔽ギャップ距離は、長手方向における、第１の遮蔽電極の第３の長手方向の縁と第２の遮蔽電極の第３の長手方向の縁との間に形成され得る。第１の遮蔽電極は、長手方向に延びる長手方向の中心線に関して、横方向に対称であり得る。

[0042]いくつかの実施形態では、遮蔽部から底面までの距離は、遮蔽電極とコンデンサの底面との間の距離として定義され得る。複数の遮蔽電極層が含まれる場合、遮蔽部から底面までの距離は、遮蔽電極層のうちの最も下の層と底面との間の距離として定義され得る。コンデンサの厚さと遮蔽部から底面までの距離との比は、約２より大きく、いくつかの実施形態では約５より大きく、いくつかの実施形態では約１０より大きく、いくつかの実施形態では約１５より大きく、いくつかの実施形態では約２０より大きく、またいくつかの実施形態では約４０より大きくてもよい。

[0043]作用電極層のうちの少なくとも１つは、第１の外部端子に電気的に接続されたベース部分を備える、第１の電極を含むことができる。第１の電極アームは、ベース部分から長手方向に延在することができる。第１の電極の中央部分は、ベース部分から長手方向に延在することができる。第１の電極の中央部分は、第１の位置に第１の幅を有し、第２の位置に、第１の幅よりも大きい第２の幅を有することができる。第２の位置は、第１の位置から長手方向にオフセットされ得る。

[0044]作用電極層のうちの少なくとも１つは、第２の外部終端に電気的に接続されたベース部分を含む、第２の電極を含むことができる。中央端部ギャップ距離は、長手方向における、第１の電極の中央部分と第２の電極のベース部分との間に形成され得る。

[0045]いくつかの実施形態では、作用電極層のうちの少なくとも１つは、第２の外部終端に電気的に接続されたベース部分を含む、第２の電極を含むことができ、中央縁ギャップ距離は、横方向における、第１の電極の中央部分と第２の電極アームとの間に形成される。

Ｉ．例示的実施形態
[0046]図１Ａ～図１Ｅに目を向けると、積層セラミックコンデンサ１００の一実施形態が開示されている。図１Ｅは、プリント回路基板または基材などの取付け面１０１に取り付けられた積層コンデンサ１００の簡略化された側面図である。積層コンデンサ１００は、Ｚ方向１３６に積み重ねられた複数の電極領域１０を含むことができる。複数の電極領域１０は、誘電体領域１２、作用電極領域１４、および遮蔽電極領域１６を含むことができる。作用電極領域１４は、Ｚ方向１３６における、誘電体領域１２と遮蔽電極領域１６との間に配置され得る。誘電体領域１２は、作用電極領域１４から広帯域積層セラミックコンデンサ１００の上面１８まで延在することができる。コンデンサ１００は、Ｚ方向１３６における上面１８と反対側の、底面２０を含むことができる。

[0047]電極領域１０は、複数の誘電層を含むことができる。いくつかの誘電層は、そこに形成された電極層を含むことができる。一般に、誘電層および電極層の厚さは制限されず、コンデンサの性能特性に応じて、必要な任意の厚さにすることができる。例えば電極層の厚さは、それには限定されないが、約１μｍ以上など、約２μｍ以上など、約３μｍ以上など、約４μｍ以上などの約５００ｎｍ以上から、約５μｍ以下など、約４μｍ以下など、約３μｍ以下など、約２μｍ以下などの約１０μｍ以下までであってもよい。例えば電極層は、約１μｍから約２μｍまでの厚さを有することができる。さらに、一実施形態では、誘電層の厚さは、電極層の上記厚さに従って定義され得る。また、誘電層のこのような厚さは、存在する場合、本明細書において定義されているように、任意の作用電極層および／または遮蔽電極層間の層にも適用できることを理解されたい。

[0048]一般に、本発明は、様々な利益および利点を提供する、独自の電極配置および構成を有する積層コンデンサを提供する。これに関して、コンデンサを構築するのに使用される材料は、制限されることはあり得ず、また、当技術分野で広く使用されている任意の材料であってもよく、また、当技術分野で広く使用されている任意の方法を使用して形成され得ることを理解されたい。

[0049]一般に、誘電層は、典型的には約１０から約４０，０００まで、いくつかの実施形態では約５０から約３０，０００まで、また、いくつかの実施形態では約１００から約２０，０００までなどの比較的高い誘電率（Ｋ）を有する材料から形成される。

[0050]これに関して、誘電材料はセラミックであってもよい。セラミックは、ウェーハ（例えば事前焼成された）、またはデバイス自体内で共焼成される誘電材料などの様々な形態で提供され得る。

[0051]高誘電材料のタイプの特定の例は、例えばＮＰＯ（ＣＯＧ）（最大約１００）、Ｘ７Ｒ（約３，０００から約７，０００まで）、Ｘ７Ｓ、Ｚ５Ｕおよび／またはＹ５Ｖ材料を含む。上記材料は、それらの産業分野で認められた定義によって記述されるものであり、そのような定義の一部は、米国電子工業会（ＥＩＡ）によって確立された標準分類であり、また上記材料は、そのようなものとして、当業者によって認識されるべきであることを認識されたい。例えばこのような材料は、セラミックを含むことができる。このような材料は、チタン酸バリウムおよび関連する固溶体（例えばチタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸チタン酸バリウム、ジルコン酸チタン酸バリウムストロンチウム、ジルコン酸チタン酸バリウムカルシウム、等々）、チタン酸鉛および関連する固溶体（例えばジルコン酸チタン酸鉛、ジルコン酸チタン酸鉛ランタン）、ビスマスチタン酸ナトリウム、等々などのペロブスカイトを含むことができる。特定の一実施形態では、例えば式Ｂａ_ｘＳｒ_１－ｘＴｉＯ_３のチタン酸バリウムストロンチウム（「ＢＳＴＯ」）が使用されてもよく、上式でｘは０から１までであり、いくつかの実施形態では約０．１５から約０．６５まで、また、いくつかの実施形態では約０．２５から約０．６までである。他の適切なペロブスカイトは、例えばｘが約０．２から約０．８までであり、また、いくつかの実施形態では約０．４から約０．６までであるＢａ_ｘＣａ_１－ｘＴｉＯ_３、ｘが約０．０５から約０．４の範囲にわたるＰｂ_ｘＺｒ_１－ｘＴｉＯ_３（「ＰＺＴ」）、ジルコン酸チタン酸鉛ランタン（「ＰＬＺＴ」）、チタン酸鉛（ＰｂＴｉＯ_３）、ジルコン酸チタン酸バリウムカルシウム（ＢａＣａＺｒＴｉＯ_３）、硝酸ナトリウム（ＮａＮＯ_３）、ＫＮｂＯ_３、ＬｉＮｂＯ_３、ＬｉＴａＯ_３、ＰｂＮｂ_２Ｏ_６、ＰｂＴａ_２Ｏ_６、ＫＳｒ（ＮｂＯ_３）、およびＮａＢａ_２（ＮｂＯ_３）_５ＫＨｂ_２ＰＯ_４を含むことができる。より一層複雑なペロブスカイトはＡ［Ｂ１_１／３Ｂ２_２／３］Ｏ_３材料を含むことができ、上式でＡはＢａ_ｘＳｒ_１－ｘ（ｘは０から１までの値であってもよい）、Ｂ１はＭｇ_ｙＺｎ_１－ｙ（ｙは０から１までの値であってもよい）、Ｂ２はＴａ_ｚＮｂ_１－ｚである（ｚは０から１までの値であってもよい）。特定の一実施形態では、誘電層はチタン酸を含むことができる。

[0052]電極層は、当技術分野で知られている様々な異なる金属のうちのいずれかから形成され得る。電極層は、導電性金属などの金属からできていてもよい。材料は、貴金属（例えば銀、金、パラジウム、白金、等々）、卑金属（例えば銅、スズ、ニッケル、クロム、チタン、タングステン、等々）など、ならびにそれらの様々な組合せを含むことができる。スパッタされたチタン／タングステン（Ｔｉ／Ｗ）合金、ならびにクロム、ニッケルおよび金のそれぞれのスパッタされた層も同じく適切であり得る。また、電極は、銀、銅、金、アルミニウム、パラジウム、等々などの低抵抗材料で同じくできていてもよい。特定の一実施形態では、電極層は、ニッケルまたはその合金を含むことができる。

[0053]再び図１Ｅを参照すると、いくつかの実施形態では、誘電体領域１２は、コンデンサ１００の第１の端部１１９または第２の端部１２０からのコンデンサ１００の長さ２１の約２５％を超えて延在する電極層がなくてもよく（枠２１によって模式的に示されている）、いくつかの実施形態では、コンデンサの長さの約２０％を超えて、いくつかの実施形態では、コンデンサの長さの約１５％を超えて、いくつかの実施形態では、コンデンサの長さの約１０％を超えて、いくつかの実施形態では、コンデンサの長さの約５％を超えて、またいくつかの実施形態では、コンデンサの長さの約２％を超えて延在する電極層がなくてもよい。例えば、このような実施形態では、誘電体領域１２は、１つまたは複数のフローティング電極および／またはダミー電極タブを含むことができる。しかしながら、他の実施形態では、誘電体領域１２は、すべての電極層がなくてもよい。いくつかの実施形態では、広帯域積層セラミックコンデンサ１００は、Ｚ方向１３６において、複数の作用電極層１０２、１０４の上に遮蔽電極２２、２４がなくてもよい。いくつかの実施形態では、広帯域積層セラミックコンデンサ１００は、Ｚ方向１３６において、複数の作用電極層１０２、１０４のうちの最も下の電極層１９の上に遮蔽電極２２、２４がなくてもよい。

[0054]複数の作用電極層１０２、１０４が、作用電極領域１４内に配置され得る。各作用電極層１０２、１０４は、例えば、図１Ａから図１Ｃを参照して以下で説明されるように、１つまたは複数の作用電極を含むことができる。例えば、いくつかの実施形態では、各作用電極層１０２、１０４は、第１の電極１０６および第２の電極１０８を含むことができる。

[0055]積層コンデンサ１００は、第１の電極層１０２の第１の電極１０６および第２の電極層１０４の第２の（対向）電極１０８に接続された、第１の外部端子１１８を含むことができる。積層コンデンサ１００は、第２の電極層１０４の第１の電極１０６および第１の電極層１０２の第２の（対向）電極１０８に接続された、第２の外部端子１２０を含むことができる。

[0056]遮蔽電極領域１６は、例えば、図１Ｄを参照して以下で説明されるように、１つまたは複数の遮蔽電極を含むことができる。例えば、遮蔽電極領域１６は、コンデンサ１００のモノリシックボディ内に配置された第１の遮蔽電極２２を含むことができる。第１の遮蔽電極２２は、長手方向１３２に平行であり得る。第１の遮蔽電極２２は、第１の外部端子１１８に接続され得る。遮蔽電極領域１６は、第２の外部端子１２０と接続され得る、第２の遮蔽電極２４を含むことができる。第２の遮蔽電極２４は、Ｚ方向１３６に、第１の遮蔽電極２２とほぼ揃えられ得る。

[0057]一般に、本明細書で論じられている実施形態に関して、外部端子は、当技術分野で知られている様々な異なる金属のうちのいずれかから形成され得る。外部端子は、導電性金属などの金属からできていてもよい。材料は、貴金属（例えば銀、金、パラジウム、白金、等々）、卑金属（例えば銅、スズ、ニッケル、クロム、チタン、タングステン、等々）など、ならびにそれらの様々な組合せを含むことができる。特定の一実施形態では、外部端子は、銅またはその合金を含むことができる。

[0058]外部端子は、当技術分野で広く知られている任意の方法を使用して形成され得る。外部端子は、スパッタリング、塗装、印刷、無電解めっきまたは微細銅終端（ＦＣＴ：ｆｉｎｅ ｃｏｐｐｅｒ ｔｅｒｍｉｎａｔｉｏｎ）、電気めっき、プラズマ堆積、推進剤噴霧／エアブラシ、等々などの技法を使用して形成され得る。

[0059]一実施形態では、外部端子は、外部端子が比較的分厚くなるように形成され得る。例えばこのような端子は、電極層の露出された部分に金属の分厚い膜条片を加えることによって（例えば、コンデンサを液体の外部端子材料に浸漬することによって）形成され得る。このような金属はガラス基質で存在し、また、銀または銅を含むことができる。例として、このような条片はコンデンサの上に印刷および焼成され得る。その後に、コンデンサを基板にはんだ付けすることができるよう、金属（例えばニッケル、スズ、はんだ、等々）の追加めっき層が終端条片の上に生成され得る。分厚い膜条片のこのような塗布は、当技術分野で広く知られている任意の方法を使用して（例えば金属含有ペーストを露出された電極層の上に移すための終端機械および印刷車輪によって）実施され得る。

[0060]分厚くめっきされた外部端子は、約１２５μｍ以下など、約１００μｍ以下など、約８０μｍ以下などの約１５０μｍ以下の平均厚さを有することができる。分厚くめっきされた外部端子は、約３５μｍ以上など、約５０μｍ以上など、約７５μｍ以上などの約２５μｍ以上の平均厚さを有することができる。例えば分厚くめっきされた外部端子は、約３５μｍから約１２５μｍまでなど、約５０μｍから約１００μｍまでなどの約２５μｍから約１５０μｍまでの平均厚さを有することができる。

[0061]別の実施形態では、外部端子は、外部端子が金属の薄膜めっきであるように形成され得る。このような薄膜めっきは、電極層の露出された部分に導電性金属などの導電材料を堆積させることによって形成され得る。例えば電極層の前縁は、めっきされた終端の形成を可能にし得るように露出され得る。

[0062]薄くめっきされた外部端子は、約４０μｍ以下など、約３０μｍ以下など、約２５μｍ以下などの約５０μｍ以下の平均厚さを有することができる。薄くめっきされた外部端子は、約１０μｍ以上など、約１５μｍ以上などの約５μｍ以上の平均厚さを有することができる。例えば外部端子は、約１０μｍから約４０μｍまでなど、約１５μｍから約３０μｍまでなど、約１５μｍから約２５μｍまでなどの約５μｍから約５０μｍまでの平均厚さを有することができる。

[0063]一般に、外部端子はめっき端子を備えることができる。例えば外部端子は、電気めっき端子、無電解めっき端子またはそれらの組合せを備えることができる。例えば電気めっき端子は、電解めっきによって形成され得る。無電解めっき端子は、無電解めっきによって形成され得る。

[0064]複数の層が外部端子を構成する場合、外部端子は、電気めっき端子および無電解めっき端子を含むことができる。例えば最初に無電解めっきを使用して、材料の初期層が堆積されてもよい。次に、めっき技法は、材料のより速い構築を可能にすることができる電気化学めっきシステムに切り替えられ得る。

[0065]いずれかのめっき法を使用してめっき端子を形成する場合、コンデンサの本体から露出される電極層のリードタブの前縁がめっき溶液にさらされる。さらすことにより、一実施形態では本コンデンサがめっき溶液に浸漬され得る。

[0066]めっき溶液は、めっきされた終端を形成するために使用される、導電性金属などの導電材料を含む。このような導電材料は、上記材料のうちのいずれか、または当技術分野で広く知られている任意の材料であってもよい。例えばめっき溶液は、めっきされた層および外部端子がニッケルを含むよう、スルファミン酸ニッケル槽溶液または他のニッケル溶液であってもよい。別法として、めっき溶液は、めっきされた層および外部端子が銅を含むよう、銅酸槽または他の適切な銅溶液であってもよい。

[0067]さらに、めっき溶液は、当技術分野で広く知られている他の添加剤を含むことも可能であることを理解されたい。例えば添加剤は、めっきプロセスを補助することができる他の有機添加剤および媒体を含むことができる。さらに、添加剤は、めっき溶液を所望のｐＨで使用するために使用され得る。一実施形態では、コンデンサ、およびリードタブの露出された前縁に対する、完全なめっき被覆およびめっき材料の結合を補助するために、抵抗低減添加剤が溶液中に使用され得る。

[0068]コンデンサは、所定の時間量の間、めっき溶液に露出、浸水、または浸漬され得る。このような露出時間は必ずしも制限されず、めっき端子を形成するために十分なめっき材料を堆積させることができる十分な時間量であり得る。これに関して、時間は、一組の交互の誘電層および電極層内のそれぞれの電極層の所与の極性のリードタブの、所望の露出された隣接する前縁間の連続接続の形成を可能にする十分な時間でなければならない。

[0069]一般に、電解めっきと無電解めっきの相違は、電解めっきは、外部電源の使用などによる電気的バイアスを使用していることである。電解めっき溶液は、典型的には、高電流密度範囲、例えば１０～１５ａｍｐ／ｆｔ^２（定格９．４ボルト）にさらされ得る。接続は、めっき端子の形成を必要とするコンデンサへの負の接続、および同じめっき溶液中の固体材料（例えばＣｕめっき溶液中のＣｕ）への正の接続を使用して形成され得る。すなわちコンデンサは、めっき溶液の極性とは反対の極性にバイアスされる。このような方法を使用して、めっき溶液の導電材料が、電極層のリードタブの露出された前縁の金属に引き付けられる。

[0070]コンデンサをめっき溶液に浸す、またはさらす前に、様々な前処理ステップが使用され得る。このようなステップは、リードタブの前縁へのめっき材料の付着に触媒作用を及ぼすこと、付着を加速すること、および／または付着を改善することを含む様々な目的のために実施され得る。

[0071]さらに、めっきまたは任意の他の前処理ステップの前に、初期クリーニングステップが使用され得る。このようなステップは、電極層の露出されたリードタブの上に形成するあらゆる酸化物の蓄積を除去するために使用され得る。このクリーニングステップは、内部電極または他の導電性素子がニッケルで形成される場合に、酸化ニッケルのあらゆる蓄積の除去を補助するためにとりわけ有用であり得る。構成要素クリーニングは、酸クリーナを含むものなど、プレクリーン槽中の完全浸水によって達成され得る。一実施形態では、露出は、約１０分程度などの所定の時間にわたり得る。また、クリーニングは、別法として化学研磨またはハーパライジングステップによっても同じく達成され得る。

[0072]さらに、導電材料の堆積を容易にするために、電極層のリードタブの露出された金属前縁を活性化するステップが実施され得る。活性化は、パラジウム塩、光パターン化パラジウム有機金属前駆体（マスクまたはレーザを介した）、スクリーン印刷もしくはインクジェット堆積パラジウム化合物、または電気泳動パラジウム堆積物中への浸水によって達成され得る。パラジウムに基づく活性化は、ここでは、ニッケルまたはその合金で形成された、露出されたタブ部分の活性化としばしば良好に作用する活性化溶液の単なる例として開示されていることを認識されたい。しかしながら他の活性化溶液も同じく利用され得ることを理解されたい。

[0073]また、上記活性化ステップの代わりに、またはそれに加えて、コンデンサの電極層を形成する際に、導電材料中に活性化ドーパントが導入され得る。例えば電極層がニッケルを含み、また、活性化ドーパントがパラジウムを含んでいる場合、電極層を形成するニッケルインクまたは組成物中にパラジウムドーパントが導入され得る。そうすることにより、パラジウム活性化ステップを除去することができる。有機金属前駆体など、上記活性化方法のうちのいくつかは、コンデンサの概ねセラミックのボディーへの付着を強化するためのガラス形成剤の共堆積に同じく適していることをさらに認識されたい。活性化ステップが上で説明したように実施される場合、終端めっきの前後に、露出された導電性部分に活性剤材料の痕跡がしばしば残り得る。

[0074]さらに、めっき後の後処理ステップが同じく使用され得る。このようなステップは、材料の付着の強化および／または改善を含む様々な目的のために実施され得る。例えばめっきステップを実施した後に、加熱（または焼きなまし）ステップが使用され得る。このような加熱は、焼付け、レーザサブジェクション、ＵＶ露光、マイクロ波露出、アーク溶接、等々によって実施され得る。

[0075]本明細書において示されているように、外部端子は少なくとも１つのめっき層を含むことができる。一実施形態では、外部端子は１つのめっき層のみを備えることができる。しかしながら外部端子は複数のめっき層を備えることができることを理解されたい。例えば外部端子は、第１のめっき層および第２のめっき層を備えることができる。さらに、外部端子は第３のめっき層を同じく備えることができる。これらのめっき層の材料は、上で言及した、当技術分野で広く知られている任意の材料であってもよい。

[0076]例えば第１のめっき層などの１つのめっき層は、銅またはその合金を含むことができる。第２のめっき層などの別のめっき層は、ニッケルまたはその合金を含むことができる。第３のめっき層などの別のめっき層は、スズ、鉛、金、または合金などの組合せを含むことができる。別法としては、初期めっき層がニッケルを含み、スズまたは金のめっき層がそれに続いてもよい。別の実施形態では、銅の初期めっき層が形成され、次にニッケル層が形成され得る。

[0077]一実施形態では、初期すなわち第１のめっき層は、導電性金属（例えば銅）であってもよい。この領域は、次に、密閉のために抵抗体高分子材料を含む第２の層で被覆され得る。この領域は、次に、抵抗性高分子材料を選択的に除去するために研磨され、次に、導電性金属材料（例えば銅）を含む第３の層で再びめっきされ得る。

[0078]初期めっき層の上方の上記第２の層は、はんだバリア層、例えばニッケル－はんだバリア層に対応し得る。いくつかの実施形態では、上記層は、初期無電解または電解めっき層（例えばめっき銅）の頂部に金属（例えばニッケル）の追加層を電気めっきすることによって形成され得る。層、例えば上記はんだバリア層のための他の例示的材料は、ニッケル－リン、金および銀を含む。上記はんだバリア層の上の第３の層は、いくつかの実施形態では、めっきされたＮｉ、Ｎｉ／Ｃｒ、Ａｇ、Ｐｄ、Ｓｎ、Ｐｂ／Ｓｎ、または他の適切なめっきされたはんだなどの導電性層に対応し得る。

[0079]さらに、抵抗性合金被覆またはより高い抵抗金属合金被覆、例えば無電解Ｎｉ－Ｐ合金をこのような金属めっきの上に提供するために、電気めっきステップが後続する金属めっきの層が形成され得る。しかしながら本明細書における完全な開示から当業者が理解することになるように、任意の金属被覆を含むことも可能であることを理解されたい。

[0080]上記ステップは、すべて、バレルめっき、流動床めっきおよび／またはフロースルーめっき終端プロセスなどのバルクプロセスとして生じてもよく、それらのすべては当技術分野で広く知られていることを認識されたい。このようなバルクプロセスによれば、複数の構成要素を一度に処理することができ、有効で、かつ、迅速な終端プロセスを提供する。これは、個々の構成要素の処理を必要とする厚膜終端の印刷などの従来の終端方法に関してとりわけ有利である。

[0081]本明細書において説明されているように、外部端子の形成は、概して、電極層のリードタブの露出された前縁の位置によって案内される。このような現象は、コンデンサ上の選択された周辺位置における電極層の露出された導電性金属の構成によって外部めっき端子の形成が決定されるため、「自己決定」と呼ばれ得る。いくつかの実施形態では、コンデンサは、他の電極（例えば、作用電極または遮蔽電極）を含んでいないコンデンサのモノリシックボディの部分に沿って、露出した導電性金属を設ける、「ダミータブ」を含むことができる。

[0082]また、コンデンサの端子を形成するための追加の技術も同じく本技術の範囲内であり得ることを認識されたい。例示的代替は、それらに限定されないが、厚膜導電性層または薄膜導電性層の両方を形成するための、めっき、磁性、マスキング、電気泳動／静電、スパッタリング、真空蒸着、印刷または他の技法による終端の形成を含む。

[0083]図１Ａは、本開示の態様による、作用電極領域１４内の１つまたは複数の電極についての、作用電極構成の一実施形態の上面図を示す。より具体的には、作用電極領域１４は、例えば、図１Ｂを参照して以下で説明されるように、交互に配置された第１の電極層１０２および第２の電極層１０４を含むことができる。図１Ａを参照すると、各電極層１０２、１０４は、第１の電極１０６および第２の電極１０８を含むことができる。第１の電極１０６は、第１の電極１０６の長手方向の縁に沿って横方向１３４に延在するベース部分１１４を有することができる。第１の電極１０６は、ベース部分１１４から長手方向１３２に延在する、一対の電極アーム１１０を有することができる。第２の電極１０８は、第２の電極層１０８の長手方向の縁に沿って横方向１３４に延在するベース部分１１４を有することができる。第２の電極１０８は、ベース部分１１４から長手方向１３２に延在する、一対の電極アーム１１０を有することができる。

[0084]第１の電極１０６の電極アーム１１０は、第２の電極１０８のそれぞれの電極アーム１１０と、概ね長手方向に揃えられ得る。アームギャップ２２６は、長手方向１３２における、第１および第２の電極１０６、１０８の揃えられた電極アーム１１０間で定義され得る。

[0085]中央縁ギャップ距離２３は、横方向１３４における、第１の電極の中央部分１２２と第２の電極アーム１１０との間で定義され得る。中央端部ギャップ距離２４は、長手方向１３２における、第１の電極１０６の中央部分１２２と第２の電極１０８のベース部分１１４との間で定義され得る。いくつかの実施形態では、中央縁ギャップ距離２３は、中央端部ギャップ距離２４にほぼ等しくてもよい。

[0086]第１の電極１０６の中央部分１１２は、第１の位置に第１の幅２７を有し、第２の位置に第１の幅２７よりも大きい第２の幅２９を有することができる。第１の幅２７の第１の位置は、長手方向１３２に、第２の幅の第２の位置からオフセットされ得る。このような構成は、中央縁ギャップ距離２３を変更することなく、Ｚ方向１３６に隣り合う電極の中央部分１１２間の重畳する領域の調整を可能にすることができる。

[0087]図１Ｂを参照すると、複数の第１の電極層１０２および複数の第２の電極層１０４が、交互に左右反対の構成で配置され得る。図示されているように、それぞれの電極層の中央部分１１２は、少なくとも部分的に重畳している。図１Ｂは、合計４つの電極層を示している。しかしながら、所望の用途に向けた所望の静電容量を得るために、任意の数の電極層が使用され得ることを理解されたい。

[0088]図１Ｃを参照すると、いくつかの容量性領域が、第１の電極１０６と第２の電極１０８との間に形成され得る。例えば、いくつかの実施形態では、中央容量性領域１２２が、第１の電極１０６の中央部分１１２と、第２の電極１０８のベース部分１１４および／またはアーム１２８との間に形成され得る。いくつかの実施形態では、アームギャップ容量性領域１２４は、第１の電極１０６および第２の電極１０８の電極アーム１１０間のアームギャップ２４０内に形成され得る。

[0089]図１Ｄは、コンデンサ１００のモノリシックボディ内の、遮蔽電極領域１６（図１Ｅに示されている）内に含まれ得る、遮蔽電極層２６を示している。上記で示されたように、第１の遮蔽電極２２は、長手方向１３２に平行（例えば、図１Ｅに示されている上面および下面１８、２０と平行）であり得る。第１の遮蔽電極２２は、横方向１３４に揃えられ、第１の外部端子１１８（図１Ｅに示されている）および第１の端部１１９とは反対側に面する第１の長手方向の縁２８を有することができる。第１の遮蔽電極２２は、横方向１３４と揃えられ、第１の外部端子（図１Ｅに示されている）および第１の端部１１９とは反対側に面する第２の長手方向の縁３０を有することができる。第２の長手方向の縁３０は、第１の長手方向の縁２８から長手方向１３２に、遮蔽電極オフセット距離３２だけオフセットされ得る。

[0090]第２の遮蔽電極２４は、第２の外部端子１２０（図１Ｅに示されている）および第２の端部１２１に接続され得る。第２の遮蔽電極２４は、Ｚ方向１３６に、第１の遮蔽電極２２とほぼ揃えられ得る（図１Ｅに示されている）。第２の遮蔽電極２４は、第１の遮蔽電極２２と同様の構成を有することができる。例えば、第２の遮蔽電極２４は、横方向１３４に揃えられ、第２の外部端子１２０（図１Ｅに示されている）および第２の端部１２１とは反対側に面する第１の長手方向の縁２８を有することができる。第２の遮蔽電極２４は、横方向１３４に揃えられ、第２の外部端子１２０（図１Ｅに示されている）および第２の端部１２１とは反対側に面する第２の長手方向の縁３０を有することができる。第２の遮蔽電極２４の第２の長手方向の縁３０は、第２の遮蔽電極２４の第１の長手方向の縁２８から長手方向１３２に、遮蔽電極オフセット距離３２だけオフセットされ得る。

[0091]第１の遮蔽容量性領域３４は、第１および第２の遮蔽電極１１９、１２１の第１の長手方向の縁２８間に形成され得る。第２の遮蔽容量性領域３６は、第１および第２の遮蔽電極１１９、１２１の第２の長手方向の縁３０間に形成され得る。いくつかの実施形態では、第１の長手方向の縁２８の横方向１３４の幅３８は、第１の遮蔽電極２２の横方向１３４の幅４０より短くてもよい。

[0092]第１の遮蔽ギャップ距離４２は、長手方向１３２における、第１の遮蔽電極２２の第１の長手方向の縁２８と第２の遮蔽電極２４の第１の長手方向の縁２８との間に形成され得る。第２の遮蔽ギャップ距離４４は、長手方向１３２における、第１の遮蔽電極２２の第２の横方向の縁３０と第２の遮蔽電極２２の第２の横方向の縁３０との間に形成され得る。

[0093]いくつかの実施形態では、第３の遮蔽ギャップ距離４６は、第１の遮蔽電極２２の第３の長手方向の縁４８と第２の遮蔽電極２４の第３の長手方向の縁４８との間に形成され得る。第３の遮蔽容量性領域５１は、第１および第２の遮蔽電極１１９、１２１の第３の長手方向の縁４８間に形成され得る。いくつかの実施形態では、第３の遮蔽ギャップ距離４６が、第２の遮蔽ギャップ距離４４にほぼ等しくてもよく、その結果第３の遮蔽容量性領域５１は、第２の遮蔽容量性領域３６とサイズおよび形状が実質的に類似し得る。例えば、いくつかの実施形態では、第１の遮蔽電極２２および／または第２の遮蔽電極２４は、長手方向１３２に延びる長手方向の中心線５０に関して、横方向１３４に対称であり得る。

[0094]しかしながら、他の実施形態では、第３の容量性領域５１が、第２の容量性領域３６とは異なるサイズおよび／または形状であり、第２の容量性領域とは異なる静電容量を生成するように、第３の遮蔽ギャップ距離４６は、第２の遮蔽ギャップ距離４４より長くてもよく、または短くてもよい。

[0095]いくつかの実施形態では、１つまたは複数の遮蔽電極２２、２４は、長方形であってもよいことを理解されたい。言い換えれば、遮蔽電極オフセット距離３２が、ゼロまたはほぼゼロであってもよく、その結果、第１の長手方向の縁２８および第２の長手方向の縁３０は、揃えられるか、またはほぼ揃えられる。

[0096]図２Ａおよび図２Ｂは、第１および第２の電極層１０２、１０４の別の実施形態を示している。より具体的には、各電極層１０２、１０４は、第１の電極１０６および第２の電極１０８を含むことができる。第１の電極１０６は、ベース部分１１４を有することができる。一対の電極アーム１１０および少なくとも１つの中央部分１１２は、ベース部分１１４から延在することができる。第２の電極１０８は、第２の電極層１０８の長手方向の縁に沿って延在するベース部分１１４を有することができる。第２の電極１０６は、ベース部分１１４から延在する一対の電極アーム１１０を有することができる。電極領域１２、１４、１６は、ほぼ重畳していなくてもよい。

[0097]図１Ｅを参照すると、いくつかの実施形態では、広帯域積層セラミックコンデンサ１００は、上面１８と底面２０との間に、Ｚ方向１３６にコンデンサの厚さ５６を有することができる。

[0098]誘電体領域１２は、Ｚ方向１３６に、誘電体領域の厚さ５８を有することができる。いくつかの実施形態では、コンデンサの厚さ５６と誘電体領域の厚さ５８との比は、約１．１から約２０、いくつかの実施形態では約１．５から約１０、いくつかの実施形態では約１．７から約５の範囲であり得る。

[0099]作用電極領域１４は、厚さがＺ方向１３６に、作用電極領域の厚さ５９であり得る。作用電極領域１４は、遮蔽電極２２、２４がなくてもよく、かつ／または重畳する電極だけを含んでもよい。作用電極領域の厚さ５９は、最も下の作用電極層１９と最も上の電極層６５との間で定義され得る。コンデンサの厚さ５６と作用電極領域の厚さ５９との比は、約１．１から約２０の範囲であり得る。

[00100]遮蔽電極領域１６は、Ｚ方向１３６に、遮蔽電極領域の厚さ６１を有することができる。遮蔽電極領域の厚さ６１は、コンデンサ１００の底面２０と、複数の作用電極のうちの最も下の電極層１９との間で定義され得る。コンデンサの厚さ５６と遮蔽電極領域の厚さ６１との比は、約１．１から約２０、いくつかの実施形態では約１．５から約１０、いくつかの実施形態では約１．７から約５の範囲であり得る。

[00101]いくつかの実施形態では、遮蔽部から底面までの距離６３は、遮蔽電極２２、２４とコンデンサ１００の底面２０との間の距離として定義され得る。複数の遮蔽電極層が含まれる場合、遮蔽部から底面までの距離６３は、遮蔽電極層のうちの最も下の層と底面２０との間の距離として定義され得る。コンデンサの厚さ５６と遮蔽部から底面までの距離６３との比は、約１．１から約２０、いくつかの実施形態では約１．５から約１０、いくつかの実施形態では約１．７から約５の範囲であり得る。

[00102]いくつかの実施形態では、遮蔽電極２２、２４は、作用電極１０６、１０８から、第１の遮蔽部から作用部までの距離６７だけ離間され得る。第１の遮蔽部から作用部までの距離６７と遮蔽部から底面までの距離６３との比は、約１から約２０、いくつかの実施形態では約２から約１０、またいくつかの実施形態では約３から約５の範囲であり得る。

[00103]さらに、図２Ａは、主部分１２８および階段部分１３０を有する電極アーム１１０を示している。より具体的には、第１の電極１０６の電極アーム１１０は、横方向１３４に延在し、階段部分１３０の縁を画定し得る、第１の長手方向の縁６０を含むことができる。第２の長手方向の縁６２は、横方向１３４に延在することができ、アーム１１０の主部分１２８の縁を画定することができる。第１の長手方向の縁６０は、第２の長手方向の縁６２から長手方向１３２に、アームのオフセット距離６４だけオフセットされ得る。第１の電極１０６および／または第２の電極１０８の一方または両方の電極アーム１１０は、それぞれの主および階段部分１２８、１３０を含むことができる。例えば、両方の電極１０６、１０８の両方のアーム１１０は、例えば図２Ａに示されるように、それぞれの主部分１２８および階段部分１３０を含むことができる。主アームギャップ２４０は、揃えられたアーム１１０の階段部分１３０間に形成され得る。階段アームギャップ２４２は、揃えられたアーム１１０の主部分１２８間に形成され得る。

[00104]図２Ｂを参照すると、いくつかの容量性領域が、図２Ａの電極構成の第１の電極１０６と第２の電極１０８との間に形成され得る。例えば、いくつかの実施形態では、中央容量性領域１２２が、第１の電極１０６の中央部分１１２と、第２の電極１０８のベース部分１１４および／またはアーム１１０との間に形成され得る。いくつかの実施形態では、主アームギャップ容量性領域１２５は、主アームギャップ２４０内に形成され得、階段ギャップ容量性領域１２６は、階段アームギャップ２４２内に形成され得る。

[00105]図３Ａを参照すると、いくつかの実施形態では、誘電体領域１２は、第１の終端１１８に接続された第１のダミータブ電極５２および／または第２の終端１２０に接続された第２のダミータブ電極５４を含むことができる。いくつかの実施形態では、遮蔽電極領域１６は、第１の終端１１８に接続された第１のダミータブ電極５５および／または第２の終端１２０に接続された第２のダミータブ電極５４を含むことができる。

[00106]より具体的には、ダミータブ電極５２、５４、５５、５７は、例えば、微細銅終端プロセスを使用して、終端１１８、１２０を形成する（例えば、堆積させる）ために使用され得る。ダミータブ電極５２、５４、５５、５７は、第１の端部１１９または第２の端部１２１から、コンデンサの長さ２１の２５％未満しか延在し得ない。

[00107]さらに、いくつかの実施形態では、遮蔽電極領域１６は、複数の遮蔽電極層を
含むことができる。例えば、第１および第２の遮蔽電極２２、２４は、コンデンサ１００のモノリシックボディ内に配置され、例えば、図を参照して上記で説明されているように、それぞれ、第１の外部端子１１８および第２の外部端子１２０と接続され得る。第２の遮蔽電極２４は、Ｚ方向１３６に、第１の遮蔽電極２２とほぼ揃えられ得る。遮蔽電極のさらなる対１５０が、第１および第２の遮蔽電極２２、２４（最も下の遮蔽電極として定義され得る）と、最も下の作用電極層１９との間の、遮蔽電極層１６６内に配置され得る。このような実施形態では、第１の遮蔽部から作用部までの距離６７は、Ｚ方向１３６において、最も下の作用電極１９と、最も下の作用電極１９に最も近い１つまたは複数の遮蔽電極との間で定義され得る。この例では、第１の遮蔽部から作用部までの距離６７は、最も下の作用電極１９と、追加の一対の遮蔽電極１５０との間で定義される。

[00108]本明細書に記載の電極構成は、隣り合う電極層１０２、１０４の中央部分１１２間の１次容量性素子（すなわち、平行板静電容量）、ならびに例えば図１Ｃ、図１Ｄ、および図２Ｂを参照して上記で説明されているように、さらなる２次容量性素子を見込むことができる。これらの構成は、図４Ａおよび図４Ｂに概略的に示されている。

[00109]いくつかの実施形態では、コンデンサ１００は、１つまたは複数のフローティング電極１１１を含むことができる。フローティング電極１１１は、誘電体領域１２内に配置され得る。しかしながら、他の実施形態では、フローティング電極１１１は、作用電極領域１４および／または遮蔽電極領域１６内に配置され得る。一般に、このような浮動電極１１１は、外部端子１１８、１２０に直接接続されていない。

[00110]しかしながら、いくつかの実施形態では、フローティング電極は、外部端子に電気的に接続された少なくとも１つの電極を含む、フローティング電極層の一部であり得る。しかしながら、このようなフローティング電極層は、このような電極または外部端子に直接接触していない、少なくとも１つのフローティング電極を含む。

[00111]フローティング電極は、当技術分野で知られている任意の方法に従って配置され、かつ、構成され得る。例えばフローティング電極は、作用電極層の第１の作用電極および／または第２の作用電極の中央部分など、少なくとも一部と重畳するように設けられ得る。これに関して、フローティング電極層は、第１の電極層および第２の内部電極層と交互に層状にされ、配置され得る。これに関して、このような層は誘電層によって分離され得る。

[00112]さらに、このようなフローティング電極は、当技術分野で広く知られている任意の形状を有することができる。例えば、一実施形態では、フローティング電極層は、ダガー様構成を有する少なくとも１つのフローティング電極を含むことができる。例えばこのような構成は、本明細書において説明されている第１の電極の構成および形状に類似していてもよい。しかしながらこのような第１の電極は、階段部分を有する電極アームを含んでいても、または含んでいなくてもよいことを理解されたい。

[00113]さらに、一実施形態では、フローティング電極層は、フローティング電極の端部が少なくとも１つの外部端子と隣り合うが、このような外部端子と接触はしない、少なくとも１つのフローティング電極を含むことができる。これに関して、このようなギャップは、長手方向のフローティング電極ギャップと呼ばれ得る。このようなフローティング電極ギャップは、コンデンサの長手方向の長さの約３％以上など、約５％以上などの０％超から、約４０％以下など、約３０％以下など、約２０％以下など、約１０％以下などの、約５０％以下であり得る。

[00114]図３Ｂは、本開示の態様によるコンデンサ１６０の別の実施形態を示している。コンデンサ１６０は、複数の電極領域１６２を含むことができる。複数の電極領域１６２は、作用電極領域１４、第１の遮蔽電極領域１６４、および第２の遮蔽電極領域１６６を含むことができる。作用電極領域１４は、第１の遮蔽電極領域１６４と第２の電極領域１６６との間に配置され得る。

[00115]いくつかの実施形態では、コンデンサ１６０またはその一部は、長手方向に延びる長手方向の中心線１６７に関して対称であり得る。例えば、底部遮蔽電極領域１６４の遮蔽電極２２、２４は、上部電極領域１６６の遮蔽電極２２、２４に対して、長手方向の中心線１６７に関して対称であり得る。言い換えれば、遮蔽部から底面までの距離６３は、上部遮蔽電極領域１６６の遮蔽電極２２、２４と、コンデンサ１６０の上面１８との間で定義され得る、遮蔽部から上面までの距離１６８にほぼ等しくてもよい。例えば、いくつかの実施形態では、遮蔽部から底面までの距離６３と遮蔽部から上面までの距離１６８との比は、約０．８から約１．２、いくつかの実施形態では約０．９から約１．１、いくつかの実施形態では約０．９５から約１．０５、またいくつかの実施形態では約０．９８から約１．０２の範囲であり得る。

[00116]上部遮蔽電極領域１６６の遮蔽電極２２、２４は、作用電極１０６、１０８から、第２の遮蔽部から作用部までの距離１６９だけ離間され得る。第２の遮蔽部から作用部までの距離１６９と遮蔽部から上面までの距離１６８との比は、約１から約２０、いくつかの実施形態では約２から約１０、またいくつかの実施形態では約３から約５の範囲であり得る。さらに、第１の遮蔽部から作用部までの距離６７と第２の遮蔽部から作用部までの距離１６９との比は、約０．８から約１．２、いくつかの実施形態では約０．９から約１．１、いくつかの実施形態では約０．９５から約１．０５、またいくつかの実施形態では約０．９８から約１．０２の範囲であり得る。

[00117]コンデンサ１６０は、第１の配向（図示のような）で、コンデンサ１６０が長手方向１３２を中心に１８０度回転される（図示と実質的に同様に見える）第３の配向と、同等の挿入損特性を示すことができる。しかしながら、コンデンサ１６０の第２の配向は、遮蔽電極２２、２４が取付け面１０１に垂直になるように、長手方向１３２を中心に９０度回転させることによって、第１の配向に対して定義され得る。

[00118]第１の配向では、コンデンサ１６０は、約２ＧＨｚよりも高い試験周波数で第１の挿入損の値を示すことができる。コンデンサ１６０は、取付け面に対して第２の配向で、ほぼ試験周波数で第２の挿入損の値を示してもよく、第１の挿入損の値と少なくとも約０．３ｄＢ異なる。

[00119]図４は、図１Ｃの電極構成の３つの容量性素子、すなわち隣り合う電極層間の１次容量性素子１１２’、中央容量性素子１２２’、およびアームギャップ容量性要素１２４’を、概略的に示している。容量性素子１１２’、１２２’、および１２４’は、それぞれ、図１Ｃの中央領域１１２、中央容量性領域１２２、およびアームギャップ容量性領域１２４に対応する。さらに、図４において、外部端子は１１８および１２８として示されている。

[00120]図５は、図２Ｂの電極構成の４つの容量性素子を概略的に示しており、容量性素子１１２’、１２２’および１２５’、ならびに１２６’が、それぞれ、図２Ｂの中央領域１１２、容量性領域１２２、主アームギャップ容量性領域１２５、および階段ギャップ容量性領域１２６に対応する。様々なギャップの寸法は、図４および図５に示される容量性素子のそれぞれの所望の静電容量値を達成するように選択的に設計され得ることを理解されたい。より具体的には、コンデンサの構成、および電極層の数、電極対の重畳している中央部分の表面積、電極を分離している距離、誘電体材料の誘電率、等々などの様々なパラメータが、所望の静電容量値を達成するように選択され得る。それにもかかわらず、本明細書において開示されているコンデンサは、有効な広帯域性能を提供するために、直列および並列に組み合わされたコンデンサのアレイを含むことができる。

[00121]一例示的超広帯域コンデンサの実施形態では、１次コンデンサ１１２’は、通常、約数キロヘルツ（ｋＨｚ）から約２００メガヘルツ（ＭＨｚ）程度などの概ねより低い周波数範囲で動作するよう適合される、比較的大きい静電容量に対応し、一方、２次コンデンサ１２２’、１２４’、１２５’および／または１２６’は、通常、約２００メガヘルツ（ＭＨｚ）から数ギガヘルツ（ＧＨｚ）程度などの比較的より高い周波数範囲で動作するよう構成される、比較的より小さい値のコンデンサに対応し得る。

[00122]従って、作用電極は、積み重ねられた電極の単一のセット内に、複数の容量性素子を示すよう構成され得る。例えば、１次容量性素子は、比較的低周波数で有効であり得るが、２次容量性素子（例えば、中央容量性領域１２２および／またはアームギャップ容量性領域１２４）は、比較的中周波数および／または高周波数で有効であり得る。例えば、１次静電容量は、約１０から１００ｎＦの範囲内などの、１から５００ｎＦの範囲内であってもよく、一方２次静電容量は、１０から１００ｐＦの範囲内などの、１から５００ｐＦの範囲内であってもよい。

[00123]図６を参照すると、いくつかの実施形態では、積層コンデンサ３００は、第１の端部１１９に沿って配置された第１の外部端子１１８と、長手方向１３２に第１の端部１１９と反対側にある、第２の端部１２１に沿って配置された第２の外部端子１２０とを含むことができる。積層コンデンサ３００は、複数の誘電層および複数の電極層を含むことができ、電極層は、それぞれの隣り合う電極層間に配置された誘電層と対向し、かつ、間隔を隔てた関係で交互配置される。

[00124]さらに、上記で示されているように、積層コンデンサは、遮蔽電極を含むことができる。例えば、図６に示されるように、積層コンデンサ３００は、第１の遮蔽領域２１０および第２の遮蔽領域２１２を含むことができ、遮蔽領域２１０、２１２のそれぞれは、１つまたは複数の遮蔽電極層２１４を含むことができる。遮蔽領域２１０、２１２は、誘電体領域（例えば、どんな電極層も含まないもの）によって、作用電極領域２１６から離間され得る。

[00125]遮蔽電極層２１４は、各遮蔽電極２２０がほぼ長方形である、第１の遮蔽電極構成を有することができる。他の実施形態では、遮蔽電極層２１４は、例えば、図１Ｄの電極を参照して上記で説明されているように、遮蔽電極１２２が階段２２４を有する、第２の遮蔽電極構成を有することができる。

[00126]いくつかの実施形態では、作用電極２１８領域は、第１および第２の遮蔽領域２１０、２１２間に配置され得る。作用電極領域２１６は、例えば、図２Ａ～図２Ｄを参照して説明されているように、複数の交互の作用電極層２１８を含むことができる。さらに、一対のセラミックカバー２２７が、コンデンサ３００の上面および／または底面に沿って配置され得る。セラミックカバー２２７は、複数の誘電層の誘電体材料と同じまたは類似の誘電体材料を含むことができる。

[00127]図６を参照すると、いくつかの実施形態では、積層コンデンサ３００は、アンカー電極領域３０２、３０４、３１６、および／または３１８も含むことができる。例えば、積層コンデンサ３００は、作用電極領域２１６の上部に、第１のアンカー電極領域３０４を含むことができる。さらに、遮蔽電極層２１４を含む遮蔽電極領域２１０は、第１のアンカー電極領域３０４の上部など、上に配置され得る。さらに、第２のアンカー電極領域３０２は、遮蔽電極領域２１０の上部など、上に配置され得る。同様に、積層コンデンサ３００は、作用電極領域２１６のすぐ下など、下に第３のアンカー電極領域３１６を含むことができる。さらに、遮蔽電極層２１４を含む遮蔽電極領域２１０は、第３のアンカー電極領域３１６のすぐ下など、下に配置され得る。さらに、第４のアンカー電極領域３１８は、遮蔽電極領域２１０のすぐ下など、下に配置され得る。これに関して、作用電極領域２１６は、例えば、第１のアンカー電極領域３０４と第３のアンカー電極領域３１６との間に配置され得る。作用電極領域２１６は、図１Ａから図１Ｃ、図２Ａから図２Ｃを参照して上記で説明されているように、または図８Ａから図８Ｄを参照して以下で説明されるように構成され得る。

[00128]図７Ａを参照すると、アンカー電極領域３０２、３０４、３１６、および／または３１８は、それぞれが一対のアンカー電極３１２を有する複数のアンカー電極層３１０を含むことができる。アンカー電極３１２は、一対の電極アーム３１４を含むことができる。アンカー電極３１２の各電極アーム３１４は、例えば、図１Ａおよび図２の電極を参照して上記で説明されているのと同様の形で、主部分３２８および階段部分３３０を含むことができる。

[00129]図７Ｂから図７Ｄを参照すると、アンカー電極３１２は、様々な構成を有することができる。例えば、図７Ｂを参照すると、いくつかの実施形態では、アンカー電極３１２の電極アーム３１４は、階段を含まなくてもよい。例えば、このような電極は、階段のないＣ字形の構成で提供され得る。図７Ｃを参照すると、いくつかの実施形態では、アンカー電極３１２の電極アーム３１４は、アンカー電極３１２の外側横方向の縁３２２から内側へオフセットされた階段部分３２０を含むことができる。図７Ｄを参照すると、他の実施形態では、階段部分３２０は、アンカー電極３１２のアーム３１４の内側横方向の縁３２４からオフセットされ得る。さらに他の構成も可能である。例えば、いくつかの実施形態では、階段部分３２０は、外側横方向の縁３２２および内側横方向の縁３２４の両方からオフセットされ得る。

[00130]図８Ａから図８Ｃを参照すると、いくつかの実施形態では、作用電極１０６、１０８は、他の様々な構成を有することができる。例えば、図８Ａを参照すると、いくつかの実施形態では、第１の電極１０６および第２の電極１０８のそれぞれが、図１Ａに関して上記で説明されているような一対のアーム１１０、２０２ではなく、単一のアーム１１０を含むことができる。これに関して、このような電極は、ベースから延在する中央部分を含む１つの電極と、やはりベース部分から延在する１つの電極アームとを含むことができる。一方、対向電極は、ベース部分と、このような第２の電極のベース部分から延在するただ１つの電極アームとを含むことができる。

[00131]図８Ｂを参照すると、いくつかの実施形態では、第１の電極１０６および第２の電極１０８のそれぞれは、中央部分１１２を含むことができる。例えば、各電極１０６、１０８は、それぞれのベース部分から延在する２つの電極アーム１１０、２０２など、少なくとも１つの電極アーム１１０、２０２に加えて、それぞれのベース部分から延在する中央部分１１２を含むことができる。

[00132]図８Ｃを参照すると、いくつかの実施形態では、電極１０６、１０８の電極アーム１１０、２０２は、電極アームの主部分の内側横方向の縁３２４から外方へ、電極層の電極１０６、１０８のうちの少なくとも一方の横方向中心線２３６から離れる方向にオフセットされた、階段部分１３０を有することができる。最後に、図８Ｄを参照すると、いくつかの実施形態では、電極１０６、１０８の電極アーム１１０は、電極アーム１１０、２０２の外側横方向の縁３２２および内側横方向の縁３２４の両方からオフセットされた階段部分１３０を有することができる。

ＩＩ．挿入損
[00133]本開示の態様は、配向の影響を受けやすい挿入損特性を示す、広帯域積層コンデンサを対象としている。広帯域積層コンデンサは、第２の配向における試験周波数での挿入損から約０．３ｄＢを超えて変化する、第１の配向における試験周波数での挿入損を示すことができる。第１の配向では、積層セラミックコンデンサ１００の長手方向１３２は、取付け面１０１と平行であり得る（例えば、図１Ｅに示されているように）。第１の配向では、電極（例えば、作用電極１０６、１０８および遮蔽電極２２、２４）は、取付け面１０１とほぼ平行であり得る。さらに、遮蔽電極領域１（遮蔽電極２２、２４を含む）は、例えば図１Ｅに示されるような第１の配向で、作用電極領域１４（複数の作用電極１０６、１０８を含む）と取付け面１０１との間に配置され得る。

[00134]図９を参照すると、第２の配向では、積層セラミックコンデンサ１００は、第１の配向（図１Ｅに示されている）に対して、長手方向１３６を中心に１８０度回転され得る。従って、第２の配向では、誘電体領域１６は、Ｚ方向１３６に関して、作用電極領域１４と取付け面１０１との間に配置され得る。

[00135]コンデンサは、第１の配向において、約２ＧＨｚを超える試験周波数で第１の挿入損の値を示し、第２の配向において、試験周波数で第２の挿入損の値を示すことができる。いくつかの実施形態では、試験周波数は、約１０ＧＨｚから約３０ＧＨｚ、またはそれを上回る範囲であり得る。第２の挿入損の値は、第１の挿入損の値と、少なくとも約０．３ｄＢ異なる可能性がある。

ＩＩＩ．試験方法
[00136]試験アセンブリが、本開示の態様によるコンデンサの挿入損および反射損などの性能特性を試験するために、使用され得る。例えば、コンデンサが、試験基板に取り付けられ得る。入力ラインおよび出力ラインはそれぞれ、試験基板に接続され得る。試験基板は、入力ラインおよび出力ラインをコンデンサのそれぞれの外部終端に電気的に接続する、マイクロストリップラインまたは試験用トレースを含むことができる。試験用トレースは、約０．４３２ｍｍ（０．０１７インチ）または約０．６１０ｍｍ（０．０２４インチ）だけ離間され得る。

[00137]入力信号は、ソース信号発生器（例えば、１８０６Ｋｅｉｔｈｌｅｙ２４００シリーズソースメジャーユニット（ＳＭＵ）、例えば、Ｋｅｉｔｈｌｅｙ２４１０－Ｃ ＳＭＵ）を使用して入力ラインに供給され得、その結果得られるコンデンサの出力信号は、出力ラインで測定され得る（例えば、ソース信号発生器を使用して）。この試験方法が、同じ設計および公称寸法を有する複数のコンデンサに対して繰り返され得る。挿入損の結果は、第１の配向および第２の配向で測定され得る。コンデンサ群の公称挿入損感度値を決定するために、こうした挿入損の結果の差が計算され、平均され得る。

[00138]この手順は、本明細書で説明されているコンデンサの様々な構成に対して繰り返され得る。

実施例
[00139]図１Ａから図１Ｅと共に上記で説明されている構成を有する、８つの積層セラミックコンデンサが製造され、第１の配向および第２の配向での挿入損応答特性が試験された。積層セラミックコンデンサは、図１Ａから図１Ｅの注釈が附記された寸法に対応する、以下の寸法を有していた。

[00140]従って、コンデンサの長さ２１と遮蔽電極オフセット距離３２との比は、約６
．７であった。第２の遮蔽ギャップ距離と第１の遮蔽ギャップ距離との比は、約６．９であった。コンデンサの厚さと遮蔽部から底面までの距離との比は、約４０．２であった。

[00141]挿入損応答特性は、同じ設計および公称寸法（製造公差内）の８つの積層セラミックコンデンサについて測定された。挿入損の値は、８つの積層セラミックコンデンサのそれぞれについて、第１の配向および第２の配向で、３０ＧＨｚおよび４０ＧＨｚでサンプリングされた。第１の配向および第２の配向における、３０ＧＨｚおよび４０ＧＨｚでの挿入損の値の差が、コンデンサごとに計算された。３０ＧＨｚおよび４０ＧＨｚで、それぞれ第１の配向と第２の配向との間で、以下の平均挿入損のデルタ値を決定するために、結果として得られた３０ＧＨｚおよび４０ＧＨｚでの挿入損のデルタ値が平均化された。

[00142]上記の表に示されるように、製造された積層セラミックコンデンサの平均挿入損は、３０ＧＨｚおよび４０ＧＨｚの両方で０．３ｄＢを超え、標準偏差は、３０ＧＨｚおよび４０ＧＨｚでそれぞれ０．０４１および０．０５であった。上記の表に示されるように、８つの積層セラミックコンデンサ群の３０ＧＨｚおよび４０ＧＨｚでの平均挿入損のデルタ値の標準偏差も計算された。

[00143]図１０は、上記の平均値に非常に近い挿入損の値を示した積層セラミックコンデンサのうちの１つの、挿入損応答曲線を示している。図１０の挿入損応答曲線からの、第１の配向における挿入損と第２の配向における挿入損との差は、以下の通りであった。

[00144]さらに、コンデンサは、第１の配向で優れた挿入損特性を示すことができた。図１０を参照すると、第１の配向での挿入損失３０２は、約１０ＧＨｚ、約２０ＧＨｚ、約３０ＧＨｚ、約４０ＧＨｚ、約５０ＧＨｚ、および約６０ＧＨｚで、約－０．８ｄＢを超えた。第１の配向での挿入損失３０２は、約１０ＧＨｚ、約２０ＧＨｚ、約３０ＧＨｚ、および約４０ＧＨｚで約－０．５ｄＢを超えた。

[00145]本発明のこれらおよび他の修正および変更は、本発明の精神および範囲から逸脱することなく当業者によって実践され得る。さらに、様々な実施形態の態様は、全体または部分の両方において相互に交換され得ることを理解されたい。さらに、当業者は、以上の説明は単なる例にすぎず、添付の特許請求の範囲においてさらに説明されている本発明を制限することは意図されていないことを認識するであろう。

Claims (39)

1. 第１の端部、および前記第１の端部から横方向に垂直な長手方向に離間された第２の端部を有する広帯域積層セラミックコンデンサであって、前記横方向および長手方向が、それぞれＺ方向に垂直であり、前記広帯域積層セラミックコンデンサが、
   複数の誘電層を備える、モノリシックボディと、
   前記第１の端部に沿って配置された、第１の外部端子と、
   前記第２の端部に沿って配置された、第２の外部端子と、
   前記モノリシックボディ内で、前記長手方向に平行に配置されている、複数の作用電極と、
   前記モノリシックボディ内で、前記長手方向に平行に配置されている第１の遮蔽電極であって、前記第１の遮蔽電極が、前記第１の外部端子に接続され、前記第１の遮蔽電極が、前記横方向に揃えられ、前記第１の外部端子とは反対側に面する第１の長手方向の縁を有し、前記第１の遮蔽電極が、前記横方向に揃えられ、前記第１の外部端子とは反対側に面する第２の長手方向の縁を有し、前記第２の長手方向の縁が、前記第１の長手方向の縁から前記長手方向に、遮蔽電極オフセット距離だけオフセットされている、第１の遮蔽電極と、
   前記第２の外部端子に接続された第２の遮蔽電極であって、前記第１の遮蔽電極と前記Ｚ方向にほぼ揃えられている、第２の遮蔽電極と
   を備え、
   前記複数の作用電極のうちの少なくとも１つが、前記第１の外部端子に電気的に接続されたベース部分と、前記ベース部分から前記長手方向に延在する第１の電極アームと、前記ベース部分から前記長手方向に延在する中央部分とを備える第１の電極である、広帯域積層セラミックコンデンサ。
2. 前記コンデンサが、前記コンデンサの前記第１の端部と前記第２の端部との間に、前記長手方向にコンデンサの長さを有し、前記コンデンサの長さと前記遮蔽電極オフセット距離との比が、約２よりも大きい、請求項１に記載の広帯域積層セラミックコンデンサ。
3. 前記第２の遮蔽電極が、前記横方向に揃えられ、前記第２の外部端子とは反対側に面する第１の長手方向の縁を有し、前記第２の遮蔽電極が、前記横方向に揃えられ、前記第２の外部端子とは反対側に面する第２の長手方向の縁を有し、前記第２の長手方向の縁が、前記第１の長手方向の縁から前記長手方向に、ほぼ前記遮蔽電極オフセット距離だけオフセットされている、請求項１に記載の広帯域積層セラミックコンデンサ。
4. 第１の遮蔽ギャップ距離が、前記長手方向における、前記第１の遮蔽電極の前記第１の長手方向の縁と前記第２の遮蔽電極の前記第１の長手方向の縁との間に形成される、請求項３に記載の広帯域積層セラミックコンデンサ。
5. 前記コンデンサが、前記コンデンサの前記第１の端部と前記第２の端部との間に、前記長手方向にコンデンサの長さを有し、前記コンデンサの長さと前記第１の遮蔽ギャップ距離との比が、約２よりも大きい、請求項４に記載の広帯域積層セラミックコンデンサ。
6. 第２の遮蔽ギャップ距離が、前記長手方向における、前記第１の遮蔽電極の前記第２の長手方向の縁と前記第２の遮蔽電極の前記第２の長手方向の縁との間に形成され、前記第２の遮蔽ギャップ距離と第１の遮蔽ギャップ距離との比が、約０．５から約４０の範囲である、請求項３に記載の広帯域積層セラミックコンデンサ。
7. 前記第１の遮蔽電極が、前記横方向に揃えられ、前記第１の外部端子とは反対側に面する第３の長手方向の縁を有し、前記第２の遮蔽電極が、前記横方向に揃えられ、前記第２の外部端子とは反対側に面する第３の長手方向の縁を有し、第３の遮蔽ギャップ距離が、前記長手方向における、前記第１の遮蔽電極の前記第３の長手方向の縁と、前記第２の遮蔽電極の前記第３の長手方向の縁との間に形成される、請求項３に記載の広帯域積層セラミックコンデンサ。
8. 前記第１の遮蔽電極が、前記長手方向に延びる長手方向の中心線に関して、前記横方向に対称である、請求項１に記載の広帯域積層セラミックコンデンサ。
9. 前記コンデンサが、上面と底面との間で、前記Ｚ方向にコンデンサの厚さを有し、前記コンデンサの厚さと遮蔽部から底面までの距離との比は、約２よりも大きい、請求項１に記載の広帯域積層セラミックコンデンサ。
10. 前記広帯域積層セラミックコンデンサが、前記第１および第２の遮蔽電極が前記複数の作用電極層と取付け面との間にあるように、前記取付け面に取り付けるよう構成されている、請求項１に記載の広帯域積層セラミックコンデンサ。
11. 前記広帯域積層セラミックコンデンサが、前記Ｚ方向において、前記複数の作用電極層の上に遮蔽電極がない、請求項１に記載の広帯域積層セラミックコンデンサ。
12. 前記広帯域積層セラミックコンデンサが、前記Ｚ方向において、前記複数の作用電極層のうちの最も下の電極層の下に遮蔽電極がない、請求項１に記載の広帯域積層セラミックコンデンサ。
13. 前記中央部分が、第１の位置に第１の幅と、第２の位置に前記第１の幅よりも大きい第２の幅とを有し、前記第２の位置が、前記第１の位置から前記長手方向にオフセットされている、請求項１に記載の広帯域積層セラミックコンデンサ。
14. 前記作用電極のうちの少なくとも１つが、前記第２の外部終端と電気的に接続されたベース部分を備える第２の電極であり、中央端部ギャップ距離が、前記長手方向において、第１の電極の中央部分と前記第２の電極の前記ベース部分との間に形成される、請求項１に記載の広帯域積層セラミックコンデンサ。
15. 前記作用電極のうちの少なくとも１つが、前記第２の外部終端と電気的に接続されたベース部分と、前記ベース部分から前記長手方向に延在する第２の電極アームとを備える第２の電極であり、中央縁ギャップ距離が、前記横方向において、第１の電極の中央部分と第２の電極アームとの間に形成される、請求項１に記載の広帯域積層セラミックコンデンサ。
16. 前記広帯域積層セラミックコンデンサが、約１０ＧＨｚで約－０．４ｄＢを超える挿入損を示す、請求項１に記載の広帯域積層セラミックコンデンサ。
17. 前記広帯域積層セラミックコンデンサが、約２０ＧＨｚで約－０．４ｄＢを超える挿入損を示す、請求項１に記載の広帯域積層セラミックコンデンサ。
18. 前記広帯域積層セラミックコンデンサが、約３０ＧＨｚで約－０．４ｄＢを超える挿入損を示す、請求項１に記載の広帯域積層セラミックコンデンサ。
19. 前記広帯域積層セラミックコンデンサが、約５ＧＨｚから約２０ＧＨｚで約－０．０５ｄＢから約－０．４ｄＢの範囲である挿入損を示す、請求項１に記載の広帯域積層セラミックコンデンサ。
20. 前記広帯域積層セラミックコンデンサが、約２０ＧＨｚから約４０ＧＨｚで約－０．０５ｄＢから約－０．５ｄＢの範囲である挿入損を示す、請求項１に記載の広帯域積層セラミックコンデンサ。
21. 第１の端部、および前記第１の端部から横方向に垂直な長手方向に離間された第２の端部を有する広帯域積層セラミックコンデンサであって、前記横方向および長手方向が、それぞれＺ方向に垂直であり、前記広帯域積層セラミックコンデンサが、
    複数の誘電層を備える、モノリシックボディと、
    前記第１の端部に沿って配置された、第１の外部端子と、
    前記第２の端部に沿って配置された、第２の外部端子と、
    前記モノリシックボディ内で、前記長手方向に平行に配置されている、複数の作用電極と、
    前記モノリシックボディ内で、前記長手方向に平行に配置されている第１の遮蔽電極であって、前記第１の外部端子に接続された第１の遮蔽電極と、
    前記モノリシックボディ内で、前記長手方向に平行に配置され、前記第２の外部端子に接続された第２の遮蔽電極であって、前記第１の遮蔽電極と前記Ｚ方向にほぼ揃えられている、第２の遮蔽電極と
    を備え、遮蔽ギャップ距離が、前記長手方向における、前記第１の遮蔽電極と前記第２の遮蔽電極との間に形成され、
    前記コンデンサが、前記長手方向における、前記コンデンサの前記第１の端部と前記第２の端部との間のコンデンサの長さを有し、
    前記コンデンサの長さと前記遮蔽ギャップ距離との比が、約２よりも大きく、
    前記第１の遮蔽電極が、前記横方向に揃えられ、前記第１の外部端子とは反対側に面する第１の長手方向の縁を有するとともに、前記横方向に揃えられ、前記第１の外部端子とは反対側に面する第２の長手方向の縁を有し、前記第２の長手方向の縁が、前記第１の長手方向の縁から前記長手方向に、遮蔽電極オフセット距離だけオフセットされており、
    前記複数の作用電極のうちの少なくとも１つが、前記第１の外部端子に電気的に接続されたベース部分と、前記ベース部分から前記長手方向に延在する第１の電極アームと、前記ベース部分から前記長手方向に延在する中央部分とを備える第１の電極である、広帯域積層セラミックコンデンサ。
22. 前記第２の遮蔽電極が、前記横方向に揃えられ、前記第２の外部端子とは反対側に面する第１の長手方向の縁を有し、前記第２の遮蔽電極が、前記横方向に揃えられ、前記第２の外部端子とは反対側に面する第２の長手方向の縁を有し、前記第２の長手方向の縁が、前記第１の長手方向の縁から前記長手方向に、ほぼ前記遮蔽電極オフセット距離だけオフセットされている、請求項２１に記載の広帯域積層セラミックコンデンサ。
23. 前記遮蔽ギャップ距離が、前記長手方向における、前記第１の遮蔽電極の前記第１の長手方向の縁と前記第２の遮蔽電極の前記第１の長手方向の縁との間で定義される、請求項２２に記載の広帯域積層セラミックコンデンサ。
24. 第２の遮蔽ギャップ距離が、前記長手方向における、前記第１の遮蔽電極の前記第２の長手方向の縁と前記第２の遮蔽電極の前記第２の長手方向の縁との間に形成され、前記第２の遮蔽ギャップ距離と第１の遮蔽ギャップ距離との比が、約０．５から約４０の範囲である、請求項２３に記載の広帯域積層セラミックコンデンサ。
25. 第１の遮蔽電極が、前記横方向に揃えられ、前記第１の外部端子とは反対側に面する第３の長手方向の縁を有し、前記第２の遮蔽電極が、前記横方向に揃えられ、前記第２の外部端子とは反対側に面する第３の長手方向の縁を有し、第３の遮蔽ギャップ距離が、前記長手方向における、前記第１の遮蔽電極の前記第３の長手方向の縁と、前記第２の遮蔽電
    極の前記第３の長手方向の縁との間に形成される、請求項２２に記載の広帯域積層セラミックコンデンサ。
26. 前記第１の遮蔽電極が、前記長手方向に延びる長手方向の中心線に関して、前記横方向に対称である、請求項２１に記載の広帯域積層セラミックコンデンサ。
27. 前記コンデンサが、上面と底面との間で、前記Ｚ方向にコンデンサの厚さを有し、前記コンデンサの厚さと遮蔽部から底面までの距離との比は、約２よりも大きい、請求項２１に記載の広帯域積層セラミックコンデンサ。
28. 前記広帯域積層セラミックコンデンサが、前記第１および第２の遮蔽電極が前記複数の作用電極層と取付け面との間にあるように、前記取付け面に取り付けるよう構成されている、請求項２１に記載の広帯域積層セラミックコンデンサ。
29. 前記広帯域積層セラミックコンデンサが、前記Ｚ方向において、前記複数の作用電極層の上に遮蔽電極がない、請求項２１に記載の広帯域積層セラミックコンデンサ。
30. 前記広帯域積層セラミックコンデンサが、前記Ｚ方向において、前記複数の作用電極層のうちの最も下の電極層の下に遮蔽電極がない、請求項２１に記載の広帯域積層セラミックコンデンサ。
31. 前記中央部分が、第１の位置に第１の幅と、第２の位置に前記第１の幅よりも大きい第２の幅とを有し、前記第２の位置が、前記第１の位置から前記長手方向にオフセットされている、請求項２１に記載の広帯域積層セラミックコンデンサ。
32. 前記作用電極のうちの少なくとも１つが、前記第２の外部終端と電気的に接続されたベース部分を備える第２の電極であり、中央端部ギャップ距離が、前記長手方向において、第１の電極の中央部分と前記第２の電極の前記ベース部分との間に形成される、請求項２１に記載の広帯域積層セラミックコンデンサ。
33. 前記作用電極のうちの少なくとも１つが、前記第２の外部終端と電気的に接続されたベース部分と、前記ベース部分から前記長手方向に延在する第２の電極アームとを備える第２の電極であり、中央縁ギャップ距離が、前記横方向において、第１の電極の中央部分と第２の電極アームとの間に形成される、請求項２１に記載の広帯域積層セラミックコンデンサ。
34. 前記広帯域積層セラミックコンデンサが、約１０ＧＨｚで約－０．４ｄＢを超える挿入損を示す、請求項２１に記載の広帯域積層セラミックコンデンサ。
35. 前記広帯域積層セラミックコンデンサが、約２０ＧＨｚで約－０．４ｄＢを超える挿入損を示す、請求項２１に記載の広帯域積層セラミックコンデンサ。
36. 前記広帯域積層セラミックコンデンサが、約３０ＧＨｚで約－０．４ｄＢを超える挿入損を示す、請求項２１に記載の広帯域積層セラミックコンデンサ。
37. 前記広帯域積層セラミックコンデンサが、約５ＧＨｚから約２０ＧＨｚで約－０．０５
    ｄＢから約－０．４ｄＢの範囲である挿入損を示す、請求項２１に記載の広帯域積層セラミックコンデンサ。
38. 前記広帯域積層セラミックコンデンサが、約２０ＧＨｚから約４０ＧＨｚで約－０．０５ｄＢから約－０．４ｄＢの範囲である挿入損を示す、請求項２１に記載の広帯域積層セラミックコンデンサ。
39. 広帯域積層セラミックコンデンサを形成する方法であって、
    複数の作用電極層に複数の作用電極を形成するステップであって、前記作用電極層のうちの少なくとも１層が、第１の外部端子に電気的に接続されたベース部分と、前記ベース部分から長手方向に延在する第１の電極アームと、前記ベース部分から前記長手方向に延在する中央部分とを備える、第１の電極を備えるステップと、
    遮蔽電極層に第１の遮蔽電極を形成するステップであって、前記第１の遮蔽電極が、前記コンデンサのモノリシックボディの第１の端部まで延在し、前記第１の遮蔽電極が、横方向に揃えられ、前記第１の外部端子とは反対側に面する第１の長手方向の縁を有し、前記第１の遮蔽電極が、前記横方向に揃えられ、前記第１の外部端子とは反対側に面する第２の長手方向の縁を有し、前記第２の長手方向の縁が、前記第１の長手方向の縁から長手方向に、遮蔽電極オフセット距離だけオフセットされているステップと、
    前記モノリシックボディの第２の端部まで延在し、Ｚ方向において前記第１の遮蔽電極とほぼ揃えられている、前記遮蔽電極層に第２の遮蔽電極を形成するステップと、
    前記複数の作用電極層および前記遮蔽電極層を積み重ねて、前記複数の作用電極層および複数の遮蔽電極が前記コンデンサの長手方向に平行になるように、前記モノリシックボディを形成するステップと
    を含む、方法。

Images