JP2015073115A - 高電圧能力を有する高静電容量の多層 - Google Patents

Abstract

【課題】コンデンサ表面アークオーバーを防止するための部品のコーティングを施すことなく、高電圧能力を有する多層セラミックコンデンサを提供する。【解決手段】コンデンサ１０は、交互に異なる極性を複数の導電性内側電極１１及び１２を有する。電極間には誘電性セラミック層１５が分散配置されている。交互に配置される導電性内側電極は、外部端子１３若しくは１４において終端されている。さらに絶縁層１６を有する。【選択図】図１

Description

関連出願に対する相互参照
本出願は、２００９年７月１日付けで出願された米国仮特許出願第６１／２２２，２９６号の優先権を主張する。

本発明は、単位容積当たりの高い静電容量を有するコンデンサに関する。更に詳しくは、本発明は、高電圧定格を有するとともにアークオーバーを伴わない、電極のオーバーラップと、したがって静電容量とを改善する、改善された導電性内側電極の設計に関する。

例えば５００ＶＤＣ以上において使用される従来の高電圧コンデンサの設計においては、通常、同一の多層セラミックデバイスパッケージ内において、複数のコンデンサを直列に組み合わせている。有効電圧が２つのコンデンサ間において分割されるため、これらの直列設計は、有効電圧を増大させるのに有効である。直列に構成されたコンデンサはまた、表面アークオーバーの発生を低減するのにも有効であるが、残念ながら、１／Ｃ_ｅｆｆ＝Σ１／Ｃ_ｎであるため、直列デバイスの場合には、有効静電容量Ｃ_ｅｆｆが大幅に低下する。ここで、ｎは、直列に接続されたコンデンサの数である。

したがって、当業者は、従来、直列コンデンサによって改善可能である高電圧能力に対するニーズと、直列コンデンサによって損なわれる高静電容量に対するニーズとを均衡させなければならなかった。

約２，５００ＶＤＣまでの電圧の場合には、標準的なＭＬＣＣ設計を使用し、コンデンサ自体を、或いは、基板または組立が完了したデバイスをコーティングすることにより、フラッシュオーバーを最小限に抑制しつつ、静電容量を増大させることができる。個別のモノリシック多層コンデンサの場合には、リード線が装着され、かつ、部品がエポキシコーティングされる。この方法の大きな欠陥は、リード線が装着された部品は、通常、自動化された表面実装組立プロセスにおいて使用することができず、かつ、リード線およびエポキシと関連するなんらかの追加費用が発生するという点にある。

フラッシュオーバーと関連した問題点を軽減するための１つの方法が、米国特許第６，１３４，０９８号明細書に記述されており、この場合には、相対的に小さなＫの誘電体層が直列コンデンサ設計の上部および下部に使用されている。この方法は、フラッシュオーバーの低減には有効であるが、依然として、直列コンデンサ設計であり、したがって、先程詳述したように、有効静電容量が相対的に小さい。更には、焼成の際に熱応力が生じるため、様々な材料の熱膨張係数の相違が問題となる。

ＳＨＩＭＩＺＵ ＭＩＣＨＩＮＡＯ、ＩＴＯ ＫＡＺＵＮＯＲＩ、およびＫＯＭＡＴＳＵ ＴＯＳＨＩＡＫＩらによる日本国公開特許公報第２００６−０６６８３１号には、表面放電の開始電圧を上昇させる多層セラミックコンデンサ設計を開示している。この効果を実現するには、複数の内部電極印刷を使用するコンデンサの、直列タイプの構成が必要である。

部品をコーティングすることにより、表面実装の能力を維持しつつ、アークオーバーを遅延させることができる。Ｄｕｖａによる米国特許第６，６２７，５２９号明細書および関連する米国特許第６，６８３，７８２号明細書は、多層セラミックコンデンサに対してパラキシレンポリマーコーティングを適用する利益および方法について記述しており、こ
れらの内容は、いずれも、本引用により本明細書に包含される。個別の部品または最終的なアセンブリをコーティングするには、多大な費用を要し、したがって、これらの方法は、エレクトロニクスにおける付加価値の高い用途に限定されている。

静電容量Ｃは、Ｃ＝ε_ｒε_０Ａｎ／ｔという式によって規定され、ここで、ε_ｒは誘電体の比誘電率であり、ε_０は自由空間の誘電率に等しい定数であり、Ａは活性電極（ａｃｔｉｖｅ）とも呼ばれるそれぞれの内部導電層のオーバーラップ面積であり、ｎは活性電極の数であり、かつ、ｔは電極間の離隔距離または厚さである。したがって、層の離隔を低減しつつ、層の数とオーバーラップ面積とを増大させることが現行のニーズである。多くの場合に、電圧を増大させるための試みは、これらのニーズのうちの１つまたは複数のものと相反している。

たとえば、Ｂｕｌｔｉｔｕｄｅらによる米国特許第７，３３６，４７５号明細書に提示されている更に最近の方法においては、非直列設計において、高静電容量のために相対的に大きなオーバーラップ面積を維持しつつ、表面アークオーバーを防止することによって高電圧能力を実現する遮蔽電極が使用されており、この内容は、本引用により本明細書に包含される。この設計においては、遮蔽体との接触状態にある下方の端子からのアークオーバーから、反対に帯電された電極を保護する上部および下部遮蔽電極を兼ね備えている。また、反対の極性の端子に接続しつつ活性電極をオーバーラップさせてアークオーバーを防止することにより、部品の側部に沿ってそれぞれの活性電極を保護することによって同様に機能する側部遮蔽体についても、記述されている。

また、Ｂｕｌｔｉｔｕｄｅの米国特許出願公開第２００９／００５２１１１号明細書は、絶縁破壊強度を更に増大させるべく回転塗布によって塗布されたポリイミドコーティングの使用について記述しており、この内容は、本引用によりその全体が本明細書に包含される。関連する米国特許出願公開第２００９／００５２１１２号明細書は、端子と、対向する電極との間を遮蔽する必要性について記述しており、この内容は、本引用によりその全体が本明細書に包含される。いずれの場合にも、記述されているＭＬＣＣ設計は、対向する端子に接続された側部遮蔽体を使用している。

それぞれの活性層内において反対側の端子に接続された側部遮蔽体の存在は、遮蔽体と活性電極との間の絶縁破壊経路のリスクをもたらす。この経路は、電極印刷プロセスにおける汚染または電極の「ブリードアウト」に起因して発生可能であり、この結果、コンデンサの短絡および破滅的な障害が発生することになろう。更には、これらの従来技術による設計は、直列設計と比べて、大きなオーバーラップと、したがって大きな静電容量とを具備しているが、側部遮蔽体が、静電容量に寄与しない大きな面積を占有する。遮蔽体によって占有される面積は、電極のオーバーラップに利用することができないため、側部遮蔽体によって占有される面積は、利用可能な静電容量を、合計容積に応じて減少させる。

当技術分野の発展にも拘わらず、フラッシュオーバーが最小限に抑制され、かつ、改善された静電容量を有する、高電圧アプリケーションに使用されるコンデンサに対する長年にわたるニーズが依然として存在している。本明細書には、このようなコンデンサが提供されている。

本発明の目的は、高静電容量を維持しつつ、異なる誘電体間における潜在的な熱的不整合の問題を有する別のタイプの誘電体を必要とすることなしに、表面アークオーバーとも呼ばれるフラッシュオーバーが低減されたコンデンサを提供することにある。

本発明の別の目的は、有効電圧定格の損失がなく、フラッシュオーバーが低減されており、かつ、単位容積当たりの改善された静電容量を有するコンデンサを提供することにある。

これらのおよびその他の発明は、改善されたコンデンサとして実現される。このコンデンサは、交互に配置される層内の第１内部導電体および第２内部導電体を具備しており、第１内部導電体は、第１極性を具備し、かつ、第２内部導電体は、反対の極性を具備する。第１外部終端が第１内部導電体との電気的接触状態にあり、第１外部終端は、第１内部導電体および第２内部導電体に対して垂直であり、コンデンサの側部に沿って所定の距離だけ延在する第１側部延長部を具備する。第２外部終端が第２内部導電体との電気的接触状態にあり、第２外部終端は、第１内部導電体および第２内部導電体に対して垂直であり、コンデンサの第２側部に沿って第２距離だけ延在する第２側部延長部を具備する。第１内部導電体は、第２外部終端から第２距離未満の離隔距離まで、第２外部終端に向かって延在している。第１内部導電体は、バルク領域と第２領域とを有し、第２領域は、バルク領域のバルク幅未満の領域幅を具備する。

更に別の実施例が、改善されたコンデンサとして提供される。このコンデンサは、交互に配置される層内の第１内部導電体および第２内部導電体を具備しており、第１内部導電体は、第１極性を具備し、かつ、第２内部導電体は反対の極性を具備する。第１外部終端が第１内部導電体との電気的接触状態にあり、第１外部終端は、第１内部導電体および第２内部導電体に対して垂直であり、コンデンサの側部に沿って所定の距離だけ延在する第１側部延長部を具備する。第２外部終端が第２内部導電体との電気的接触状態にあり、第２外部終端は、第１内部導電体および第２内部導電体に対して垂直であり、コンデンサの第２側部に沿って第２距離だけ延在する第２側部延長部を具備する。第１内部導電体は、第２外部終端から第２距離未満の離隔距離まで、第２外部終端に向かって延在している。第１内部導電体は、バルク領域と第２領域とを有し、第２領域は、第２距離よりも第２側部延長部から離れている。

更に別の実施例が、多層セラミックコンデンサの形成方法として提供される。この方法は、
導電性材料の印刷領域のパターンを一連のシート上に印刷するステップであって、それぞれの印刷領域は、バルク領域と第２領域とを具備し、第２領域は、バルク領域のバルク幅未満の領域幅を具備している、ステップと、
積層アセンブリを形成するステップであって、
第１シートを下部シート上に平行かつオフセットされた方式によって被せるステップであって、下部シートの少なくとも１つの印刷領域は、第１シートの印刷領域とオーバーラップし横方向にオフセットされており、オーバーラップし横方向にオフセットされている印刷領域の間には、誘電体プレカーソルを有する、ステップと、
第２シートを第１シート上に被せるステップであって、第２シートの少なくとも１つの印刷領域は、第１シートの印刷領域および下部シートの印刷領域とオーバーラップしオフセットされており、オーバーラップし横方向にオフセットされている印刷領域の間には、誘電体を有する、ステップと、
交互に配置されるシートが、それぞれ、第１シートおよび第２シートと位置あわせされた印刷領域を具備する状態において、更なるシートを被せるステップであって、オーバーラップし横方向にオフセットされている印刷領域の間には、誘電体を有する、ステップと、
印刷領域が下部シートと位置あわせされた状態において、上部シートを被せるステップであって、オーバーラップし横方向にオフセットされている印刷領域の間に、誘電体を有する、ステップと、
による積層アセンブリを形成するステップと、
被せられたシートをコンパクト化およびダイシングし、第１内部導電体を形成する第１層の印刷領域と、第２内部導電体を形成する第２層の印刷領域と、遮蔽層を形成する上部および下部シートの印刷領域と、を有する積層構造を分離するステップと、
圧縮およびダイシングされた被せられたシートを焼成し、有機材料を除去するとともに、被せられたシートを焼成モノリスとして溶融させるステップと、
第１内部導電体との電気的接触状態にある第１外部終端を形成するステップと、
第２内部導電体との電気的接触状態にある第２外部終端を形成するステップと、
を含む。

コンデンサの概略断面図である。 図１のライン２−２に沿ったコンデンサの概略断面図である。 コンデンサの概略断面図である。 導電性内側電極の概略図である。 導電性内側電極の概略図である。 導電性内側電極の概略図である。 導電性内側電極の概略図である。 導電性内側電極の概略図である。 導電性内側電極の概略図である。 活性電極印刷の概略図である。 上部および下部遮蔽電極印刷の概略図である。 活性電極印刷の概略図である。 活性電極印刷の概略図である。 活性電極印刷の概略図である。 導電性内側電極の概略図である。 導電性内側電極の概略図である。 導電性内側電極の概略図である。 導電性内側電極の概略図である。 導電性内側電極の概略図である。 導電性内側電極の概略図である。 活性電極印刷の概略図である。 コンデンサの概略断面図である。 図１１のコンデンサのライン１３−１３に沿った概略断面図である。 図１１のコンデンサのライン１４−１４に沿った概略断面図である。 活性電極印刷の概略図である。

本発明は、改善されたコンデンサに関する。更に詳しくは、本発明は、内側導電層の改善された形状を有するコンデンサに関する。

本開示の一部を構成する非限定的な要素である様々な図面を参照し、本発明について説明する。図面の全体を通じて、類似の要素に対しては、相応して番号が付与されている。わかりやすくすべく、最少数の活性層が示されているが、使用される活性層の実際の数は、極めて多いものであってよいことを理解されたい。

本発明の多層セラミックコンデンサの断面概略図が図１に概略的に示されている。図１においては、全体を意味する参照符号１０によって示されたコンデンサは、交互に異なる極性を有する複数の導電性内側電極１１および１２を有し、これらの電極の間には、誘電性セラミック層１５が分散配置されている。交互に配置される導電性内側電極は、両側の
外部端子１３および１４において終端している。絶縁層１６を適用可能である。

図１のコンデンサのライン２−２に沿った断面概略図が図２に提供されている。図２において、外部終端１４の側部延長部１７と、反対の極性の導電性内側電極１１の最も近接した部分１８との間の最も近接した地点として、アークポイントが存在している。

図３には、内側電極に対して平行な面における断面概略図において、本発明の一実施形態が示されている。図３において、第１導電性内側電極１１１は、共通の極性を有する外部終端１１３と電気的接触状態にある。第２導電性電極１１２も、共通の極性を有する外部終端１１４と電気的接触状態にあり、理解されるように、第１導電性内側電極と第２導電性内側電極とは反対の極性を有している。誘電体１１５が、複数の導電性電極の間およびその周囲に存在している。絶縁層１１６を適用可能である。

説明を目的として、第１導電性内側電極および第２導電性内側電極は、同一の形状およびサイズを有している。製造を目的として、異なる形状およびサイズも機能可能ではあるが、更に詳しく説明するように、それぞれの電極は、フラッシュオーバーを回避するための制約内において、可能な限り大きくなるように設計されるため、これらの電極は、同一であることが極めて望ましい。以下の説明において、導電性内側電極とは、１つの層または両方の層を意味するものとする。

内側導電層は、最も好ましくは矩形であるバルクゾーン１２０と第２ゾーン１２１とを具備するものと規定される。バルクゾーンおよび第２ゾーンは、幾何学的形状を目的として規定されたものであり、かつこれらは、協働して継ぎ目のない内側導電層を形成し、好ましくは、層の厚さまたは組成における相違が存在しない。第２ゾーンの少なくとも一部分が距離Ｄ^１であり、これは、外部終端の側部延長部１１７が外部終端から離れるように側部に沿って延在している距離である距離Ｄ^２よりも、反対の極性の外部終端に近接している。

バルクゾーン１２０は、好ましくは、反対の極性の内側導電層との最大のオーバーラップを提供するように、可能な限り大きくなっている。第２ゾーン１２１は、バルクゾーンの幅Ｗよりも狭い幅を具備する領域を有している。第２ゾーンの狭くなった領域は、外部終端の側部延長部１１７と第２ゾーンの狭くなった部分１１８との間の最も近接した距離が、Ｄ^１として表されている導電性内側電極と反対の極性の外部終端との間の最も近接した離隔距離と、少なくとも同じ大きさになることを保証している。バルクゾーンの高さＨは、好ましくは、共通の極性を有する外部終端との接触地点から計測される内側導電層の最大長の少なくとも６６％である。２５％という低いバルクゾーンの高さの場合にも、正常に稼働することが実証されている。

代表的な導電性内側電極が図４Ａ〜図４Ｆに概略的に示されており、それぞれの導電性内側電極１１１は、矩形のバルクゾーン１２０と第２ゾーン１２１とで示されている。

図４Ａにおいては、第２ゾーンは半円の形状を有している。半円の形状は、ゾーン全体にわたって同一の半径を具備し、これにより半円形を形成可能である。或いは、半径が変化し、これにより半楕円形状または半長楕円形状を形成することも可能であり、長楕円形状は、それぞれの終点に接した平行な線分によって接続された２つの半円形から構成されている。

図４Ｂにおいては、第２ゾーンは部分的に丸くなった矩形の形状を有する。丸くなった部分は、丸くなったゾーンの全体にわたって同一の半径を具備し、これにより半円形を形成可能であり、或いは、半径が変化し、これにより半楕円形状または半長楕円形状を形成
することも可能である。

図４Ｃにおいては、第２ゾーンは、好ましくは、相対的に短い平行な辺をバルクゾーンの反対側に有する台形である。

図４Ｄにおいては、第２ゾーンは、バルクゾーンの幅Ｗ未満の長さＬを有する矩形である。

図４Ｅにおいては、第２ゾーンは窪んだ台形であり、台形の平行ではない辺が窪んでいる。窪んだ台形は、図４Ａとの関係において説明したように、好ましくは、丸くなっており、かつ、丸くなったゾーンの全体にわたって同一の半径を具備し、これにより半円形を形成可能であり、或いは、半径が変化し、これにより半楕円形状または半長楕円形状を形成することも可能である。

図４Ｆにおいては、第２ゾーンは、台形である第１の第２ゾーンと半円形である第２の第２ゾーンとの組合せである。

第２ゾーンにおいて、任意の丸くなった部分の半径は、第２部分と、反対の極性を有する外部終端との間の離隔を上回るように、外部終端の側部延長部の最も近接した部分と内側導電性電極との間の離隔が十分に大きくなっている。

誘電性セラミック層は、好ましくは誘電性セラミック組成物を有する。セラミックの主要な構成材料は、たとえば、ＢａＴｉＯ_３、ＢａＣａＴｉＺｒＯ_３、ＢａＣａＺｒＯ_３、ＢａＺｒＯ_３、ＣａＺｒＯ_３、および／またはＣａＴｉＯ_３から製造可能であるが、本発明は、使用されるセラミック誘電材料のタイプ、並びに、当技術分野において既知のその他の誘電性材料、絶縁体、磁気材料、および半導体材料、或いは、これらの組合せに特に限定されるものではない。誘電性セラミック組成物は、貴金属または卑金属の内側電極との関連において使用可能である。相対的に安価な卑金属の電極が最も好ましく、かつ、これらは、非還元性セラミックを必要としており、非還元性セラミックは、電極に対する損傷を伴うことなしに、ニッケルなどの一般的な卑金属の溶融温度未満の還元性雰囲気中において焼結可能であり、これにより、高度な電極の連続性と優れた電気的特性とを有するコンデンサが得られる。

導電性内側電極は、貴金属または卑金属を有する。一般的な卑金属は、ニッケル、タングステン、モリブデン、アルミニウム、クロミウム、銅、または還元性雰囲気中において焼成可能なこれらの合金を含む。一般的な貴金属は、銀、パラジウム、プラチナ、金、およびこれらの合金である。最も好ましくは、卑金属はニッケルである。

外部終端および側部延長部の組成物は、本明細書においては特に限定されず、当技術分野において通常利用されている任意の組成物で十分である。銀、パラジウム、銅、ニッケル、または様々なガラスフリットと混合された内側電極に適合するこれらの金属の合金が、特に好適である。外部端部の終端には、１つまたは複数のめっき層を形成可能である。

導電性内側電極内における卑金属の使用に起因し、本発明のコンデンサは、好ましくは、還元性雰囲気中において焼成される。還元性雰囲気全体としての平均ＰＯ_２は、好ましくは１０^−３〜１０^−１８ａｔｍであり、コンデンサモノリス内の局所領域におけるＰＯ_２は、〜１０^−２８ａｔｍと低く推定されている（ＣＡ． Ｒａｎｄａｌｌ他、「Ａ Ｓｔｒｕｃｔｕｒｅ−Ｐｒｏｐｅｒｔｙ−Ｐｒｏｃｅｓｓｉｎｇ Ａｐｐｒｏａｃｈ Ｔａｒｇｅｔｅｄ ｔｏ ｔｈｅ Ｃｈａｌｌｅｎｇｅｓ ｉｎ Ｃａｐａｃｉｔｉｖｅ Ｃｅｒａｍｉｃ Ｄｅｖｉｃｅｓ」、ＣＡＲＴＳ ＵＳＡ ２００６ ＰＲＯＣＥＥＤＩＮ
ＧＳ、３〜１２、２００６年４月３日〜６日）。

本発明の利点は、一般的に利用されているのと同一の材料と、当業者が習熟している従来のテープ成形プロセスとを使用できることにある。このプロセスにおいては、かなりの部分がチタン酸バリウムを含むＸ７Ｒ誘電体に適合した、好適な卑金属などのセラミックパウダを有機媒質中に分散させ、次いで、テープとして成形する。

テープの一部に電極パターンを印刷するが、この場合には、電極パターンは有機媒質を有するニッケルペーストである。

本発明の製造プロセスの一例に過ぎないが、選択したセラミック化合物を、水中において、或いは、たとえば、エタノール、イソプロパノール、トルエン、エチルアセテート、プロピルアセテート、ブチルアセテート、またはこれらの混合物などの有機溶剤中において分散剤と混練することにより、セラミックスラリを調製する。練った後に、バインダおよび可塑剤を追加してレオロジーを調節することにより、テープ成形のためのセラミックスリップを調製する。

次いで、テープ成形により、スリップを薄いシートに加工する。シートを乾燥させた後に、たとえば、スクリーン印刷法を使用してシート上に複数の電極をパターニングし、印刷済みのセラミックシートを形成する。

ポリカーボネート、ポリエステル、または類似の方法などの物質上に、１）下部カバーを表す所定枚数の印刷されていないセラミックシートと、次いで、２）両側の端部において終端する交互に配置される電極を生成するように、交互に方向が変化する所定枚数の印刷済みのセラミックシートと、３）上部カバーを表す所定枚数の印刷されていないセラミックシートとを積層させることにより、積層グリーンボディを調製する。本発明の誘電材料に応じて、印刷済みのシートおよび印刷されていないシートの様々な積層順序を使用可能である。次いで、２０℃〜１２０℃において積層体をプレスし、すべての積層された層の接着を促進する。次いで、積層グリーンボディを個々のグリーンチップに切断する。

貴金属の内側電極で製造されたコンデンサは、最大で１４００℃以下の温度において、空気中において焼結可能である。卑金属の場合には、約１５００℃以下の温度において、１０^−３〜１０^−１８ａｔｍの酸素分圧を有する還元性雰囲気中において、セラミックを焼結させる。

焼結されたコンデンサには、好ましくは、当技術分野において既知のように、バレルまたはサンドブラストによる端面研磨が施され、この後に、外部電極ペーストを塗布して内側電極の終端を形成する。次いで、更なる焼成を実行し、終端の形成を完了させる。貴金属電極の場合には、この焼成は、通常、約５００℃〜９００℃の温度において、空気中において実行される。卑金属の場合には、この焼成は、通常、約０．１〜１時間にわたって、約６００℃〜１０００℃の温度において、窒素雰囲気中において実行される。

次いで、外側電極上にニッケルおよびすずの層をめっきすることにより、はんだ付け性を向上させるとともに外側電極の酸化を防止可能である。

本発明の特に好適な実施形態が図１０Ａ〜図１０Ｆに示されており、それぞれの電極は、図４Ａ〜図４Ｆに示されているように、かつ、これらの図との関係において説明したように、バルク領域１２０と第２領域１２１とを具備している。図１０Ａ〜図１０Ｆには、好ましくは形状およびサイズが第２ゾーンと同一である第３領域１２１’が提供されている。第２ゾーンと第３ゾーンとは、形状およびサイズにおいて異なるものであってもよいが、これは、以下の説明から更に理解されるように、製造が複雑化することから極めて望ましくない。

図１０Ａ〜図１０Ｆとの関係において説明した対称的な電極の利点を、図１１を参照して説明することとする。図１１には、利便性のために、矩形のバルク領域と、対称的に配設された台形の第２および第３領域とを具備する導電性領域が示されている。複数の同一の印刷ゾーン７０１をその上部に有するように、シート７００を調製する。それぞれの印刷ゾーンは、狭くなった端部の間において計測される距離Ｓだけ、隣接する印刷ゾーンから離隔していることが好ましい。実際には、距離Ｓは、後続の印刷領域の間における短絡またはアーク放電を回避するべく、十分に大きいことを要する。少なくとも０．２０ｍｍ（０．００８インチ）の離隔で十分である。この設計の利点は、上部および下部遮蔽電極と両方の極性を有する電極とを、共通の印刷から製造することができるという点にある。この結果、複数の印刷パターンが不要となり、したがって、製造性が大幅に向上する。一例として、シートは、ライン７０２および７０２’に沿って切断可能であり、図示の印刷ゾーンのそれぞれの半体は、図１２〜図１４およびその説明を参照して更に明瞭に理解されるように、完成した製品内において遮蔽電極として機能することになる。同様に、ちょうど印刷ゾーンを分離するように意図されたライン７０３および７０３’に沿ってシートを切断し、切断ラインにおいて外部終端に装着することによって、第１極性の活性層を形成することも可能である。同様に、ライン７０４および７０４’に沿ってシートを切断し、第２極性の活性層を形成することも可能である。切断ライン７０２および７０２’は、印刷ゾーン内において中心に位置することが好ましく、切断ライン７０３、７０３’、７０４、および７０４’は、印刷ゾーンの内部ぎりぎりのところに位置し、これにより、最終的な外部終端との十分な接触を保証することが好ましい。これらの層は、ライン７０５および７０５’に沿って切断され、個々の静電容量ユニットに分離される。

図１１の対称的な電極を利用して形成されたコンデンサが、図１２の断面図に示されている。図１３は、図１２のコンデンサのライン１３−１３に沿った断面図であり、図１４は、図１２のコンデンサのライン１４−１４に沿った断面図である。図１２〜図１４において、活性電極１１１１および１１１２は、反対の極性を有しており、交互に配置された活性電極は、両側の外部終端１１１３および１１１４との電気的な接触状態にある。タブ１０１９は、図１５に示されている切断パターンから理解されるように、切断パターンの残余物である。これらのタブは、特に好ましいものではないが、切断操作の所産である。遮蔽電極１０１１、１０１２、１０１３、および１０１４は、活性電極に対して平行なそれぞれの面上に配設されている。遮蔽電極１０１２および１０１３は、最も近接した外部終端に対するアーク放電から、隣接する活性電極を保護する遮蔽体として機能する。遮蔽電極１０１１および１０１４は、当技術分野において理解されるように、製造の利便のために提供される任意選択の電極である。任意の絶縁層１１１６は、前述のとおりである。遮蔽電極は、図１１との関係において前述した印刷ゾーンの離隔に対応した距離Ｓだけ、離隔している。

図１１〜図１４との関係における説明から理解されるように、対称的な電極パターンの場合には、隣接するシートを平行な構成においてシフトさせるだけで、遮蔽電極と両方の活性電極とに単一のパターンを使用可能である。この結果、コンデンサの製造の際のシートの配置が大幅に簡素化され、かつ、任意のシートがコンデンサ内の任意の層として機能することになり、これにより、製造することを要する異なる部品数を極小化することができる。

実施例
以下の実施例においては、同一の材料から製造され、かつ、０．００１インチ（２５．４μｍ）の同一の焼成後の厚さを有するテープが使用されている。すべての部品は、同一プロセスによって同一材料から製造された１２０６ケースサイズを利用しており、電気的特性に影響を与える唯一の要因は、内部導電性電極の設計の関数であるオーバーラップ面積Ａである。これらのコンデンサにはコーティングを施さなかった。導電体の設計については、更に詳細に表１および実施例に記述されている。

比較例１
図５に示されている活性オーバーラップパターンを使用して、基本的なＭＬＣＣを製造した。当業者には理解されるように、この場合には、隣接するシートにおいてウィンドウ内のエリアがオーバーラップしている。

比較例２
中間の活性電極は実施例１において説明したものと同一であるが、上部および下部の遮蔽電極パターンによって、更なる最初のおよび最後の印刷を追加した点を除いて、前述の実施例１において説明した設計に類似した活性電極設計を使用した。この上部および下部遮蔽電極パターンが図６に示されており、ウィンドウ内の部品エリアが、図５の印刷されたテープのウィンドウとオーバーラップする。

比較例３
実施例２において説明した上部および下部遮蔽体の使用に加えて、次の図７に示されているように、中間活性電極において側部遮蔽体を使用した。更には、利用可能なオーバーラップエリアを極大化させるとともに、可能な最大の静電容量を実現するべく、２つの側部遮蔽体のみを利用している。また、これらの側部遮蔽体はコンデンサの反対側の端子に接続されるため、側部遮蔽体と活性電極との間の低絶縁経路によって生じる絶縁破壊により、短絡と、破滅的な障害とが発生するであろうことが分かる。

本発明の実施例４〜７
実施例２および実施例３において説明した上部および下部遮蔽体を使用したが、前述の図７に示されている活性層内の側部遮蔽体が存在していない。この本発明による内部導電体は、電極の第２ゾーンを使用して、反対の極性の終端と導電性内側層の端部との間の距離を増大させることにより、側部遮蔽体の必要性を除去している。実施例１および実施例２と比べた場合に、テーパー化によって利用可能なオーバーラップ面積は減少しているが、この内部導電体は、依然として、実施例３と比べて、すべての場合において、相対的に大きな静電容量を維持しつつ、実施例１および実施例２のいずれよりも高い絶縁破壊強度を実現する。実施例４、実施例５、実施例６、および実施例７の本発明による電極設計において使用された焼成後の寸法が、図８を参照して表２に要約されている。この結果、表２に示された電気的特性に示されているように、高い絶縁破壊強度を維持しつつ、静電容量を極大化可能である。

本発明の実施例８
半円にテーパー化された設計を電極の端部において使用した。この場合には、電極の最大長（Ａ^４）は焼成後において２．０２ｍｍ（０．０７９５インチ）であり、これは、実施例５および実施例７と同一である。中間活性印刷が図９に示されている。実施例１〜実施例８の電気的特性が表３に要約されている。

この電気的データは、実施例４、実施例５、実施例６、実施例７、および実施例８において説明した設計によって製造されたＭＬＣＣの平均静電容量が、比較例３よりも大きいことを示している。実施例４は、実施例３の特許された設計における８１．０１ｎＦと比べて、８５．３４ｎＦの静電容量を具備している。実施例４は、実施例３よりも５．３％だけ大きな静電容量を具備している。表３は、これらの静電容量の計測値と関連した標準偏差（σ）を示している。実施例３および実施例４と関連した３σは、それぞれ、２．２２ｎＦおよび１．６５ｎＦであり、４．３３ｎＦという静電容量の増分は、これらを組み合わせたもの（３．８７ｎＦ）よりも大きいため、この結果は重要である。実施例４、実施例５、実施例６、および実施例７における最小絶縁破壊強度は、すべての場合において、実施例３において記録された１１２０Ｖという最小値を越えている。最小絶縁破壊強度は、設計能力の優れたインジケータであり、したがって、実施例４、実施例５、実施例６、実施例７、および実施例８に開示されている新しい設計は、類似の電圧能力を有する実施例３と比べて、増大した静電容量を提供する。本発明は、１１２０ボルトを越える絶縁破壊電圧を有するコンデンサを提供する。

また、実施例１および実施例２は最大の静電容量を具備してはいるが、これらの実施例の絶縁破壊強度は、その他の実施例のいずれのものよりも小さいことに留意されたい。更には、最大の最小絶縁破壊電圧は、実施例７の場合の１３５０Ｖであり、本発明による設計において得られる最大の静電容量は、実施例３よりも３４．６％だけ大きい静電容量であることを観察可能である。実施例８において説明した半円形の電極パターンは、実施例７に類似した静電容量を具備しているが、平均、最大、および最小ＵＶＢＤは、いずれも、実施例８のほうがわずかに小さい。

本発明による実施例９〜１２
それぞれの層について図１５の電極パターンを使用し、ＭＬＣＣの４つのバッチを製造した。図１５において、切断ボックス１５０１に示されているパターンで切断することにより、上部および下部遮蔽層を最終的に形成した。切断ボックス１５０２に示されているパターンで切断することにより、第１極性の活性端子および関連するタブを最終的に形成し、かつ、切断ボックス１５０３に示されているパターンで切断することにより、第２極性の活性端子および関連するタブを最終的に形成した。それぞれの層の焼成後の厚さは、２５．４μｍ（０．００１インチ）であった。４４個の層を使用して、それぞれのＭＬＣＣを形成した。それぞれのバッチの電気的特性が表４に提供されている。

表４に提示されているデータから理解することができるように、単一電極パターンにより、大きな静電容量と、別の方法では入手不可能である高い絶縁破壊電圧とが提供される。静電容量の値は、米国特許第７，３３６，４７５号の実施例３に提示されているものを越えており、遮蔽体として使用されている追加の２つの電極印刷に起因した追加の静電容量も許容されている。上部および下部遮蔽体内におけるギャップの形成に起因して、米国特許第７，３３６，４７５号の教示内容においては、単一パターンを使用することができないであろう。

本明細書においては、現時点において従来技術によって入手可能なものと比べて、大きな静電容量と増大した処理電圧能力とを提供する高電圧コンデンサ設計について説明した。

以上、限定を伴うことなしに、好適な実施例を具体的に参照し、本発明について説明した。当業者は、添付の請求項に更に具体的に規定されている本発明の範囲に含まれるが具体的には記述されていない更なる変更、実施例、および例について理解するであろう。

Claims (30)

1. 交互に配置される層内の第１内部導電体および第２内部導電体であって、前記第１内部導電体は、第１極性を具備し、かつ、前記第２内部導電体は反対の極性を具備する、第１および第２内部導電体と、
   前記第１内部導電体との電気的接触状態にある第１外部終端であって、前記第１内部導電体および前記第２内部導電体に対して垂直であり、前記コンデンサの側部に沿って所定の距離だけ延在する第１側部延長部を具備する第１外部終端と、
   前記第２内部導電体との電気的接触状態にある第２外部終端であって、前記第１内部導電体および前記第２内部導電体に対して垂直であり、前記コンデンサの第２側部に沿って第２距離だけ延在する第２側部延長部を具備する第２外部終端と、
   を有し、
   前記第１内部導電体は、前記第２外部終端から前記第２距離未満の離隔距離まで、前記第２外部終端に向かって延在しており、
   前記第１内部導電体は、バルク領域と第２領域とを有し、前記第２領域は、前記バルク領域のバルク幅未満の領域幅を具備するコンデンサ。
2. 前記第１内部導電体に対して平行であり、かつ、前記第１内部導電体とは反対の極性を有し、かつ、前記第１内部導電体と、前記第１内部導電体に最も近接した反対の極性の外部終端との間に位置した、少なくとも１つの遮蔽層を更に有する請求項１に記載のコンデンサ。
3. 前記第１内部導電体に対して平行な複数の遮蔽層を更に有し、かつ、少なくとも２つの前記遮蔽層は、最も近接した内部導電体とは反対の極性を有する請求項２に記載のコンデンサ。
4. 前記第２領域は、半円、台形、矩形、部分的に丸くなった矩形、および窪んだ台形からなる群から選択された少なくとも１つの形状を有する請求項１に記載のコンデンサ。
5. 前記第２領域は、半円、半楕円、および半長楕円からなる群から選択された少なくとも１つの形状を有する請求項４に記載のコンデンサ。
6. 前記矩形は、前記バルクゾーンの幅に対して垂直であり、かつ、前記バルクゾーンの前記幅よりも短い長さを有する請求項４に記載のコンデンサ。
7. 前記バルクゾーンは、前記第１外部終端から計測される前記第１内部導電体の長さの少なくとも６６％である高さを有する請求項１に記載のコンデンサ。
8. １１２０Ｖを越える絶縁破壊強度を有する請求項１に記載のコンデンサ。
9. １５００Ｖを越える絶縁破壊強度を有する請求項８に記載のコンデンサ。
10. 交互に配置される層内の第１内部導電体および第２内部導電体であって、前記第１内部導電体は、第１極性を具備し、かつ、前記第２内部導電体は反対の極性を具備する、第１および第２内部導電体と、
    前記第１内部導電体との電気的接触状態にある第１外部終端であって、前記第１内部導電体および前記第２内部導電体に対して垂直であり、前記コンデンサの側部に沿って所定の距離だけ延在する第１側部延長部を具備する第１外部終端と、
    前記第２内部導電体との電気的接触状態にある第２外部終端であって、前記第１内部導電体および前記第２内部導電体に対して垂直であり、前記コンデンサの第２側部に沿って
    第２距離だけ延在する第２側部延長部を具備する第２外部終端と、
    を有し、
    前記第１内部導電体は、前記第２外部終端から前記第２距離未満の離隔距離まで、前記第２外部終端に向かって延在しており、
    前記第１内部導電体は、バルク領域と第２領域とを有し、前記第２領域は、前記第２距離よりも前記第２側部延長部から離れているコンデンサ。
11. 前記第１内部導電体および前記第２内部導電体に対して平行であり、かつ、最も近接した内部導電体とは反対の極性を有し、かつ、前記最も近接した内部導電体と、前記最も近接した内部導電体に最も近接した反対の極性の外部終端との間に位置した、少なくとも１つの遮蔽層を更に有する請求項１０に記載のコンデンサ。
12. 前記第１内部導電体および前記第２内部導電体に対して平行な複数の遮蔽層を更に有し、かつ、少なくとも２つの前記遮蔽層は、最も近接した内部導電体とは反対の極性を有する請求項１１に記載のコンデンサ。
13. 前記第２領域は、半円、台形、矩形、部分的に丸くなった矩形、および窪んだ台形からなる群から選択された少なくとも１つの形状を有する請求項１０に記載のコンデンサ。
14. 前記第２領域は、半円、半楕円、および半長楕円からなる群から選択された少なくとも１つの形状を有する請求項１３に記載のコンデンサ。
15. 前記矩形は、前記バルクゾーンの幅に対して垂直であり、かつ、前記バルクゾーンの前記幅よりも短い長さを有する請求項１３に記載のコンデンサ。
16. 前記バルクゾーンは、前記第１外部終端から計測される前記第１内部導電体の長さの少なくとも６６％である高さを有する請求項１０に記載のコンデンサ。
17. １１２０Ｖを越える絶縁破壊強度を有する請求項１０に記載のコンデンサ。
18. １５００Ｖを越える絶縁破壊強度を有する請求項１７に記載のコンデンサ。
19. 多層セラミックコンデンサの形成方法であって、
    導電性材料の印刷領域のパターンを一連のシート上に印刷するステップであって、前記印刷領域のうちのそれぞれの印刷領域は、バルク領域と第２領域とを有し、前記第２領域は、前記バルク領域のバルク幅未満の領域幅を具備する、ステップと、
    積層アセンブリを形成するステップであって、
    第１シートを下部シート上に平行かつオフセットされた方式によって被せるステップであって、前記下部シートの少なくとも１つの前記印刷領域は、前記第１シートの印刷領域とオーバーラップし横方向にオフセットされており、前記オーバーラップし横方向にオフセットされている印刷領域の間には、誘電性プレカーソルを有する、ステップと、
    第２シートを前記第１シート上に被せるステップであって、前記第２シートの少なくとも１つの前記印刷領域は、前記第１シートの前記印刷領域および前記下部シートの前記印刷領域とオーバーラップしオフセットされており、前記オーバーラップし横方向にオフセットされている印刷領域の間には、誘電体を有する、ステップと、
    交互に配置されるシートが、それぞれ、前記第１シートおよび前記第２シートと位置あわせされた前記印刷領域を具備する状態において、更なるシートを被せるステップであって、前記オーバーラップし横方向にオフセットされている印刷領域の間には、誘電体を有する、ステップと、
    前記印刷領域が前記下部シートと位置あわせされた状態において、上部シートを被せ
    るステップであって、前記オーバーラップし横方向にオフセットされている印刷領域の間には、誘電体を有する、ステップと、
    によって積層アセンブリを形成するステップと、
    未焼成でコンパクト化されたシートをダイシングし、第１内部導電体を形成する前記第１層の印刷領域と、第２内部導電体を形成する前記第２層の印刷領域と、遮蔽層を形成する前記上部シートおよび前記下部シートの印刷領域と、を有する積層構造を分離するステップと、
    前記積層アセンブリを焼成し、有機材料を除去するとともに、前記シートを溶融させて焼成されたモノリスを形成するステップと、
    前記焼成されたモノリス上に、前記第１内部導電体との電気的接触状態にある第１外部終端を形成するステップと、
    前記焼成されたモノリス上に、前記第２内部導電体との電気的接触状態にある第２外部終端を形成するステップと、
    を有する方法。
20. 前記第２領域は、半円、台形、矩形、部分的に丸くなった矩形、および窪んだ台形からなる群から選択された少なくとも１つの形状を有する請求項１９に記載の多層セラミックコンデンサを形成する方法。
21. 前記第２領域は、半円、半楕円、および半長楕円からなる群から選択された少なくとも１つの形状を有する請求項２０に記載の多層セラミックコンデンサを形成する方法。
22. 前記矩形は、前記バルクゾーンの幅に対して垂直であり、かつ、前記バルクゾーンの前記幅よりも短い長さを有する請求項２０に記載の多層セラミックコンデンサを形成する方法。
23. 前記バルクゾーンは、前記第１外部終端から計測される前記第１内部導電体の長さの少なくとも６６％である高さを有する請求項１９に記載の多層セラミックコンデンサを形成する方法。
24. １１２０Ｖを越える絶縁破壊強度を有する請求項１９に記載の多層セラミックコンデンサを形成する方法。
25. １５００Ｖを越える絶縁破壊強度を有する請求項２４に記載の多層セラミックコンデンサを形成する方法。
26. それぞれの前記印刷領域は、前記第２領域の反対側に第３領域を更に有する請求項１９に記載の多層セラミックコンデンサを形成する方法。
27. それぞれの前記印刷領域は対称性を有する請求項２６に記載の多層セラミックコンデンサを形成する方法。
28. 前記第３領域は、半円、台形、矩形、部分的に丸くなった矩形、および窪んだ台形からなる群から選択された少なくとも１つの形状を有する請求項２６に記載の多層セラミックコンデンサを形成する方法。
29. 前記第３領域は、半円、半楕円、および半長楕円からなる群から選択された少なくとも１つの形状を有する請求項２８に記載の多層セラミックコンデンサを形成する方法。
30. 前記矩形は、前記バルクゾーンの幅に対して垂直であり、かつ、前記バルクゾーンの前
    記幅よりも短い長さを有する請求項２８に記載の多層セラミックコンデンサを形成する方法。

Images