WO2023095472A1 - 薄膜キャパシタ - Google Patents

薄膜キャパシタ Download PDF

Info

Publication number
WO2023095472A1
WO2023095472A1 PCT/JP2022/037962 JP2022037962W WO2023095472A1 WO 2023095472 A1 WO2023095472 A1 WO 2023095472A1 JP 2022037962 W JP2022037962 W JP 2022037962W WO 2023095472 A1 WO2023095472 A1 WO 2023095472A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
section
electrode
protective insulating
insulating film
Prior art date
Application number
PCT/JP2022/037962
Other languages
English (en)
French (fr)
Inventor
仁 齊田
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Publication of WO2023095472A1 publication Critical patent/WO2023095472A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors

Definitions

  • the present invention relates to thin film capacitors.
  • Patent Document 1 discloses an electronic component having a structure in which capacitor electrodes and dielectric layers are alternately laminated. The odd-numbered capacitor electrodes are commonly connected to one terminal electrode, and the even-numbered capacitor electrodes are commonly connected to the other terminal electrode.
  • the capacitor electrodes positioned at the ends of the odd-numbered capacitor electrodes overlap the other terminal electrodes, and the even-numbered capacitor electrodes overlap at the ends. Since the located capacitor electrode overlaps with one of the terminal electrodes, there is a risk that the withstand voltage will be insufficient in this portion.
  • an object of the present invention is to provide a thin film capacitor with improved withstand voltage.
  • a thin film capacitor includes a dielectric layer having a first surface and a second surface opposite the first surface, and a first capacitor electrode provided on the first surface of the dielectric layer.
  • a second capacitor electrode provided on the second surface of the dielectric layer; a first protective insulating film provided on the first surface of the dielectric layer so as to embed the first capacitor electrode; a second protective insulating film provided on the second surface of the dielectric layer so as to bury a second protective insulating film; a first terminal electrode electrically connected to the first capacitor electrode;
  • the first terminal electrode includes a first section positioned on the first protective insulating film so as to overlap with the first capacitor electrode, and a first section positioned on the second protective insulating film so as not to overlap the second capacitor electrode. and a third section connecting the first and second sections.
  • the withstand voltage between the first terminal electrode and the second capacitor electrode is increased.
  • the first capacitor electrode is exposed from the first side surface of the laminate including the dielectric layer, the first and second capacitor electrodes, and the first and second protective insulating films, and the third section is It may be provided on the first side surface. This facilitates connection between the first terminal electrode and the first capacitor electrode.
  • the second terminal electrode includes a fourth section positioned on the first protective insulating film so as not to overlap the first capacitor electrode, and a fifth section positioned on the second protective insulating film so as to overlap the second capacitor electrode.
  • a section and a sixth section connecting the fourth section and the fifth section may be included. According to this, the withstand voltage between the second terminal electrode and the first capacitor electrode is increased.
  • the second capacitor electrode may be exposed from the second side surface of the laminate, and the sixth section may be provided on the second side surface. This facilitates connection between the second terminal electrode and the second capacitor electrode.
  • a thin film capacitor includes first and second unit capacitors, each of the first and second unit capacitors having a first surface and a second surface opposite the first surface.
  • a dielectric layer a first capacitor electrode provided on a first surface of the dielectric layer; a second capacitor electrode provided on a second surface of the dielectric layer; a first protective insulating film provided on the first surface of the body layer; a second protective insulating film provided on the second surface of the dielectric layer so as to embed the second capacitor electrode; a first terminal electrode electrically connected to the second capacitor electrode; and a second terminal electrode electrically connected to the second capacitor electrode.
  • first and The second unit capacitor is stacked such that the first section of the first terminal electrode included in the first unit capacitor and the first section of the first terminal electrode included in the second unit capacitor are connected to each other.
  • the present invention it is possible to increase the withstand voltage between the first terminal electrode and the second capacitor electrode in the laminated structure of the first and second unit capacitors connected in parallel.
  • the second terminal electrode includes a fourth section positioned on the first protective insulating film so as not to overlap the first capacitor electrode, and a fifth section positioned on the second protective insulating film so as to overlap the second capacitor electrode. and a sixth section connecting the fourth section and the fifth section, and the first and second unit capacitors are connected to the fourth section and the second unit capacitor of the second terminal electrode included in the first unit capacitor.
  • the fourth sections of the included second terminal electrodes may be stacked such that they are connected to each other.
  • the withstand voltage between the second terminal electrode and the first capacitor electrode can be increased.
  • the thin film capacitor according to the present invention further includes a third unit capacitor having the same structure as the first and second unit capacitors, and the first, second and third unit capacitors are first terminal electrodes included in the second unit capacitor. and the second section of the first terminal electrode included in the third unit capacitor are connected to each other, and the fifth section of the second terminal electrode included in the second unit capacitor and the second section included in the third unit capacitor are connected to each other.
  • the terminal electrodes may be stacked such that the fifth sections are connected to each other.
  • the dielectric strength voltage between the first terminal electrode and the second capacitor electrode can be increased, and the second terminal can It is possible to increase the withstand voltage between the electrode and the first capacitor electrode.
  • FIG. 1 is a schematic cross-sectional view for explaining the structure of a thin film capacitor 1 according to a first embodiment of the invention.
  • FIG. 2A is a schematic diagram showing a planar positional relationship between the capacitor electrodes 21 and 22 and the terminal electrodes 41 and 42 viewed from the protective insulating film 31 side.
  • FIG. 2B is a schematic diagram showing a planar positional relationship between the capacitor electrodes 21 and 22 and the terminal electrodes 41 and 42 viewed from the protective insulating film 32 side.
  • FIG. 3 is a schematic cross-sectional view showing a state in which the thin film capacitor 1 is mounted on a DBC substrate.
  • 4A and 4B are schematic diagrams for explaining a method of manufacturing the thin film capacitor 1.
  • FIG. 5 is a schematic cross-sectional view for explaining the structure of a thin film capacitor 2 according to a second embodiment of the invention.
  • FIG. 6A is a schematic diagram showing a planar positional relationship between the capacitor electrodes 21 and 22 and the terminal electrodes 41 and 42 viewed from the protective insulating film 31 side in the second embodiment.
  • FIG. 6B is a schematic diagram showing a planar positional relationship between the capacitor electrodes 21 and 22 and the terminal electrodes 41 and 42 viewed from the protective insulating film 32 side in the second embodiment.
  • FIG. 7 is a schematic cross-sectional view showing a state in which the thin film capacitor 2 is mounted on the DBC substrate.
  • FIG. 1 is a schematic cross-sectional view for explaining the structure of a thin film capacitor 1 according to the first embodiment of the invention.
  • the thin film capacitor 1 according to the first embodiment has a structure in which a plurality of unit capacitors 10 are laminated.
  • the thin film capacitor 1 shown in FIG. 1 has a structure in which three unit capacitors 10 are stacked, but the number of stacked unit capacitors 10 is not particularly limited.
  • the unit capacitor 10 includes a dielectric layer 20 , a capacitor electrode 21 formed on one surface of the dielectric layer 20 , and a capacitor electrode 22 formed on the other surface of the dielectric layer 20 . Capacitor electrodes 21 and 22 overlap with dielectric layer 20 interposed therebetween to provide a predetermined capacitance.
  • the dielectric layer 20 is made of, for example, a perovskite-based dielectric material.
  • Perovskite-based dielectric materials include BaTiO 3 (barium titanate), (Ba 1-X Sr X )TiO 3 (barium strontium titanate), (Ba 1-X Ca X )TiO 3 , PbTiO 3 , Pb( ZrXTi1 -X ) O3 , (Sr1 - XCaX )(Ti1 -YZrY ) O3 , Ba(Mg1 /3Ta2 / 3) O3 and other strong materials having a perovskite structure.
  • Dielectric materials or paraelectric materials Dielectric materials or paraelectric materials, composite perovskite relaxor type ferroelectric materials represented by Pb(Mg1 / 3Nb2/ 3 ) O3 , Bi4Ti3O12 , SrBi2Ta2O Bismuth layered compounds typified by 9 and the like, and tungsten bronze type ferroelectric materials typified by (Sr 1-X Ba X )Nb 2 O 6 and PbNb 2 O 6 and the like.
  • the ratio of the A site to the B site is usually an integer ratio. You can deviate from the integer ratio.
  • the dielectric layer 20 may contain an additive substance as a subcomponent as appropriate.
  • a dielectric constant ( ⁇ r ) of the dielectric layer 20 is, for example, 10 or more. It should be noted that the higher the dielectric constant of the dielectric layer 20 is, the more preferable it is, and the upper limit thereof is not particularly limited. Further, it is preferable that the dielectric layer 20 has a high withstand voltage, and the upper limit is not particularly limited.
  • the thickness of the dielectric layer 20 is, for example, about 10 nm to 6000 nm.
  • the capacitor electrode 21 is made of a high-melting-point metal such as nickel (Ni), and also functions as a support for ensuring the mechanical strength of the unit capacitor 10 .
  • One surface of dielectric layer 20 has a region covered with capacitor electrode 21 and a region not covered with capacitor electrode 21 .
  • the capacitor electrode 21 is covered with a protective insulating film 31 made of resin or the like.
  • Capacitor electrode 22 is made of a low resistance metal such as copper (Cu).
  • the other surface of dielectric layer 20 has a region covered with capacitor electrode 22 and a region not covered with capacitor electrode 22 .
  • the capacitor electrodes 22 are covered with a protective insulating film 32 made of resin or the like.
  • FIG. 1 is connected to the terminal electrode 41, and the capacitor electrode 22 is connected to the terminal electrode 42.
  • the terminal electrodes 41 and 42 are made of a low resistance metal such as copper (Cu).
  • the surfaces of the terminal electrodes 41 and 42 may be covered with a plated layer such as gold (Au).
  • FIG. 2A is a schematic diagram showing a planar positional relationship between the capacitor electrodes 21 and 22 and the terminal electrodes 41 and 42 viewed from the protective insulating film 31 side.
  • FIG. 2B is a schematic diagram showing a planar positional relationship between the capacitor electrodes 21 and 22 and the terminal electrodes 41 and 42 viewed from the protective insulating film 32 side.
  • the terminal electrode 41 is provided on the first section 41A provided on the protective insulating film 31, the second section 41B provided on the protective insulating film 32, and the side surface S1 of the laminate. It has a third section 41C connecting the two sections 41B. The third section 41C is in contact with the capacitor electrode 21 exposed on the side surface S1 of the laminate.
  • the terminal electrode 42 is provided on a fourth section 42A provided on the protective insulating film 31, a fifth section 42B provided on the protective insulating film 32, and another side surface S2 of the laminate. and a sixth section 42C connecting the fifth section 42B. The sixth section 42C is in contact with the capacitor electrode 22 exposed on the side surface S2 of the laminate.
  • the first section 41A of the terminal electrode 41 overlaps the capacitor electrode 21, whereas the second section 41B of the terminal electrode 41 does not overlap the capacitor electrode 22. That is, the edge of the second section 41B of the terminal electrode 41 is located outside the edge E2 of the capacitor electrode 22. As shown in FIG. As a result, the breakdown voltage between the capacitor electrode 22 and the terminal electrode 41 is ensured, and unnecessary parasitic capacitance is prevented from occurring.
  • the first section 41A of the terminal electrode 41 overlaps the edge E2 of the capacitor electrode 22 when viewed from the stacking direction. In other words, the first section 41A of the terminal electrode 41 overlaps both the capacitor electrode 22 and a region of the other surface of the dielectric layer 20 not covered with the capacitor electrode 22 . As a result, the stress concentrated on the edge E2 of the capacitor electrode 22 is relieved, thereby enhancing the reliability of the product.
  • the fifth section 42B of the terminal electrode 42 overlaps the capacitor electrode 22, whereas the fourth section 42A of the terminal electrode 42 does not overlap the capacitor electrode 21. That is, the edge of the fourth section 42A of the terminal electrode 42 is located outside the edge E1 of the capacitor electrode 21. As shown in FIG. As a result, the withstand voltage between the capacitor electrode 21 and the terminal electrode 42 is ensured, and unnecessary parasitic capacitance is prevented from occurring.
  • the fifth section 42B of the terminal electrode 42 overlaps the edge E1 of the capacitor electrode 21 when viewed from the stacking direction. In other words, the fifth section 42B of the terminal electrode 42 overlaps both the capacitor electrode 21 and a region of one surface of the dielectric layer 20 not covered with the capacitor electrode 21 . As a result, the stress concentrated on the edge E1 of the capacitor electrode 21 is relieved, thereby improving the reliability of the product.
  • the unit capacitors 10 having such a structure are stacked so that the protective insulating films 31 or the protective insulating films 32 of the vertically adjacent unit capacitors 10 face each other.
  • the vertically adjacent unit capacitors 10 are connected to each other via the solder 50 or the like at the first sections 41A, the second sections 41B, the fourth sections 42A, and the fifth sections 42B of the terminal electrodes 41. be done.
  • FIG. 3 is a schematic cross-sectional view showing a state in which the thin film capacitor 1 is mounted on a DBC (Direct Bonded Copper) substrate.
  • DBC Direct Bonded Copper
  • the DBC substrate has a substrate 60 made of an insulating material with high thermal conductivity such as Al 2 O 3 , AlN, Si 3 N 4 and copper patterns 61 to 63 formed on the surface of the substrate 60 .
  • copper patterns 61 and 62 are provided on one surface of substrate 60 and copper pattern 63 is provided on the other surface of substrate 60 .
  • the first section 41A of the terminal electrode 41 of the unit capacitor 10 located in the lowest layer among the plurality of unit capacitors 10 forming the thin film capacitor 1 is connected to the copper pattern 61 via the solder 50 .
  • the fourth section 42A of the terminal electrode 42 of the unit capacitor 10 located in the lowest layer among the plurality of unit capacitors 10 forming the thin film capacitor 1 is connected to the copper pattern 62 via the solder 50 .
  • the copper pattern 61 is commonly connected to the capacitor electrodes 21 included in the plurality of unit capacitors 10
  • the copper pattern 62 is commonly connected to the capacitor electrodes 22 included in the plurality of unit capacitors 10.
  • a plurality of unit capacitors 10 are connected in parallel between 61 and 62 .
  • the capacitance of the thin film capacitor 1 can be adjusted by the number of stacked unit capacitors 10 .
  • the thin film capacitor 1 is manufactured by taking a large number of a plurality of unit capacitors 10 using an aggregate substrate, and then performing a non-defective product inspection. by doing. This makes it possible to obtain a high manufacturing yield.
  • FIG. 5 is a schematic cross-sectional view for explaining the structure of the thin film capacitor 2 according to the second embodiment of the invention.
  • FIG. 6A is a schematic diagram showing a planar positional relationship between the capacitor electrodes 21 and 22 and the terminal electrodes 41 and 42 viewed from the protective insulating film 31 side in the second embodiment.
  • FIG. 6B is a schematic diagram showing a planar positional relationship between the capacitor electrodes 21 and 22 and the terminal electrodes 41 and 42 viewed from the protective insulating film 32 side in the second embodiment.
  • the first section 41A of the terminal electrode 41 covers most of the capacitor electrode 21
  • the fifth section 42B of the terminal electrode 42 covers most of the capacitor electrode 21. covers most of the capacitor electrode 22, unlike the thin film capacitor 1 according to the first embodiment.
  • Other basic configurations are the same as those of the thin film capacitor 1 according to the first embodiment.
  • the first section 41 A of the terminal electrode 41 and the fourth section 42 A of the terminal electrode 42 form a gap G on the protective insulating film 31 .
  • the second section 41B of the terminal electrode 41 and the fifth section 42B of the terminal electrode 42 form a gap G on the protective insulating film 32 .
  • the fourth section 42A of the terminal electrode 42 is removed in the unit capacitor 10 located in the lowest layer. Therefore, in the unit capacitor 10 located in the lowest layer, the upper surface 31A of the protective insulating film 31 is exposed without being covered with the terminal electrode 42 .
  • FIG. 7 is a schematic cross-sectional view showing a state in which the thin film capacitor 2 is mounted on the DBC substrate.
  • the DBC substrate shown in FIG. 7 has a structure in which copper patterns 61 and 63 are provided on the front and back sides of a substrate 60 .
  • the first section 41A of the terminal electrode 41 of the unit capacitor 10 located in the lowest layer among the plurality of unit capacitors 10 forming the thin film capacitor 2 is connected to the copper pattern 61 via the solder 50 .
  • the fourth section 42A of the terminal electrode 42 is removed, so that the insulation from the copper pattern 61 is achieved. ensured.
  • the fifth section 42B of the terminal electrode 42 of the uppermost unit capacitor 10 among the plurality of unit capacitors 10 forming the thin film capacitor 2 is connected to the bonding wire 70 .
  • the copper pattern 61 is commonly connected to the capacitor electrodes 21 included in the plurality of unit capacitors 10
  • the bonding wire 70 is commonly connected to the capacitor electrodes 22 included in the plurality of unit capacitors 10 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】絶縁耐圧が改善された薄膜キャパシタを提供する。 【解決手段】薄膜キャパシタ１は、誘電体層２０と、誘電体層２０の第１及び第２表面上にそれぞれ設けられたキャパシタ電極２１，２２と、キャパシタ電極２１を埋め込むよう、誘電体層２０の第１表面上に設けられた保護絶縁膜３１と、キャパシタ電極２２を埋め込むよう、誘電体層２０の第２表面上に設けられた保護絶縁膜３２と、キャパシタ電極２１，２２それぞれ接続された端子電極４１，４２とを備える。端子電極４１は、キャパシタ電極２１と重なるよう保護絶縁膜３１上に位置する第１区間４１Ａと、キャパシタ電極２２と重ならないよう保護絶縁膜３２上に位置する第２区間４１Ｂと、第１区間４１Ａと第２区間４１Ｂを接続する第３区間４１Ｃとを含む。

Description

薄膜キャパシタ
　本発明は薄膜キャパシタに関する。
　特許文献１には、キャパシタ電極と誘電体層を交互に積層した構造を有する電子部品が開示されている。奇数番目に位置するキャパシタ電極は一方の端子電極に共通に接続され、偶数番目に位置するキャパシタ電極は他方の端子電極に共通に接続されている。
特開２０１４－１８３１０４号公報
　しかしながら、特許文献１に記載された電子部品においては、奇数番目に位置するキャパシタ電極のうち端部に位置するキャパシタ電極が他方の端子電極と重なり、偶数番目に位置するキャパシタ電極のうち端部に位置するキャパシタ電極が一方の端子電極と重なるため、この部分において絶縁耐圧が不足するおそれがあった。
　したがって、本発明は、絶縁耐圧が改善された薄膜キャパシタを提供することを目的とする。
　本発明の一側面による薄膜キャパシタは、第１表面及び第１表面の反対側に位置する第２表面を有する誘電体層と、誘電体層の第１表面上に設けられた第１キャパシタ電極と、誘電体層の第２表面上に設けられた第２キャパシタ電極と、第１キャパシタ電極を埋め込むよう、誘電体層の第１表面上に設けられた第１保護絶縁膜と、第２キャパシタ電極を埋め込むよう、誘電体層の第２表面上に設けられた第２保護絶縁膜と、第１キャパシタ電極に電気的に接続された第１端子電極と、第２キャパシタ電極に電気的に接続された第２端子電極とを備え、第１端子電極は、第１キャパシタ電極と重なるよう第１保護絶縁膜上に位置する第１区間と、第２キャパシタ電極と重ならないよう第２保護絶縁膜上に位置する第２区間と、第１区間と第２区間を接続する第３区間とを含む。
　本発明によれば、第１端子電極と第２キャパシタ電極との間の絶縁耐圧が高められる。
　本発明において、第１キャパシタ電極は、誘電体層、第１及び第２キャパシタ電極、並びに、第１及び第２保護絶縁膜を含む積層体の第１側面から露出しており、第３区間は第１側面に設けられていても構わない。これによれば、第１端子電極と第１キャパシタ電極の接続が容易となる。
　本発明において、第２端子電極は、第１キャパシタ電極と重ならないよう第１保護絶縁膜上に位置する第４区間と、第２キャパシタ電極と重なるよう第２保護絶縁膜上に位置する第５区間と、第４区間と第５区間を接続する第６区間とを含んでいても構わない。これによれば、第２端子電極と第１キャパシタ電極との間の絶縁耐圧が高められる。
　本発明において、第２キャパシタ電極は積層体の第２側面から露出しており、第６区間は第２側面に設けられていても構わない。これによれば、第２端子電極と第２キャパシタ電極の接続が容易となる。
　本発明の他の側面による薄膜キャパシタは、第１及び第２単位キャパシタを備え、第１及び第２単位キャパシタのそれぞれは、第１表面及び第１表面の反対側に位置する第２表面を有する誘電体層と、誘電体層の第１表面上に設けられた第１キャパシタ電極と、誘電体層の第２表面上に設けられた第２キャパシタ電極と、第１キャパシタ電極を埋め込むよう、誘電体層の第１表面上に設けられた第１保護絶縁膜と、第２キャパシタ電極を埋め込むよう、誘電体層の第２表面上に設けられた第２保護絶縁膜と、第１キャパシタ電極に電気的に接続された第１端子電極と、第２キャパシタ電極に電気的に接続された第２端子電極とを備え、第１端子電極は、第１キャパシタ電極と重なるよう第１保護絶縁膜上に位置する第１区間と、第２キャパシタ電極と重ならないよう第２保護絶縁膜上に位置する第２区間と、第１区間と第２区間を接続する第３区間とを含み、第１及び第２単位キャパシタは、第１単位キャパシタに含まれる第１端子電極の第１区間と第２単位キャパシタに含まれる第１端子電極の第１区間が互いに接続されるよう積層される。
　本発明によれば、並列接続された第１及び第２単位キャパシタの積層構造体において、第１端子電極と第２キャパシタ電極との間の絶縁耐圧を高めることができる。
　本発明において、第２端子電極は、第１キャパシタ電極と重ならないよう第１保護絶縁膜上に位置する第４区間と、第２キャパシタ電極と重なるよう第２保護絶縁膜上に位置する第５区間と、第４区間と第５区間を接続する第６区間とを含み、第１及び第２単位キャパシタは、第１単位キャパシタに含まれる第２端子電極の第４区間と第２単位キャパシタに含まれる第２端子電極の第４区間が互いに接続されるよう積層されていても構わない。
　これによれば、並列接続された第１及び第２単位キャパシタの積層構造体において、第２端子電極と第１キャパシタ電極との間の絶縁耐圧を高めることができる。
　本発明による薄膜キャパシタは、第１及び第２単位キャパシタと同じ構造を有する第３単位キャパシタをさらに備え、第１、第２及び第３単位キャパシタは、第２単位キャパシタに含まれる第１端子電極の第２区間と第３単位キャパシタに含まれる第１端子電極の第２区間が互いに接続され、第２単位キャパシタに含まれる第２端子電極の第５区間と第３単位キャパシタに含まれる第２端子電極の第５区間が互いに接続されるよう積層されていても構わない。
　これによれば、並列接続された第１、第２及び第３単位キャパシタの積層構造体において、第１端子電極と第２キャパシタ電極との間の絶縁耐圧を高めることができるとともに、第２端子電極と第１キャパシタ電極との間の絶縁耐圧を高めることができる。
　このように、本発明によれば、絶縁耐圧が改善された薄膜キャパシタを提供することが可能となる。
図１は、本発明の第１の実施形態による薄膜キャパシタ１の構造を説明するための略断面図である。 図２Ａは、保護絶縁膜３１側から見たキャパシタ電極２１，２２と端子電極４１，４２の平面的な位置関係を示す模式図である。 図２Ｂは、保護絶縁膜３２側から見たキャパシタ電極２１，２２と端子電極４１，４２の平面的な位置関係を示す模式図である。 図３は、薄膜キャパシタ１をＤＢＣ基板に実装した状態を示す略断面図である。 図４は、薄膜キャパシタ１の製造方法を説明するための模式図である。 図５は、本発明の第２の実施形態による薄膜キャパシタ２の構造を説明するための略断面図である。 図６Ａは、第２の実施形態において保護絶縁膜３１側から見たキャパシタ電極２１，２２と端子電極４１，４２の平面的な位置関係を示す模式図である。 図６Ｂは、第２の実施形態において保護絶縁膜３２側から見たキャパシタ電極２１，２２と端子電極４１，４２の平面的な位置関係を示す模式図である。 図７は、薄膜キャパシタ２をＤＢＣ基板に実装した状態を示す略断面図である。
　以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
　図１は、本発明の第１の実施形態による薄膜キャパシタ１の構造を説明するための略断面図である。
　図１に示すように、第１の実施形態による薄膜キャパシタ１は、複数の単位キャパシタ１０が積層された構造を有している。図１に示す薄膜キャパシタ１は、３個の単位キャパシタ１０が積層された構造を有しているが、単位キャパシタ１０の積層数については特に限定されない。
　単位キャパシタ１０は、誘電体層２０と、誘電体層２０の一方の表面に形成されたキャパシタ電極２１と、誘電体層２０の他方の表面に形成されたキャパシタ電極２２とを備えている。キャパシタ電極２１，２２は誘電体層２０を介して重なっており、これにより所定のキャパシタンスが得られる。
　誘電体層２０は、例えばペロブスカイト系の誘電体材料によって構成される。ペロブスカイト系の誘電体材料としては、ＢａＴｉＯ３（チタン酸バリウム）、（Ｂａ１－ＸＳｒＸ）ＴｉＯ３（チタン酸バリウムストロンチウム）、（Ｂａ１－ＸＣａＸ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒＸＴｉ１－Ｘ）Ｏ３、（Ｓｒ１－ＸＣａＸ）（Ｔｉ１－ＹＺｒＹ）Ｏ３、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３等のペロブスカイト構造を持った強誘電体材料又は常誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９等に代表されるビスマス層状化合物、（Ｓｒ１－ＸＢａＸ）Ｎｂ２Ｏ６、ＰｂＮｂ２Ｏ６等に代表されるタングステンブロンズ型強誘電体材料等が挙げられる。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、ＡサイトとＢサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしてもよい。なお、誘電体層２０の特性制御のため、誘電体層２０に適宜、副成分として添加物質が含有されていてもよい。誘電体層２０の比誘電率（εｒ）は、例えば１０以上である。なお、誘電体層２０の比誘電率は大きいほど好ましく、その上限値は特に限定されない。さらに、誘電体層２０の絶縁耐圧も大きいほど好ましく、その上限は特に限定されない。誘電体層２０の厚さは、例えば１０ｎｍ～６０００ｎｍ程度である。
　キャパシタ電極２１は、ニッケル（Ｎｉ）などの高融点金属からなり、単位キャパシタ１０の機械的強度を確保するための支持体としても機能する。誘電体層２０の一方の表面は、キャパシタ電極２１で覆われている領域と、キャパシタ電極２１で覆われていない領域を有している。キャパシタ電極２１は、樹脂などからなる保護絶縁膜３１で覆われている。キャパシタ電極２２は、銅（Ｃｕ）などの低抵抗金属からなる。誘電体層２０の他方の表面は、キャパシタ電極２２で覆われている領域と、キャパシタ電極２２で覆われていない領域を有している。キャパシタ電極２２は、樹脂などからなる保護絶縁膜３２で覆われている。
　図１に示すように、キャパシタ電極２１は端子電極４１に接続され、キャパシタ電極２２は端子電極４２に接続されている。端子電極４１，４２は銅（Ｃｕ）などの低抵抗金属からなる。端子電極４１，４２の表面は、金（Ａｕ）などのメッキ層で覆われていても構わない。図２Ａは、保護絶縁膜３１側から見たキャパシタ電極２１，２２と端子電極４１，４２の平面的な位置関係を示す模式図である。図２Ｂは、保護絶縁膜３２側から見たキャパシタ電極２１，２２と端子電極４１，４２の平面的な位置関係を示す模式図である。
　端子電極４１は、保護絶縁膜３１上に設けられた第１区間４１Ａと、保護絶縁膜３２上に設けられた第２区間４１Ｂと、積層体の側面Ｓ１に設けられ、第１区間４１Ａと第２区間４１Ｂを接続する第３区間４１Ｃを有している。第３区間４１Ｃは、積層体の側面Ｓ１に露出するキャパシタ電極２１と接している。端子電極４２は、保護絶縁膜３１上に設けられた第４区間４２Ａと、保護絶縁膜３２上に設けられた第５区間４２Ｂと、積層体の別の側面Ｓ２に設けられ、第４区間４２Ａと第５区間４２Ｂを接続する第６区間４２Ｃを有している。第６区間４２Ｃは、積層体の側面Ｓ２に露出するキャパシタ電極２２と接している。
　積層方向から見て、端子電極４１の第１区間４１Ａはキャパシタ電極２１と重なるのに対し、端子電極４１の第２区間４１Ｂはキャパシタ電極２２と重なりを有していない。つまり、端子電極４１の第２区間４１Ｂのエッジは、キャパシタ電極２２のエッジＥ２よりも外側に位置する。これにより、キャパシタ電極２２と端子電極４１との間の耐圧が確保されるとともに、不要な寄生容量の発生が防止される。これに対し、端子電極４１の第１区間４１Ａは、積層方向から見て、キャパシタ電極２２のエッジＥ２と重なりを有している。つまり、端子電極４１の第１区間４１Ａは、誘電体層２０の他方の表面のうちキャパシタ電極２２で覆われていない領域と、キャパシタ電極２２の両方と重なりを有している。これにより、キャパシタ電極２２のエッジＥ２に集中する応力が緩和されるため、製品の信頼性が高められる。
　積層方向から見て、端子電極４２の第５区間４２Ｂはキャパシタ電極２２と重なるのに対し、端子電極４２の第４区間４２Ａはキャパシタ電極２１と重なりを有していない。つまり、端子電極４２の第４区間４２Ａのエッジは、キャパシタ電極２１のエッジＥ１よりも外側に位置する。これにより、キャパシタ電極２１と端子電極４２との間の耐圧が確保されるとともに、不要な寄生容量の発生が防止される。これに対し、端子電極４２の第５区間４２Ｂは、積層方向から見て、キャパシタ電極２１のエッジＥ１と重なりを有している。つまり、端子電極４２の第５区間４２Ｂは、誘電体層２０の一方の表面のうちキャパシタ電極２１で覆われていない領域と、キャパシタ電極２１の両方と重なりを有している。これにより、キャパシタ電極２１のエッジＥ１に集中する応力が緩和されるため、製品の信頼性が高められる。
　このような構造を有する単位キャパシタ１０は、上下に隣接する単位キャパシタ１０の保護絶縁膜３１同士又は保護絶縁膜３２同士が向かい合うよう、積層される。これにより、上下に隣接する単位キャパシタ１０は、端子電極４１の第１区間４１Ａ同士、第２区間４１Ｂ同士、第４区間４２Ａ同士、並びに、第５区間４２Ｂ同士がハンダ５０などを介して互いに接続される。
　図３は、薄膜キャパシタ１をＤＢＣ（Direct Bonded Copper）基板に実装した状態を示す略断面図である。
　ＤＢＣ基板は、Al2O3、AlN、Si3N4など熱伝導率の高い絶縁材料からなる基板６０と、基板６０の表面に形成された銅パターン６１～６３とを有している。図３に示す例では、銅パターン６１，６２が基板６０の一方の表面に設けられ、銅パターン６３が基板６０の他方の表面に設けられている。薄膜キャパシタ１を構成する複数の単位キャパシタ１０のうち、最下層に位置する単位キャパシタ１０の端子電極４１の第１区間４１Ａは、ハンダ５０を介して銅パターン６１に接続される。薄膜キャパシタ１を構成する複数の単位キャパシタ１０のうち、最下層に位置する単位キャパシタ１０の端子電極４２の第４区間４２Ａは、ハンダ５０を介して銅パターン６２に接続される。これにより、銅パターン６１は複数の単位キャパシタ１０に含まれるキャパシタ電極２１に共通に接続され、銅パターン６２は複数の単位キャパシタ１０に含まれるキャパシタ電極２２に共通に接続されることから、銅パターン６１，６２間には複数の単位キャパシタ１０が並列に接続される。薄膜キャパシタ１のキャパシタンスは、単位キャパシタ１０の積層数によって調整することができる。
　薄膜キャパシタ１の作製は、集合基板を用いて複数の単位キャパシタ１０を多数個取りした後、良品検査を行い、良品であると確認された複数の単位キャパシタ１０を図４に示すように積層することによって行う。これにより、高い製造歩留まりを得ることが可能となる。
　図５は、本発明の第２の実施形態による薄膜キャパシタ２の構造を説明するための略断面図である。また、図６Ａは、第２の実施形態において保護絶縁膜３１側から見たキャパシタ電極２１，２２と端子電極４１，４２の平面的な位置関係を示す模式図である。図６Ｂは、第２の実施形態において保護絶縁膜３２側から見たキャパシタ電極２１，２２と端子電極４１，４２の平面的な位置関係を示す模式図である。
　図５、図６Ａ及び図６Ｂに示すように、第２の実施形態による薄膜キャパシタ２は、端子電極４１の第１区間４１Ａがキャパシタ電極２１の大部分を覆い、端子電極４２の第５区間４２Ｂがキャパシタ電極２２の大部分を覆っている点において、第１の実施形態による薄膜キャパシタ１と相違している。その他の基本的な構成については、第１の実施形態による薄膜キャパシタ１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　端子電極４１の第１区間４１Ａと端子電極４２の第４区間４２Ａは、保護絶縁膜３１上においてギャップＧを形成する。端子電極４１の第２区間４１Ｂと端子電極４２の第５区間４２Ｂは、保護絶縁膜３２上においてギャップＧを形成する。さらに、最下層に位置する単位キャパシタ１０においては、端子電極４２の第４区間４２Ａが除去されている。このため、最下層に位置する単位キャパシタ１０においては、保護絶縁膜３１の上面３１Ａが端子電極４２で覆われることなく露出している。
　図７は、薄膜キャパシタ２をＤＢＣ基板に実装した状態を示す略断面図である。
　図７に示すＤＢＣ基板は、基板６０の表裏に銅パターン６１，６３が設けられた構造を有している。そして、薄膜キャパシタ２を構成する複数の単位キャパシタ１０のうち、最下層に位置する単位キャパシタ１０の端子電極４１の第１区間４１Ａは、ハンダ５０を介して銅パターン６１に接続される。これに対し、薄膜キャパシタ１を構成する複数の単位キャパシタ１０のうち、最下層に位置する単位キャパシタ１０においては、端子電極４２の第４区間４２Ａが除去されていることから、銅パターン６１に対する絶縁性が確保される。さらに、薄膜キャパシタ２を構成する複数の単位キャパシタ１０のうち、最上層に位置する単位キャパシタ１０の端子電極４２の第５区間４２Ｂは、ボンディングワイヤ７０に接続される。これにより、銅パターン６１は複数の単位キャパシタ１０に含まれるキャパシタ電極２１に共通に接続され、ボンディングワイヤ７０は複数の単位キャパシタ１０に含まれるキャパシタ電極２２に共通に接続される。
　以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
１，２　　薄膜キャパシタ
１０　　単位キャパシタ
２０　　誘電体層
２１，２２　　キャパシタ電極
３１，３２　　保護絶縁膜
３１Ａ　　保護絶縁膜の上面
４１，４２　　端子電極
４１Ａ　　第１区間
４１Ｂ　　第２区間
４１Ｃ　　第３区間
４２Ａ　　第４区間
４２Ｂ　　第５区間
４２Ｃ　　第６区間
５０　　ハンダ
６０　　基板
６１～６３　　銅パターン
７０　　ボンディングワイヤ
Ｅ１，Ｅ２　　エッジ
Ｇ　　ギャップ
Ｓ１，Ｓ２　　側面

Claims (7)

  1. 　第１表面及び前記第１表面の反対側に位置する第２表面を有する誘電体層と、
    　前記誘電体層の前記第１表面上に設けられた第１キャパシタ電極と、
    　前記誘電体層の前記第２表面上に設けられた第２キャパシタ電極と、
    　前記第１キャパシタ電極を埋め込むよう、前記誘電体層の前記第１表面上に設けられた第１保護絶縁膜と、
    　前記第２キャパシタ電極を埋め込むよう、前記誘電体層の前記第２表面上に設けられた第２保護絶縁膜と、
    　前記第１キャパシタ電極に電気的に接続された第１端子電極と、
    　前記第２キャパシタ電極に電気的に接続された第２端子電極と、を備え、
    　前記第１端子電極は、前記第１キャパシタ電極と重なるよう前記第１保護絶縁膜上に位置する第１区間と、前記第２キャパシタ電極と重ならないよう前記第２保護絶縁膜上に位置する第２区間と、前記第１区間と前記第２区間を接続する第３区間とを含む、薄膜キャパシタ。
  2. 　前記第１キャパシタ電極は、前記誘電体層、前記第１及び第２キャパシタ電極、並びに、前記第１及び第２保護絶縁膜を含む積層体の第１側面から露出しており、
    　前記第３区間は、前記第１側面に設けられている、請求項１に記載の薄膜キャパシタ。
  3. 　前記第２端子電極は、前記第１キャパシタ電極と重ならないよう前記第１保護絶縁膜上に位置する第４区間と、前記第２キャパシタ電極と重なるよう前記第２保護絶縁膜上に位置する第５区間と、前記第４区間と前記第５区間を接続する第６区間とを含む、請求項２に記載の薄膜キャパシタ。
  4. 　前記第２キャパシタ電極は、前記積層体の第２側面から露出しており、
    　前記第６区間は、前記第２側面に設けられている、請求項３に記載の薄膜キャパシタ。
  5. 　第１及び第２単位キャパシタを備える薄膜キャパシタであって、
    　前記第１及び第２単位キャパシタのそれぞれは、
    　　第１表面及び前記第１表面の反対側に位置する第２表面を有する誘電体層と、
    　　前記誘電体層の前記第１表面上に設けられた第１キャパシタ電極と、
    　　前記誘電体層の前記第２表面上に設けられた第２キャパシタ電極と、
    　　前記第１キャパシタ電極を埋め込むよう、前記誘電体層の前記第１表面上に設けられた第１保護絶縁膜と、
    　　前記第２キャパシタ電極を埋め込むよう、前記誘電体層の前記第２表面上に設けられた第２保護絶縁膜と、
    　　前記第１キャパシタ電極に電気的に接続された第１端子電極と、
    　　前記第２キャパシタ電極に電気的に接続された第２端子電極と、を備え、
    　前記第１端子電極は、前記第１キャパシタ電極と重なるよう前記第１保護絶縁膜上に位置する第１区間と、前記第２キャパシタ電極と重ならないよう前記第２保護絶縁膜上に位置する第２区間と、前記第１区間と前記第２区間を接続する第３区間とを含み、
    　前記第１及び第２単位キャパシタは、前記第１単位キャパシタに含まれる前記第１端子電極の前記第１区間と前記第２単位キャパシタに含まれる前記第１端子電極の前記第１区間が互いに接続されるよう積層される、薄膜キャパシタ。
  6. 　前記第２端子電極は、前記第１キャパシタ電極と重ならないよう前記第１保護絶縁膜上に位置する第４区間と、前記第２キャパシタ電極と重なるよう前記第２保護絶縁膜上に位置する第５区間と、前記第４区間と前記第５区間を接続する第６区間とを含み、
    　前記第１及び第２単位キャパシタは、前記第１単位キャパシタに含まれる前記第２端子電極の前記第４区間と前記第２単位キャパシタに含まれる前記第２端子電極の前記第４区間が互いに接続されるよう積層される、請求項５に記載の薄膜キャパシタ。
  7. 　前記第１及び第２単位キャパシタと同じ構造を有する第３単位キャパシタをさらに備え、
    　前記第１、第２及び第３単位キャパシタは、前記第２単位キャパシタに含まれる前記第１端子電極の前記第２区間と前記第３単位キャパシタに含まれる前記第１端子電極の前記第２区間が互いに接続され、前記第２単位キャパシタに含まれる前記第２端子電極の前記第５区間と前記第３単位キャパシタに含まれる前記第２端子電極の前記第５区間が互いに接続されるよう積層される、請求項６に記載の薄膜キャパシタ。
PCT/JP2022/037962 2021-11-24 2022-10-12 薄膜キャパシタ WO2023095472A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163283183P 2021-11-24 2021-11-24
US63/283,183 2021-11-24

Publications (1)

Publication Number Publication Date
WO2023095472A1 true WO2023095472A1 (ja) 2023-06-01

Family

ID=86539255

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/037962 WO2023095472A1 (ja) 2021-11-24 2022-10-12 薄膜キャパシタ

Country Status (1)

Country Link
WO (1) WO2023095472A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57146325U (ja) * 1981-03-10 1982-09-14
JP2009224786A (ja) * 2008-03-17 2009-10-01 Ibiden Co Ltd コンデンサ内蔵プリント配線板及び電子部品
JP2012532455A (ja) * 2009-07-01 2012-12-13 ケメット エレクトロニクス コーポレーション 高電圧能力を有する高静電容量の多層
JP2014179578A (ja) * 2013-03-14 2014-09-25 Samsung Electro-Mechanics Co Ltd 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2016502273A (ja) * 2012-11-26 2016-01-21 ケメット エレクトロニクス コーポレーション リードレスの多層セラミックコンデンサスタック
JP2020004953A (ja) * 2018-06-20 2020-01-09 Tdk株式会社 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタが埋め込まれた多層回路基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57146325U (ja) * 1981-03-10 1982-09-14
JP2009224786A (ja) * 2008-03-17 2009-10-01 Ibiden Co Ltd コンデンサ内蔵プリント配線板及び電子部品
JP2012532455A (ja) * 2009-07-01 2012-12-13 ケメット エレクトロニクス コーポレーション 高電圧能力を有する高静電容量の多層
JP2016502273A (ja) * 2012-11-26 2016-01-21 ケメット エレクトロニクス コーポレーション リードレスの多層セラミックコンデンサスタック
JP2014179578A (ja) * 2013-03-14 2014-09-25 Samsung Electro-Mechanics Co Ltd 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2020004953A (ja) * 2018-06-20 2020-01-09 Tdk株式会社 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタが埋め込まれた多層回路基板

Similar Documents

Publication Publication Date Title
US10741331B2 (en) Composite electronic component and resistor
US11227723B2 (en) Multilayer ceramic capacitor
US11763995B2 (en) Multilayer ceramic capacitor
CN110828166B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
JP6891388B2 (ja) 積層型キャパシタ及びその実装基板
US11145464B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2018074116A (ja) 薄膜コンデンサ及び電子部品内蔵基板
US10340088B2 (en) Thin-film capacitor
US11776746B2 (en) Multilayer capacitor
KR20190121156A (ko) 전자 부품
US10319524B2 (en) Thin-film capacitor
KR20180026932A (ko) 커패시터 부품
WO2023095472A1 (ja) 薄膜キャパシタ
WO2023095473A1 (ja) 薄膜キャパシタ
JP2000340448A (ja) 積層セラミックコンデンサ
JP4651930B2 (ja) 電子部品
JP5153093B2 (ja) 積層型圧電素子
JP2018206839A (ja) 薄膜コンデンサ
CN110024066B (zh) 薄膜电容器
WO2022158340A1 (ja) 回路基板
KR20150042953A (ko) 압전 소자 및 그 제조방법
JP7272003B2 (ja) 薄膜電子部品搭載基板及びその製造方法
WO2024004395A1 (ja) 薄膜キャパシタ及びこれを備える電子回路
US20230197342A1 (en) Ceramic electronic component
JP2022162417A (ja) 薄膜キャパシタ及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22898256

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023563548

Country of ref document: JP