JP2022162417A - 薄膜キャパシタ及びその製造方法 - Google Patents
薄膜キャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP2022162417A JP2022162417A JP2021067252A JP2021067252A JP2022162417A JP 2022162417 A JP2022162417 A JP 2022162417A JP 2021067252 A JP2021067252 A JP 2021067252A JP 2021067252 A JP2021067252 A JP 2021067252A JP 2022162417 A JP2022162417 A JP 2022162417A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating resin
- outer peripheral
- capacitor
- peripheral edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 85
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000011347 resin Substances 0.000 claims abstract description 48
- 229920005989 resin Polymers 0.000 claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 20
- 230000002093 peripheral effect Effects 0.000 claims description 44
- 238000002161 passivation Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 5
- 238000013459 approach Methods 0.000 claims description 3
- 239000012141 concentrate Substances 0.000 abstract description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910000906 Bronze Inorganic materials 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 239000010974 bronze Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910019695 Nb2O6 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】個片化の際にクラックが生じにくい構造を有する薄膜キャパシタを提供する。【解決手段】薄膜キャパシタ1は、支持材10と、支持材10上に設けられ、複数の電極層21,22と複数の誘電体層23が交互に積層されてなるキャパシタ層20と、キャパシタ層20を覆う絶縁樹脂層31上に設けられた再配線層41と、再配線層41を覆う絶縁樹脂層32上に設けられた再配線層42と、再配線層42に接続された端子電極51,52とを備える。絶縁樹脂層31の外周エッジP2はキャパシタ層20の外周エッジP1よりも外側に位置し、端子電極51,52の外周エッジP3は絶縁樹脂層31の外周エッジP2よりも外側に位置する。これにより、ブレード60を用いて支持材10を押し切ることにより個片化する際に、応力が集中する支点位置が分散されることから、個片化の際にクラックが生じにくくなる。【選択図】図4
Description
本発明は薄膜キャパシタ及びその製造方法に関し、特に、キャパシタ層と端子電極を接続する再配線層を有する薄膜キャパシタ及びその製造方法に関する。
ICが搭載される回路基板には、通常、ICに供給する電源の電位を安定させるためにデカップリングコンデンサが搭載される。デカップリングコンデンサとしては、一般的に積層セラミックチップコンデンサが用いられ、多数の積層セラミックチップコンデンサを回路基板の表面に搭載することにより必要なデカップリング容量を確保している。
しかしながら、近年においては、多数の積層セラミックチップコンデンサを搭載するための回路基板上のスペースが不足することがある。このため、積層セラミックチップコンデンサの代わりに、回路基板に埋め込み可能な薄膜キャパシタが用いられることがある(特許文献1参照)。
特許文献1に記載された薄膜キャパシタは、キャパシタ層と端子電極を接続する再配線層を有している。
しかしながら、キャパシタ層の外周エッジと、再配線層が形成される絶縁樹脂層の外周エッジと、端子電極の外周エッジとの位置関係によっては、個片化する際に加わる応力によって内部にクラックなどが生じることがあった。
したがって、本発明は、個片化の際にクラックが生じにくい構造を有する薄膜キャパシタ及びその製造方法を提供することを目的とする。
本発明による薄膜キャパシタは、支持材と、支持材上に設けられ、複数の電極層と複数の誘電体層が交互に積層されてなるキャパシタ層と、キャパシタ層を覆う第1の絶縁樹脂層上に設けられた第1の再配線層と、第1の再配線層を覆う第2の絶縁樹脂層上に設けられた第2の再配線層と、第2の再配線層に接続された端子電極とを備え、第1の絶縁樹脂層の外周エッジはキャパシタ層の外周エッジよりも外側に位置し、端子電極の外周エッジは第1の絶縁樹脂層の外周エッジよりも外側に位置することを特徴とする。
本発明によれば、ブレードを用いて支持材を押し切ることにより個片化する際に、応力が集中する支点位置が分散されることから、個片化の際にクラックが生じにくくなる。
本発明による薄膜キャパシタは、キャパシタ層と第1の絶縁樹脂層の間に設けられた無機絶縁材料からなるパッシベーション層をさらに備えていても構わない。これによれば、個片化の際にパッシベーション層にクラックなどが生じにくくなる。
本発明において、端子電極は、基板との距離が外周エッジに近づくにつれて短くなるよう、外周エッジの近傍において傾斜していても構わない。これによれば、個片化の際に端子電極の外周エッジに応力が集中する。その結果、この位置において第2の絶縁樹脂層にクラックが生じやすくなることから、端子電極の外周エッジから離れた位置に配置される素子内部が保護される。
本発明において、第1の絶縁樹脂層の外周エッジから端子電極の外周エッジまでの距離は、10μm以上であっても構わない。これによれば、応力が集中する支点位置がより分散されることから、個片化の際にクラックがより生じにくくなる。
本発明において、第1の絶縁樹脂層の外周エッジは、第1の再配線層のダミーパターンによって覆われていても構わない。これによれば、ダミーパターンに応力が加わっても特性が変化しない。
このように、本発明によれば、個片化の際にクラックが生じにくい構造を有する薄膜キャパシタ及びその製造方法を提供することが可能となる。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図1は、本発明の一実施形態による薄膜キャパシタ1の模式的な平面図である。また、図2(a)は図1に示すA-A線に沿った略断面図、図2(b)は図1に示すB-B線に沿った略断面図、図3は図1に示すC-C線に沿った略断面図である。
図1~図3に示すように、本実施形態による薄膜キャパシタ1は、支持材10と、支持材10の表面上に設けられたキャパシタ層20と、キャパシタ層20を覆うパッシベーション層30と、パッシベーション層30を覆う絶縁樹脂層31,32と、絶縁樹脂層31,32の表面上にそれぞれ設けられた再配線層41,42と、再配線層42に接続された端子電極51,52とを備えている。
支持材10は、ニッケル(Ni)などの高融点金属からなり、本実施形態による薄膜キャパシタ1の機械的強度を確保するための支持体として機能するとともに、キャパシタの電極層の一部としても機能する。但し、本発明において支持材10が電極層の一部である点は必須でない。また、支持材10が導電性材料からなる点も必須でなく、例えば、絶縁部材からなるフィルムであっても構わない。
キャパシタ層20は、ニッケル(Ni)などからなる電極層21,22が誘電体層23を介して交互に積層された構造を有している。図2に示す例では、3層の電極層21、3層の電極層22、6層の誘電体層23によってキャパシタ層20が構成されているが、これら電極層21,22及び誘電体層23の層数については特に限定されない。
誘電体層23は、例えばペロブスカイト系の誘電体材料によって構成される。ペロブスカイト系の誘電体材料としては、BaTiO3(チタン酸バリウム)、(Ba1-XSrX)TiO3(チタン酸バリウムストロンチウム)、(Ba1-XCaX)TiO3、PbTiO3、Pb(ZrXTi1-X)O3等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O3等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Bi4Ti3O12、SrBi2Ta2O9等に代表されるビスマス層状化合物、(Sr1-XBaX)Nb2O6、PbNb2O6等に代表されるタングステンブロンズ型強誘電体材料等が挙げられる。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしてもよい。なお、誘電体層23の特性制御のため、誘電体層23に適宜、副成分として添加物質が含有されていてもよい。誘電体層23は焼成されており、その比誘電率(εr)は、例えば100以上である。なお、誘電体層23の比誘電率は大きいほど好ましく、その上限値は特に限定されない。誘電体層23の1枚当たりの厚さは、例えば10nm~1000nm程度である。
パッシベーション層30は、例えば酸化シリコン(SiO2)などの無機絶縁材料からなり、再配線層41への接続部分を除くキャパシタ層20の全面を覆っている。パッシベーション層30は比較的脆い性質を有しているため、応力によってクラックなどが生じやすい。
絶縁樹脂層31は有機絶縁材料からなり、パッシベーション層30を介してキャパシタ層20を覆う。図1及び図3に示すように、絶縁樹脂層31の外周エッジは、キャパシタ層20の外周エッジよりも外側(薄膜キャパシタを構成するチップのエッジ側)に位置している。これにより、絶縁樹脂層31は、平面視でキャパシタ層20と重なる部分とキャパシタ層20と重ならない部分を有する。ここで、キャパシタ層20の外周エッジとは、キャパシタとして機能する部分の外周エッジを指す。つまり、電極層21,22のうち支持材10に近いいくつかの層が端子電極51,52に接続されず、キャパシタとして機能しない場合、これらの電極層21,22及びこれらの間に位置する誘電体層23からなる部分はキャパシタ層20を構成せず、端子電極51,52に接続される電極層21,22及びこれらの間に位置する誘電体層23からなる部分がキャパシタ層20を構成する。下層に位置する電極層21,22が端子電極51,52に接続されないのは、下層に位置する誘電体層23の膜質が安定しないからである。このため、上層に位置する電極層21,22及びこれらの間に位置する誘電体層23によってキャパシタ層20が構成される。
絶縁樹脂層31の表面には、Cuなどの金属からなる再配線層41が設けられる。再配線層41は、キャパシタ層20に設けられたビアホールを介して電極層21に接続される部分と、キャパシタ層20に設けられたビアホールを介して電極層22に接続される部分を有している。図2(a)には電極層22に接続された再配線層41が示され、図2(b)には電極層21に接続された再配線層41が示されている。図3に示すように、再配線層41の外周部分はダミーパターン41Dを構成し、電極層21,22に接続される部分とは面内で分離されている。これにより、絶縁樹脂層31の外周エッジは、再配線層41のダミーパターン41Dによって覆われる。
再配線層41は、絶縁樹脂層32で覆われる。絶縁樹脂層32は、絶縁樹脂層31と同じ有機絶縁材料からなる。本実施形態においては、絶縁樹脂層32の外周エッジは、支持材10の側面12と平面位置が一致している。
絶縁樹脂層32の表面には、Cuなどの金属からなる再配線層42が設けられる。再配線層42は、再配線層41を介して電極層21に接続される部分と、再配線層41を介して電極層22に接続される部分を有している。図2(a)には電極層22に接続された再配線層42が示され、図2(b)には電極層21に接続された再配線層42が示されている。
再配線層42は、Cuなどの金属からなる端子電極51,52で覆われる。端子電極51は再配線層42,41を介して電極層21に接続され、端子電極52は再配線層42,41を介して電極層22に接続される。ダミーパターン41Dが導電性材料からなる支持材10と接し、且つ、支持材10が電極層の一部として機能する場合には、結果的にダミーパターン41Dと端子電極51又は52が電気的に接続される。図1及び図3に示すように、端子電極51,52の外周エッジは、絶縁樹脂層31の外周エッジよりも外側に位置している。これにより、端子電極51,52は、平面視で絶縁樹脂層31と重なる部分と絶縁樹脂層31と重ならない部分を有する。
以上が本実施形態による薄膜キャパシタ1の構造である。次に、本実施形態による薄膜キャパシタ1の製造方法について説明する。
まず、ニッケル(Ni)などからなる集合基板を用意する。集合基板は、複数の薄膜キャパシタ1を多数個取りするための基板であり、切断前の支持材10に相当する。次に、集合基板の表面に、スパッタリング法などを用いて誘電体層23と電極層21,22を交互に積層した後、接続用のビアホールを形成するとともに、外周領域の電極層21,22及び誘電体層23を除去することによってキャパシタ層20を形成する。次に、焼成を行うことによって誘電体層23を焼結させる。
次に、キャパシタ層20の表面全体にスパッタリング法などを用いてパッシベーション層30を形成する。次に、ビアホールに対応する部分のパッシベーション層30をパターニングによって除去した後、全面に絶縁樹脂層31を形成する。次に、絶縁樹脂層31にビアホールを設けるとともに、外周領域の絶縁樹脂層31を除去する。この時、絶縁樹脂層31の外周エッジがキャパシタ層20の外周エッジよりも外側に位置するよう、パターニングを行う。
次に、絶縁樹脂層31の表面に再配線層41を形成する。これにより、再配線層41の一部はビアホールを介して電極層21に接続され、再配線層41の残りの部分はビアホールを介して電極層22に接続される。次に、再配線層41を覆う絶縁樹脂層32を形成した後、再配線層41を露出させるビアホールを絶縁樹脂層32に形成する。次に、絶縁樹脂層32の表面に再配線層42を形成する。これにより、再配線層42の一部は再配線層41を介して電極層21に接続され、再配線層42の残りの部分は再配線層41を介して電極層22に接続される。
次に、電解めっきなどを用いて、再配線層42の表面に端子電極51,52を形成する。この時、端子電極51,52の外周エッジが絶縁樹脂層31の外周エッジよりも外側に位置するよう、めっきレジストの位置を調整する。そして、図4に示すように、ブレード60を用いて集合基板10a及び絶縁樹脂層32を押し切ることにより、複数の薄膜キャパシタ1に個片化する。この時、ブレード60の圧力によって薄膜キャパシタ1の各部分には応力が加わる。この時に加わる応力は、キャパシタ層20の外周エッジの位置P1、絶縁樹脂層31の外周エッジの位置P2,端子電極51,52の外周エッジの位置P3において特に集中する。これは、ブレード60の圧力によって薄膜キャパシタ1が変形しようとする際、位置P1~P3が支点となるからである。特に、端子電極51,52は比較的剛性が高いことから、位置P3には最も応力が集中する。
しかしながら、本実施形態においては、位置P1~P3が分散されているとともに、最も応力の集中する位置P3がキャパシタ層20から大きく離れていることから、キャパシタ層20自体には強い応力が加わらない。しかも、図4に示すように、端子電極51(52)が外周エッジの近傍において傾斜しており、その高さ位置が外周エッジに近づくにつれて低くなっていることから、個片化の際に位置P3の端子電極エッジ部に応力が集中する。その結果、位置P3において絶縁樹脂層32にクラックが生じやすくなることから、端子電極51(52)の外周エッジから離れた位置に配置される素子内部が保護される。このため、個片化時にパッシベーション層30にクラックなどが生じにくく、仮にクラックなどが生じた場合であっても、キャパシタ層20の外側において生じることから、絶縁抵抗などの諸特性に影響を与えることがない。
このような効果を十分に得るためには、位置P1と位置P2の距離や、位置P2と位置P3の距離がより離れていることが望ましく、特に、位置P2と位置P3の距離については、10μm以上確保することにより信頼性が大幅に高められる。一方で、これらの距離が大きくなると、チップサイズに対するキャパシタ層20の有効面積が減少するため、位置P1と位置P2の距離については5~30μmの範囲とすることが好ましく、位置P2と位置P3の距離については5~50μmの範囲とすることが好ましい。
図5は、第1の変形例による薄膜キャパシタ1Aの模式的な平面図である。図5に示すように、第1の変形例による薄膜キャパシタ1Aは、4つの端子電極51~54を備えている点において、上記実施形態による薄膜キャパシタ1と相違している。このように、本発明において、端子電極の数は特に限定されない。
図6は、第2の変形例による薄膜キャパシタ1Bの模式的な平面図である。図6に示すように、第2の変形例による薄膜キャパシタ1Bは、端子電極51,52が短手方向に配列されている点において、上記実施形態による薄膜キャパシタ1と相違している。このように、端子電極51,52を短手方向に配列すれば、ESLを低減することが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
1,1A,1B 薄膜キャパシタ
10 支持材
10a 集合基板
12 支持材の側面
20 キャパシタ層
21,22 電極層
23 誘電体層
30 パッシベーション層
31,32 絶縁樹脂層
41,42 再配線層
41D ダミーパターン
51~54 端子電極
60 ブレード
P1~P3 外周エッジの位置
10 支持材
10a 集合基板
12 支持材の側面
20 キャパシタ層
21,22 電極層
23 誘電体層
30 パッシベーション層
31,32 絶縁樹脂層
41,42 再配線層
41D ダミーパターン
51~54 端子電極
60 ブレード
P1~P3 外周エッジの位置
Claims (6)
- 支持材と、
前記支持材上に設けられ、複数の電極層と複数の誘電体層が交互に積層されてなるキャパシタ層と、
前記キャパシタ層を覆う第1の絶縁樹脂層上に設けられた第1の再配線層と、
前記第1の再配線層を覆う第2の絶縁樹脂層上に設けられた第2の再配線層と、
前記第2の再配線層に接続された端子電極と、を備え、
前記第1の絶縁樹脂層の外周エッジは、前記キャパシタ層の外周エッジよりも外側に位置し、
前記端子電極の外周エッジは、前記第1の絶縁樹脂層の外周エッジよりも外側に位置することを特徴とする薄膜キャパシタ。 - 前記キャパシタ層と前記第1の絶縁樹脂層の間に設けられた無機絶縁材料からなるパッシベーション層をさらに備えることを特徴とする請求項1に記載の薄膜キャパシタ。
- 前記端子電極は、基板との距離が外周エッジに近づくにつれて短くなるよう、外周エッジの近傍において傾斜していることを特徴とする請求項1又は2に記載の薄膜キャパシタ。
- 前記第1の絶縁樹脂層の外周エッジから前記端子電極の外周エッジまでの距離は、10μm以上であることを特徴とする請求項1乃至3のいずれか一項に記載の薄膜キャパシタ。
- 前記第1の絶縁樹脂層の外周エッジは、第1の再配線層のダミーパターンによって覆われていることを特徴とする請求項1乃至4のいずれか一項に記載の薄膜キャパシタ。
- 請求項1乃至5のいずれか一項に記載の薄膜キャパシタの製造方法であって、ブレードを用いて前記支持材を押し切ることにより個片化することを特徴とする薄膜キャパシタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021067252A JP2022162417A (ja) | 2021-04-12 | 2021-04-12 | 薄膜キャパシタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021067252A JP2022162417A (ja) | 2021-04-12 | 2021-04-12 | 薄膜キャパシタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022162417A true JP2022162417A (ja) | 2022-10-24 |
Family
ID=83720949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021067252A Pending JP2022162417A (ja) | 2021-04-12 | 2021-04-12 | 薄膜キャパシタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022162417A (ja) |
-
2021
- 2021-04-12 JP JP2021067252A patent/JP2022162417A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10468187B2 (en) | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit | |
KR101565645B1 (ko) | 적층 커패시터 소자 | |
KR101792414B1 (ko) | 박막 커패시터 및 그 제조방법 | |
CN108807669B (zh) | 电容器和具有该电容器的板 | |
US10622155B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
US20230215645A9 (en) | Capacitor | |
US11227722B2 (en) | Multilayer ceramic capacitor | |
CN107799305B (zh) | 电容器组件 | |
JP2017022257A (ja) | 複合電子部品および抵抗素子 | |
US10720280B2 (en) | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit | |
CN107045913B (zh) | 电子部件 | |
JP7248363B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
US9523709B2 (en) | Method of manufacturing multilayer wiring board, probe card including multilayer wiring board manufactured by the method, and multilayer wiring board | |
JP2022162417A (ja) | 薄膜キャパシタ及びその製造方法 | |
CN110767455A (zh) | 层叠陶瓷电子部件及其制造方法和内置电子部件的电路板 | |
CN107045917B (zh) | 电子部件 | |
KR101813366B1 (ko) | 적층 전자부품 및 그 제조방법 | |
JP4653033B2 (ja) | 配線基板 | |
KR20150042953A (ko) | 압전 소자 및 그 제조방법 | |
WO2024075457A1 (ja) | 積層セラミックコンデンサとその製造方法 | |
JP2019165069A (ja) | 薄膜コンデンサおよび薄膜コンデンサの製造方法 | |
US20230197342A1 (en) | Ceramic electronic component | |
US11170938B2 (en) | Multilayer ceramic capacitor and substrate including the same | |
WO2024075470A1 (ja) | 積層セラミックコンデンサとその製造方法 | |
KR20140077347A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231212 |