JPH08181033A - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサInfo
- Publication number
- JPH08181033A JPH08181033A JP6335992A JP33599294A JPH08181033A JP H08181033 A JPH08181033 A JP H08181033A JP 6335992 A JP6335992 A JP 6335992A JP 33599294 A JP33599294 A JP 33599294A JP H08181033 A JPH08181033 A JP H08181033A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- electrodes
- internal
- internal electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 積層セラミックコンデンサのクラックの発生
を減少させ、ショート発生を小さくし、静電容量、及び
絶縁抵抗の低下を極力防止し、回路基板の損傷を避ける
こと。 【構成】 誘電体セラミック１と内部電極２が交互に重
なり合うように配置され、外部電極３に交互に引き出さ
れた積層セラミックコンデンサであって、内部電極２が
積層によって電極面積、形状が異なる積層セラミックコ
ンデンサ。
を減少させ、ショート発生を小さくし、静電容量、及び
絶縁抵抗の低下を極力防止し、回路基板の損傷を避ける
こと。 【構成】 誘電体セラミック１と内部電極２が交互に重
なり合うように配置され、外部電極３に交互に引き出さ
れた積層セラミックコンデンサであって、内部電極２が
積層によって電極面積、形状が異なる積層セラミックコ
ンデンサ。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器等の部品に使
用される積層セラミックコンデンサに関し、特に、その
内部電極の形状に関するものである。
用される積層セラミックコンデンサに関し、特に、その
内部電極の形状に関するものである。
【０００２】
【従来の技術】従来、この種の積層セラミックコンデン
サは、誘電体セラミックよりなる焼結体内に、誘電体セ
ラミックを介して重なり合う複数の内部電極を配置し、
その内部電極を交互に一層おきに引き出して、焼結体端
面に形成された一対の外部電極に接続し、必要により外
部回路との接続部を除いて外周全面に絶縁処理が施され
た構成となっている。
サは、誘電体セラミックよりなる焼結体内に、誘電体セ
ラミックを介して重なり合う複数の内部電極を配置し、
その内部電極を交互に一層おきに引き出して、焼結体端
面に形成された一対の外部電極に接続し、必要により外
部回路との接続部を除いて外周全面に絶縁処理が施され
た構成となっている。
【０００３】従来の積層セラミックコンデンサの内部構
造を模式図として図３及び図４に示す。従来の積層セラ
ミックコンデンサは、図４に示すように、誘電体セラミ
ック１からなる焼結された積層体内には、外部電極３に
接続した内部電極２が交互に重なり合うように配置され
る。前記積層セラミックコンデンサは、積層始めより終
わりまで、長手方向に対して平行な内部電極２を接続し
た外部電極３を回路基板４に半田５で固定し、使用され
る。従来の積層セラミックコンデンサは、図３に示すよ
うに、内部電極２を平面上に切断すると、前記内部電極
は方形状に切断面が現れる。即ち、内部電極の形状は薄
い膜からなる方形を形作っている。前記内部電極２の一
端は、外部電極３に接続され、他端は外部電極３に接続
されてはいない。
造を模式図として図３及び図４に示す。従来の積層セラ
ミックコンデンサは、図４に示すように、誘電体セラミ
ック１からなる焼結された積層体内には、外部電極３に
接続した内部電極２が交互に重なり合うように配置され
る。前記積層セラミックコンデンサは、積層始めより終
わりまで、長手方向に対して平行な内部電極２を接続し
た外部電極３を回路基板４に半田５で固定し、使用され
る。従来の積層セラミックコンデンサは、図３に示すよ
うに、内部電極２を平面上に切断すると、前記内部電極
は方形状に切断面が現れる。即ち、内部電極の形状は薄
い膜からなる方形を形作っている。前記内部電極２の一
端は、外部電極３に接続され、他端は外部電極３に接続
されてはいない。
【０００４】
【発明が解決しようとする課題】搭載用回路基板４の材
質にはアルミ、ガラスエポキシ、アルミナ基板等ある
が、これらに積層セラミックコンデンサを半田付けする
際に、溶融した半田の熱による膨張、半田５の凝固する
際の収縮、基板４と積層セラミックコンデンサの熱膨張
収縮差、更には、基板自体のたわみによる機械的衝撃等
により、積層セラミックコンデンサにクラック６が入
る。図３及び図４の断面においては、外部電極３の端部
からクラック６が発生し、更に、前記内部電極の端部に
かかるクラックｙが生ずる。前記内部電極の端部の角か
ら外部電極の角までの距離をＬ1とすると、前記Ｌ1が小
さいと、クラックｙは内部電極２に入ることになる。ク
ラック６，ｙが発生すると、対向する内部電極２間の絶
縁が低下し、更には、クラック６より侵入した湿気等に
よりショートし、絶縁破壊を起こす欠点があった。
質にはアルミ、ガラスエポキシ、アルミナ基板等ある
が、これらに積層セラミックコンデンサを半田付けする
際に、溶融した半田の熱による膨張、半田５の凝固する
際の収縮、基板４と積層セラミックコンデンサの熱膨張
収縮差、更には、基板自体のたわみによる機械的衝撃等
により、積層セラミックコンデンサにクラック６が入
る。図３及び図４の断面においては、外部電極３の端部
からクラック６が発生し、更に、前記内部電極の端部に
かかるクラックｙが生ずる。前記内部電極の端部の角か
ら外部電極の角までの距離をＬ1とすると、前記Ｌ1が小
さいと、クラックｙは内部電極２に入ることになる。ク
ラック６，ｙが発生すると、対向する内部電極２間の絶
縁が低下し、更には、クラック６より侵入した湿気等に
よりショートし、絶縁破壊を起こす欠点があった。
【０００５】本発明の目的は、これらの欠点を除去する
ため、積層セラミックコンデンサのクラックの発生を減
少させ、ショート発生を小さくし、静電容量、及び絶縁
抵抗の低下を防止し、回路基板の損傷を避けることがで
きる積層セラミックコンデンサを提供することにある。
ため、積層セラミックコンデンサのクラックの発生を減
少させ、ショート発生を小さくし、静電容量、及び絶縁
抵抗の低下を防止し、回路基板の損傷を避けることがで
きる積層セラミックコンデンサを提供することにある。
【０００６】
【課題を解決するための手段】本発明は、上記の欠点を
解決するために、誘電体セラミックと内部電極とを交互
に積層して積層体を形成し、前記積層体の側面に前記内
部電極から交互に引き出され接続する一対の外部電極を
設けた積層セラミックコンデンサにおいて、積層によっ
て内部電極の面積及び形状を変えて形成されることを特
徴とする積層セラミックコンデンサを提供するものであ
る。
解決するために、誘電体セラミックと内部電極とを交互
に積層して積層体を形成し、前記積層体の側面に前記内
部電極から交互に引き出され接続する一対の外部電極を
設けた積層セラミックコンデンサにおいて、積層によっ
て内部電極の面積及び形状を変えて形成されることを特
徴とする積層セラミックコンデンサを提供するものであ
る。
【０００７】
【作用】積層セラミックコンデンサにおいて、実装時の
クラックの発生する箇所を特定し、その箇所の内部電極
の構成において、外部電極から発生するクラックが内部
電極に達しない内部電極の面積、及び形状にすること
で、クラックが発生しても静電容量の低下のみで、絶縁
劣化がなく、回路に損傷を与えない積層セラミックコン
デンサを提供することができる。
クラックの発生する箇所を特定し、その箇所の内部電極
の構成において、外部電極から発生するクラックが内部
電極に達しない内部電極の面積、及び形状にすること
で、クラックが発生しても静電容量の低下のみで、絶縁
劣化がなく、回路に損傷を与えない積層セラミックコン
デンサを提供することができる。
【０００８】
【実施例】本発明の実施例について、図面を用いて説明
する。
する。
【０００９】図１は、本発明の実施例である積層セラミ
ックコンデンサの内部電極面を切断した断面図である。
図２は、基板に半田付けした本発明の実施例である積層
セラミックコンデンサを示す断面図である。
ックコンデンサの内部電極面を切断した断面図である。
図２は、基板に半田付けした本発明の実施例である積層
セラミックコンデンサを示す断面図である。
【００１０】本発明の積層セラミックコンデンサは、例
えば、一実施例で示すと、図１に示すように、誘電体セ
ラミック１と内部電極２と外部電極３とからなる。積層
セラミックコンデンサを長手方向に平行に薄い膜状に施
された内部電極２を平面状に切断すると、内部電極２が
所定の面積をもって出現し、内部電極２は、一端が外部
電極３に接続し、他端は外部電極と接続せず、半円状に
なっている。このように、内部電極が外部電極と接続し
ていない端部を円形状にすると、直方体の積層体の角に
位置する外部電極の角から内部電極までの距離Ｌが、従
来のＬ1より大きくなるので、外部電極の端部から発生
した前述したクラックは、内部電極に達しなくなる。
えば、一実施例で示すと、図１に示すように、誘電体セ
ラミック１と内部電極２と外部電極３とからなる。積層
セラミックコンデンサを長手方向に平行に薄い膜状に施
された内部電極２を平面状に切断すると、内部電極２が
所定の面積をもって出現し、内部電極２は、一端が外部
電極３に接続し、他端は外部電極と接続せず、半円状に
なっている。このように、内部電極が外部電極と接続し
ていない端部を円形状にすると、直方体の積層体の角に
位置する外部電極の角から内部電極までの距離Ｌが、従
来のＬ1より大きくなるので、外部電極の端部から発生
した前述したクラックは、内部電極に達しなくなる。
【００１１】図２に示すように、誘電体セラミック１よ
りなる焼結された積層体１１の内部に複数の内部電極２
ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｕ，２ｖ，２ｗ，２
ｘ，２ｙ，２ｚが形成されている。
りなる焼結された積層体１１の内部に複数の内部電極２
ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｕ，２ｖ，２ｗ，２
ｘ，２ｙ，２ｚが形成されている。
【００１２】図２に示したｔは、半田付けされた外部電
極３の端部から最下層の対向する内部電極２ｚの端部ま
での距離であり、６はクラックを示す。５は基板に半田
付けした半田を示し、４は回路基板である。
極３の端部から最下層の対向する内部電極２ｚの端部ま
での距離であり、６はクラックを示す。５は基板に半田
付けした半田を示し、４は回路基板である。
【００１３】前述したクラック６は、溶融した半田５が
凝固し収縮する際に、積層セラミックコンデンサの外部
電極３の端部に半田の収縮による歪によって発生したも
のである。
凝固し収縮する際に、積層セラミックコンデンサの外部
電極３の端部に半田の収縮による歪によって発生したも
のである。
【００１４】そのため、クラック６の発生箇所は、コン
デンサ角部に集中する。
デンサ角部に集中する。
【００１５】発生したクラック６は、同極の内部電極内
であれば、ショートに至らない。しかし、対向する内部
電極を通してクラック６が発生すると、絶縁劣化とな
り、ショートに至る。
であれば、ショートに至らない。しかし、対向する内部
電極を通してクラック６が発生すると、絶縁劣化とな
り、ショートに至る。
【００１６】ショートの防止としては、前述の積層セラ
ミックコンデンサの積層体の角部より、ある一定の距離
Ｌ、及び半田付けされた外部電極の端部から最下層の対
向する内部電極までの距離ｔは、長い程、ショートの確
率は小さい。但し、内部電極の面積が小さくなるため、
静電容量は低下する。
ミックコンデンサの積層体の角部より、ある一定の距離
Ｌ、及び半田付けされた外部電極の端部から最下層の対
向する内部電極までの距離ｔは、長い程、ショートの確
率は小さい。但し、内部電極の面積が小さくなるため、
静電容量は低下する。
【００１７】本発明は、これらを解決すべく、通常の方
形の内部電極の先端の形状を半円にし、更に、図２に示
したように、各々の内部電極２ａ，２ｂ，２ｃ，２ｄ，
２ｅ、及び対向する内部電極２ｕ，２ｖ，２ｗ，２ｘ，
２ｙ，２ｚの各々の長さを所定の寸法に順にかえ、前記
積層体の中央部の内部電極２ｃ及び２ｗを最も長くした
ものである。
形の内部電極の先端の形状を半円にし、更に、図２に示
したように、各々の内部電極２ａ，２ｂ，２ｃ，２ｄ，
２ｅ、及び対向する内部電極２ｕ，２ｖ，２ｗ，２ｘ，
２ｙ，２ｚの各々の長さを所定の寸法に順にかえ、前記
積層体の中央部の内部電極２ｃ及び２ｗを最も長くした
ものである。
【００１８】又、本発明は、積層方向の前記積層体１１
の上面Ａ、下面Ｂの部分に近付くに従い、内部電極を順
に短くすることで、対向する内部電極に影響を与えるク
ラック６が内部電極２にかかることを防止するととも
に、所定の静電容量を低下させることなく、高信頼性の
積層セラミックコンデンサを製作するものである。
の上面Ａ、下面Ｂの部分に近付くに従い、内部電極を順
に短くすることで、対向する内部電極に影響を与えるク
ラック６が内部電極２にかかることを防止するととも
に、所定の静電容量を低下させることなく、高信頼性の
積層セラミックコンデンサを製作するものである。
【００１９】表１に、実施例（本発明）及び比較例（従
来品）について、各々１００個の試料を採り、積層セラ
ミックコンデンサの実装時の静電容量変化率、絶縁抵抗
変化率、及びショート発生率を各々の平均値として示し
た。
来品）について、各々１００個の試料を採り、積層セラ
ミックコンデンサの実装時の静電容量変化率、絶縁抵抗
変化率、及びショート発生率を各々の平均値として示し
た。
【００２０】
【００２１】積層セラミックコンデンサの実装時の半田
付け条件については、銀３％含有半田を用い、鏝先の温
度２５０℃，３００℃，３５０℃、鏝当て時間を１０秒
とした。積層セラミックコンデンサを余熱なしでガラス
エポキシ基板上に実装処理した後、自然冷却し、再度リ
フローによってコンデンサを取り出し、静電容量、絶縁
抵抗、ショートの具合を測定した。クラックについて
は、その後、顕微鏡で内部観察を行った。
付け条件については、銀３％含有半田を用い、鏝先の温
度２５０℃，３００℃，３５０℃、鏝当て時間を１０秒
とした。積層セラミックコンデンサを余熱なしでガラス
エポキシ基板上に実装処理した後、自然冷却し、再度リ
フローによってコンデンサを取り出し、静電容量、絶縁
抵抗、ショートの具合を測定した。クラックについて
は、その後、顕微鏡で内部観察を行った。
【００２２】表１の結果からわかるように、本発明によ
って製作した積層セラミックコンデンサは、静電容量変
化率は比較例と比べて１／３に減少し、内部のクラック
の発生も減少し、ショート発生率が激減している。
って製作した積層セラミックコンデンサは、静電容量変
化率は比較例と比べて１／３に減少し、内部のクラック
の発生も減少し、ショート発生率が激減している。
【００２３】対向する内部電極を経たクラックは殆どな
くなり、絶縁抵抗の変化率についても減少が見られる。
くなり、絶縁抵抗の変化率についても減少が見られる。
【００２４】これに対し、従来の工法で製作した積層セ
ラミックコンデンサは、一部絶縁破壊を起こし、絶縁抵
抗の低下が顕著に現れている。
ラミックコンデンサは、一部絶縁破壊を起こし、絶縁抵
抗の低下が顕著に現れている。
【００２５】従来の積層セラミックコンデンサでは、ク
ラックの発生箇所としては、実装基板側に集中してお
り、クラックの進行方向としては、底面より進行するも
の以外に、積層セラミックコンデンサ側面より発生して
いるため、本発明のように、内部電極先端の形状を半円
にすることで、コンデンサ側面からのクラックに対し、
絶縁性を保ち、又、積層方向において、コンデンサの上
面、底面近傍の内部電極の面積を小さくして、底面から
のクラックに対し、内部電極を通過させない構造として
いるため、絶縁低下に対し効果がある。
ラックの発生箇所としては、実装基板側に集中してお
り、クラックの進行方向としては、底面より進行するも
の以外に、積層セラミックコンデンサ側面より発生して
いるため、本発明のように、内部電極先端の形状を半円
にすることで、コンデンサ側面からのクラックに対し、
絶縁性を保ち、又、積層方向において、コンデンサの上
面、底面近傍の内部電極の面積を小さくして、底面から
のクラックに対し、内部電極を通過させない構造として
いるため、絶縁低下に対し効果がある。
【００２６】又、上、底面の内部電極面積の縮小につい
ては、中央付近の内部電極の面積を大きくすることで、
静電容量の低下を防止できる。
ては、中央付近の内部電極の面積を大きくすることで、
静電容量の低下を防止できる。
【００２７】
【発明の効果】以上、述べたごとく、本発明によれば、
積層セラミックコンデンサの内部電極の面積、形状等を
変えて、従来の積層構成を改善することで、実装時のク
ラック発生によるショート、静電容量低下、絶縁抵抗低
下を抑制し、コンデンサの破壊、回路基板の損傷等を改
善した高品質の積層セラミックコンデンサを提供するこ
とが可能となる。
積層セラミックコンデンサの内部電極の面積、形状等を
変えて、従来の積層構成を改善することで、実装時のク
ラック発生によるショート、静電容量低下、絶縁抵抗低
下を抑制し、コンデンサの破壊、回路基板の損傷等を改
善した高品質の積層セラミックコンデンサを提供するこ
とが可能となる。
【図１】本発明による積層セラミックコンデンサの内部
電極面を切断した断面図。
電極面を切断した断面図。
【図２】本発明の積層セラミックコンデンサの断面図。
【図３】従来の積層セラミックコンデンサの内部電極面
を切断した断面図。
を切断した断面図。
【図４】従来の積層セラミックコンデンサの断面図。
１ 誘電体セラミック ２，２ａ，２ｂ，２ｃ，２ｄ，２ｅ 内部電極 ２ｕ，２ｖ，２ｗ，２ｘ，２ｙ，２ｚ 内部電極 ３ 外部電極 ４ （回路）基板 ５ 半田 ６，ｙ クラック １１ 積層体 Ａ 上面 Ｂ 下面 Ｌ 内部電極の端部から外部電極の角までの距離 Ｌ1 内部電極の端部の角から外部電極の角までの距
離 ｔ 外部電極の端部より最下層の内部電極の端部まで
の距離
離 ｔ 外部電極の端部より最下層の内部電極の端部まで
の距離
Claims (1)
- 【請求項１】 誘電体セラミックと内部電極とを交互に
積層して積層体を形成し、前記積層体の側面に前記内部
電極から交互に引き出され接続する一対の外部電極を設
けた積層セラミックコンデンサにおいて、積層によって
内部電極の面積及び形状を変えて形成されることを特徴
とする積層セラミックコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6335992A JPH08181033A (ja) | 1994-12-22 | 1994-12-22 | 積層セラミックコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6335992A JPH08181033A (ja) | 1994-12-22 | 1994-12-22 | 積層セラミックコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181033A true JPH08181033A (ja) | 1996-07-12 |
Family
ID=18294588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6335992A Pending JPH08181033A (ja) | 1994-12-22 | 1994-12-22 | 積層セラミックコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181033A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104599A (en) * | 1997-03-19 | 2000-08-15 | Tdk Corporation | Chip type laminated ceramic capacitor |
| US6576497B2 (en) | 1998-03-31 | 2003-06-10 | Tdk Corporation | Chip-type electronic component |
| JP2008205073A (ja) * | 2007-02-19 | 2008-09-04 | Matsushita Electric Ind Co Ltd | セラミックコンデンサ |
| DE112007000130T5 (de) | 2006-01-13 | 2008-12-18 | Murata Mfg. Co., Ltd., Nagaokakyo-shi | Mehrschichtkondensator |
| US7715171B2 (en) | 2005-08-19 | 2010-05-11 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| US8130484B2 (en) | 2007-06-27 | 2012-03-06 | Murata Manufacturing Co., Ltd. | Monolithic ceramic electronic component and mounting structure thereof |
| JP2012253340A (ja) * | 2011-05-31 | 2012-12-20 | Samsung Electro-Mechanics Co Ltd | 積層セラミックコンデンサ |
| US8885319B2 (en) | 2009-07-01 | 2014-11-11 | Kemet Electronics Corporation | High capacitance multilayer with high voltage capability |
| JP2019009222A (ja) * | 2017-06-22 | 2019-01-17 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| CN115483031A (zh) * | 2021-06-16 | 2022-12-16 | 株式会社村田制作所 | 层叠陶瓷电容器 |
-
1994
- 1994-12-22 JP JP6335992A patent/JPH08181033A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104599A (en) * | 1997-03-19 | 2000-08-15 | Tdk Corporation | Chip type laminated ceramic capacitor |
| US6576497B2 (en) | 1998-03-31 | 2003-06-10 | Tdk Corporation | Chip-type electronic component |
| US7715171B2 (en) | 2005-08-19 | 2010-05-11 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| DE112007000130T5 (de) | 2006-01-13 | 2008-12-18 | Murata Mfg. Co., Ltd., Nagaokakyo-shi | Mehrschichtkondensator |
| US7715172B2 (en) | 2006-01-13 | 2010-05-11 | Murata Manufacturing Co., Ltd. | Multilayer capacitor |
| JP2008205073A (ja) * | 2007-02-19 | 2008-09-04 | Matsushita Electric Ind Co Ltd | セラミックコンデンサ |
| US8130484B2 (en) | 2007-06-27 | 2012-03-06 | Murata Manufacturing Co., Ltd. | Monolithic ceramic electronic component and mounting structure thereof |
| US8885319B2 (en) | 2009-07-01 | 2014-11-11 | Kemet Electronics Corporation | High capacitance multilayer with high voltage capability |
| US9490072B2 (en) | 2009-07-01 | 2016-11-08 | Kemet Electronics Corporation | Method of making a high capacitance multilayer capacitor with high voltage capability |
| JP2012253340A (ja) * | 2011-05-31 | 2012-12-20 | Samsung Electro-Mechanics Co Ltd | 積層セラミックコンデンサ |
| JP2019009222A (ja) * | 2017-06-22 | 2019-01-17 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| CN115483031A (zh) * | 2021-06-16 | 2022-12-16 | 株式会社村田制作所 | 层叠陶瓷电容器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102068805B1 (ko) | 세라믹 전자 부품 | |
| KR101452068B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판 | |
| KR101309326B1 (ko) | 적층 칩 전자부품, 그 실장 기판 및 포장체 | |
| KR102171678B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR101070151B1 (ko) | 적층 세라믹 커패시터 | |
| KR101642636B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판 | |
| KR101514559B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR20180070866A (ko) | 적층 세라믹 커패시터 | |
| KR20150041490A (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
| JPH08181033A (ja) | 積層セラミックコンデンサ | |
| KR101452070B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| JP2005252104A (ja) | 積層セラミックコンデンサ | |
| KR101101612B1 (ko) | 적층 세라믹 커패시터 | |
| TWI488202B (zh) | 多層陶瓷電容器及製造該多層陶瓷電容器的方法 | |
| KR100271910B1 (ko) | 적층 세라믹 전자부품 | |
| JP2005136131A (ja) | 積層コンデンサ | |
| JP2001155962A (ja) | 貫通型コンデンサ | |
| KR101462759B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP2006222441A (ja) | コンデンサ、配線基板、デカップリング回路及び高周波回路 | |
| JP4427960B2 (ja) | 薄膜積層電子部品の製造方法 | |
| JP2001102243A (ja) | 貫通型コンデンサ | |
| JP2000106320A (ja) | 積層セラミックコンデンサ | |
| JP2000106322A (ja) | 積層セラミックコンデンサ | |
| KR20110068231A (ko) | 적층 세라믹 커패시터 | |
| JPH07183154A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |