JP2005252104A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】積層セラミックコンデンサの実装時および実装後の熱的、機械的応力の集中などにより発生するクラックを、所定のクラック誘導経路に導いて、クラックが内部電極に達することを防止して、所望の特性が確保されるようにする。
【解決手段】内部電極３ａ，３ｂの、セラミック素子１の端面への引き出し位置のうち、実装時に最も下側になる引き出し位置から、当該端面に形成され、実装時に下面側となるセラミック素子１の側面にまで回り込んだ外部電極４ａ，４ｂの先端まで仮想線Ｘを引いた場合に、実装時に下側になる下側外層部Ｂ２に配設されたダミー電極７（ダミー電極層７ａ，７ｂ（７ｎ），７ｘ）のうち、少なくとも一部のダミー電極が仮想線Ｘと接する位置に達するか、または仮想線Ｘと交差し、その先端が仮想線Ｘと当該外部電極４ａ，４ｂにより規定される領域Ｒにまで達するように配設する。
【選択図】図１

Description

本願発明は、セラミック素子中にセラミック層を介して複数の内部電極が積層、配設され、かつ、表面に外部電極が形成された構造を有する積層セラミックコンデンサに関する。

セラミックコンデンサの代表的なものの１つに、図１５に示すような積層セラミックコンデンサがある。この積層セラミックコンデンサは、複数の内部電極５３ａ，５３ｂがセラミック層５２を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面に引き出されたセラミック素子５１の両端側に、内部電極５３ａ，５３ｂと導通するように一対の外部電極５４ａ，５４ｂが配設された構造を有している。

そして、上述のような積層セラミックコンデンサは、通常、図１６に示すように、回路基板３０上のランド電極３１に、外部電極５４ａ，５４ｂをはんだ付けすることにより実装される。なお、図１６において、図１５と同一符号を付した部分は同一または相当する部分を示す。

しかし、実装工程で、はんだフィレット３２が熱収縮する際の応力により、セラミック素子５１の外部電極５４ａ，５４ｂが配設された端部近傍にクラック５５が発生する場合がある。そして、セラミック素子５１にクラック５５が発生すると、クラック５５に水分が入り込んでクラック５５に露出した内部電極５３ａ，５３ｂが短絡し、回路基板３０に形成された電子回路に悪影響を与える可能性がある。

このような問題を解決するために、図１７に示すように、実装時のはんだフィレット３２が熱収縮する際の応力により、セラミック素子５１にクラックが発生すると考えられる仮想線Ｐ１を想定し、セラミック素子５１の一方側に引き出された内部電極（図１７では５３ａ）の先端６３が仮想線Ｐ１に至らないように、内部電極５３ａを配設し（他方側に引き出された内部電極５３ｂについても同様にする）、仮想線Ｐ１にクラックが発生したとしても、一方の外部電極（図１７では５４ｂ）に接続された内部電極５３ｂのみにクラックが及ぶようにし、内部電極５３ａと５３ｂが短絡することを防止するようにした積層セラミックコンデンサが提案されている。なお、図１７において、図１５，１６と同一符号を付した部分は同一または相当する部分を示す。

しかしながら、この方法の場合、静電容量の形成に寄与する内部電極にクラックが入ることになるため、内部電極が断線して取得される静電容量が低下するという問題点がある。
特開２００３−２２９２９号公報

本願発明は、上記問題点を解決するものであり、積層セラミックコンデンサの実装時および実装後の熱的、機械的応力の集中などにより、外部電極端部付近からクラックが発生した場合にも、クラックが内部電極にまで達することを防止して、所望の特性を確保することが可能な信頼性の高い積層セラミックコンデンサを提供することを課題とする。

上記課題を解決するために、本願発明（請求項１）の積層セラミックコンデンサは、
セラミック素子と、セラミック素子の端面および該端面に連続する側面の両端部に形成された外部電極を具備する積層セラミックコンデンサにおいて、
セラミック素子が、セラミック層を介して、複数の内部電極が互いに対向するように配設された内部電極配設部と、内部電極配設部の上側および下側に配設されたセラミック層である上側外層部および下側外層部とを備え、
少なくとも実装時に下側になる下側外層部には、積層セラミックコンデンサの機能に影響を与えないダミー電極が配設され、かつ、
前記内部電極の、前記セラミック素子の端面への引き出し位置のうち、実装時に最も下側になる引き出し位置から、当該端面に形成され、実装時に下面側となる前記セラミック素子の側面にまで回り込んだ前記外部電極の先端まで仮想線を引いた場合に、前記下側外層部に配設された前記ダミー電極の先端が、前記仮想線と当該外部電極により規定される領域の外側から前記仮想線と接する位置に達するか、または、前記仮想線と交差し、前記仮想線と当該外部電極により規定される領域にまで達しており、実装状態で積層セラミックコンデンサに応力が加わった場合に前記下側外層部に発生するクラックを通過させるクラック誘導経路が形成され、前記クラックが積層セラミックコンデンサの機能に影響を与える内部電極を切断することなく、前記下側外層部を通過するように構成されていること
を特徴としている。

また、請求項２の積層セラミックコンデンサは、前記ダミー電極がセラミックグリーンシート層を介して積層された複数のダミー電極層から構成されており、かつ、前記下側外層部に積層されたダミー電極のうち、積み重ね方向における最も上側の、内部電極に最も近接したダミー電極の先端が、前記仮想線と接する位置に達するか、または、前記仮想線と交差し、前記仮想線と当該外部電極により規定される領域にまで達していることを特徴としている。

また、請求項３の積層セラミックコンデンサは、前記ダミー電極がセラミックグリーンシート層を介して積層された複数のダミー電極層から構成されており、かつ、前記下側外層部に積層されたダミー電極のうち、積み重ね方向における最も下側の、内部電極から最も離れたダミー電極の先端が、前記仮想線と接する位置に達するか、または、前記仮想線と交差し、前記仮想線と当該外部電極により規定される領域にまで達していることを特徴としている。

また、請求項４記載の積層セラミックコンデンサは、前記ダミー電極がセラミックグリーンシート層を介して積層された複数のダミー電極層から構成されており、かつ、前記下側外層部に積層されたすべてのダミー電極の先端が、前記仮想線と接する位置に達するか、または、前記仮想線と交差し、前記仮想線と当該外部電極により規定される領域にまで達していることを特徴としている。

また、請求項５の積層セラミックコンデンサは、前記ダミー電極がセラミックグリーンシート層を介して積層された複数のダミー電極層から構成されており、かつ、前記下側外層部に積層されたダミー電極の、積み重ね方向における最も上側の、内部電極に最も近接したダミー電極のほうが、積み重ね方向における最も下側の、内部電極から最も離れたダミー電極よりも長いことを特徴としている。

また、請求項６の積層セラミックコンデンサは、前記ダミー電極がセラミックグリーンシート層を介して積層された複数のダミー電極層から構成されており、実装時に上方に位置するダミー電極層ほど、先端が外部電極に近い位置まで達するように構成されていることを特徴としている。

また、請求項７の積層セラミックコンデンサは、
(ａ)少なくとも一方の先端部が前記仮想線と当該外部電極により規定される領域内に達する前記ダミー電極と、(ｂ)一端側が前記ダミー電極の前記領域に達する先端部との間に所定の隙間が形成される位置にまで達し、他端側が外部電極に接続されるような態様で、前記仮想線と当該外部電極により規定される領域に配設された外部電極側ダミー電極とを備え、
前記ダミー電極と、前記外部電極側ダミー電極との隙間が、前記クラックが通過するクラック誘導経路となるように構成されていること
を特徴としている。

本願発明（請求項１）の積層セラミックコンデンサは、セラミック素子が、内部電極配設部と、内部電極配設部の上側および下側に配設された上側外層部および下側外層部とを備え、実装時に下側になる下側外層部に、積層セラミックコンデンサの機能に影響を与えないダミー電極を配設し、かつ、内部電極の、セラミック素子の端面への引き出し位置のうち、実装時に最も下側になる引き出し位置から、当該端面に形成され、実装時に下面側となるセラミック素子の側面にまで回り込んだ外部電極の先端まで仮想線を引いた場合に、ダミー電極の先端が、仮想線と外部電極により規定される領域の外側から仮想線と接する位置に達するか、または、仮想線と交差し、仮想線と当該外部電極により規定される領域にまで達しているので、実装状態で積層セラミックコンデンサに応力が加わった場合に下側外層部に発生するクラックを通過させるクラック誘導経路を形成して、クラックが積層セラミックコンデンサの機能に影響を与える内部電極を切断することなく、下側外層部を通過させることが可能になる。

すなわち、本願請求項１の積層セラミックコンデンサにおいては、ダミー電極により、クラックを通過させるクラック誘導経路を形成するようにしているので、積層セラミックコンデンサに応力が加わった場合に発生するクラックを、積層セラミックコンデンサの機能に影響を与える内部電極を切断しない領域に導くことが可能になり、実装時および実装後の熱的、機械的応力の集中などによりセラミック素子にクラックが発生した場合にも、特性が損なわれることがなく、信頼性の高い積層セラミックコンデンサを提供することが可能になる。

また、請求項２の積層セラミックコンデンサのように、ダミー電極を複数のダミー電極層から構成し、下側外層部に積層されたダミー電極のうち、積み重ね方向における最も上側の、内部電極に最も近接したダミー電極の先端が、仮想線と接する位置に達するか、または、仮想線と交差し、仮想線と当該外部電極により規定される領域にまで達するようにした場合、実装状態で積層セラミックコンデンサに応力が加わった場合に発生するクラックを、積層セラミックコンデンサの機能に影響を与える内部電極を切断しない領域に確実に導くことが可能になり、実装時および実装後の熱的、機械的応力の集中などによりセラミック素子にクラックが発生した場合にも、特性が損なわれることがなく、信頼性の高い積層セラミックコンデンサを提供することが可能になる。

なお、この請求項２の積層セラミックコンデンサにおいては、少なくとも、積み重ね方向における最も上側のダミー電極（セラミック素子の表面から最も遠いダミー電極）により、積層セラミックコンデンサの機能に影響を与える内部電極を切断しない領域にクラックを確実に導くことが可能になる。

また、請求項３の積層セラミックコンデンサのように、ダミー電極を複数のダミー電極層から構成し、かつ、下側外層部に積層されたダミー電極のうち、積み重ね方向における最も下側の、内部電極から最も離れたダミー電極の先端が、仮想線と接する位置に達するか、または、仮想線と交差し、仮想線と当該外部電極により規定される領域にまで達するようにした場合にも、実装状態で積層セラミックコンデンサに応力が加わった場合に発生するクラックを、積層セラミックコンデンサの機能に影響を与える内部電極を切断しない領域に確実に導くことが可能になり、実装時および実装後の熱的、機械的応力の集中などによりセラミック素子にクラックが発生した場合にも、特性が損なわれることがなく、信頼性の高い積層セラミックコンデンサを提供することが可能になる。

なお、この請求項３の積層セラミックコンデンサにおいては、少なくとも、積み重ね方向における最も下側のダミー電極（セラミック素子の表面に最も近いダミー電極）により、積層セラミックコンデンサの機能に影響を与える内部電極を切断しない領域にクラックを確実に導くことが可能になる。

また、請求項４の積層セラミックコンデンサのように、ダミー電極を複数のダミー電極層から構成し、かつ、下側外層部に積層されたすべてのダミー電極の先端が、仮想線と接する位置に達するか、または、仮想線と交差し、仮想線と当該外部電極により規定される領域にまで達するようにした場合、複数層のダミー電極のそれぞれにより、さらに確実に、クラックを積層セラミックコンデンサの機能に影響を与える内部電極を切断しない領域に導くことが可能になる。

また、請求項５の積層セラミックコンデンサのように、ダミー電極を複数のダミー電極層から構成し、かつ、下側外層部に積層されたダミー電極の、積み重ね方向における最も上側の、内部電極に最も近接したダミー電極を、積み重ね方向における最も下側の、内部電極から最も離れたダミー電極よりも長くした場合、少なくとも、内部電極に最も近接したダミー電極により、クラックを積層セラミックコンデンサの機能に影響を与える内部電極を切断しない領域に導くことが可能になる。

また、請求項６の積層セラミックコンデンサのように、ダミー電極を、セラミックグリーンシート層を介して積層された複数のダミー電極層から構成し、実装時に上方に位置するダミー電極層ほど、先端が外部電極に近い位置まで達するように構成することにより、さらに確実にクラックを積層セラミックコンデンサの機能に影響を与える内部電極を切断しない領域に導くことが可能になり、本願発明を実効あらしめることが可能になる。

また、請求項７の積層セラミックコンデンサのように、少なくとも一方の先端部が前記仮想線と当該外部電極により規定される領域内に達するダミー電極と、一端側が前記ダミー電極の前記領域に達する先端部との間に所定の隙間が形成される位置にまで達し、他端側が外部電極に接続されるような態様で、前記仮想線と当該外部電極により規定される領域に配設された外部電極側ダミー電極とを備えた構成とし、ダミー電極と、外部電極側ダミー電極との隙間を、クラックが通過するクラック誘導経路とした場合、さらに確実にクラックの通過するクラック誘導経路を所望の位置に形成することが可能になる。
なお、ダミー電極は、両方の先端部が前記仮想線と当該外部電極により規定される領域内に達するように構成されていてもよく、一方の先端部のみが前記仮想線と当該外部電極により規定される領域内に達し、他方は外部電極に接続された構成とすることも可能である。また、ダミー電極および外部電極側ダミー電極の配設数に制約はなく、一つまたは二つ以上の任意のダミー電極および外部電極側ダミー電極を配設することが可能である。

以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。

図１(ａ)は、本願発明の一実施例にかかる積層セラミックコンデンサを示す断面図、図１(ｂ)は要部を拡大して示す図である。
この積層セラミックコンデンサは、複数の内部電極３ａ，３ｂがセラミック層２を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面に引き出されたセラミック素子１の両端側に、内部電極３ａ，３ｂと導通するように一対の外部電極４ａ，４ｂが配設され、外部電極４ａ，４ｂの表面には、はんだくわれを防止するためのＮｉめっき膜５が形成され、その表面にはんだ付け性を向上させるためのＳｎめっき膜６が形成された構造を有している。

そして、セラミック素子１は、セラミック層２を介して、複数の内部電極３ａ，３ｂが互いに対向するように配設された内部電極配設部Ａと、内部電極配設部Ａの上側および下側に配設されたセラミック層である上側外層部Ｂ１および下側外層部Ｂ２とを備えており、実装時に下側になる下側外層部Ｂ２には、外部電極４ａ，４ｂに接続されず、製品である積層セラミックコンデンサの機能に影響を与えないダミー電極７が配設されている。

ダミー電極７は、内部電極３ａ，３ｂの、セラミック素子１の端面への引き出し位置のうち、実装時に最も下側になる引き出し位置から、当該端面に形成され、実装時に下面側となるセラミック素子１の下面側となる側面にまで回り込んだ外部電極４ａ，４ｂの先端１４ａ，１４ｂまで仮想線Ｘを引いた場合に、実装時に下側になる下側外層部Ｂ２に配設されたダミー電極７が仮想線Ｘと交差し、その先端が仮想線Ｘと当該外部電極４ａ，４ｂにより規定される領域Ｒにまで達している。

なお、図１に示す実施例では、ダミー電極７は、複数のダミー電極層７ａ，７ｂ（７ｎ），……７ｘから構成されており（図１(ａ)，(ｂ)では３層のダミー電極層を示しているが、実際には５層のダミー電極層を備えている）、実装時に下方に位置することになるダミー電極層７ａから、上方に位置することになるダミー電極層７ｂ（７ｎ），……７ｘの順に、長さが長くなるように構成されている。
また、ダミー電極７は、その両端部が外部電極４ａ，４ｂに接続されていない浮遊電極となっている。

この実施例のような態様でダミー電極７（ダミー電極層７ａ，７ｂ（７ｎ），……７ｘ）を配設した積層セラミックコンデンサにおいては、ダミー電極７によりクラック誘導経路Ｙ（図１(ｂ)）が形成されており、例えば、積層セラミックコンデンサを回路基板上に実装した状態で、リフロー炉はんだ付けの方法により積層セラミックコンデンサを実装した場合、はんだフィレットが熱収縮する際の応力により、セラミック素子１の外部電極４ａ，４ｂが配設された端部近傍にクラックが発生したとしても、そのクラック１５を、クラック誘導経路Ｙ（図１(ｂ)）に導いて、クラック１５が積層セラミックコンデンサの機能に影響を与える内部電極３ａ，３ｂを切断することなく、下側外層部Ｂ２を通過することになり、積層セラミックコンデンサの機能に影響が出ることを防止することができる。

次に、上記積層セラミックコンデンサの製造方法について説明する。
(１)まず、ＢａＴｉＯ₃，ＢａＣＯ₃，ＭｇＯ，Ｄｙ₂Ｏ₃，ＭｎＣＯ₃，ＳｉＯ₂からなるセラミックス混合粉末に、バインダ、可塑剤、および有機溶剤を加え、混合することによりセラミックススラリーを得た。

(２)それから、このセラミックスラリーを使用し、厚み１３μｍのセラミックグリーンシートを作製した。

(３)そして、このセラミックグリーンシート上に、内部電極（容量形成用の内部電極およびダミー電極）形成用のＮｉ粉末を導電成分とする導電性ペーストを塗布し、乾燥した後、セラミックグリーンシートを所定枚数積層し、さらにその上下両面側に、内部電極が形成されていないセラミックグリーンシート（ダミーシート）を積層、圧着してマザー積層体を形成した。

(４)それから、得られたマザー積層体をカットして個々の素子に分割した後、焼成することにより、複数の内部電極３ａ，３ｂがセラミック層２を介して互いに対向するように配設され、その一端側が交互に異なる側の端面に引き出されているとともに、図１(ａ)，(ｂ)に示すような態様でダミー電極が配設された積層セラミックコンデンサ素子（未焼成のセラミック素子１）を得た。

(５)次に、得られた未焼成の積層セラミックコンデンサ素子（セラミック素子）を、大気中２８０℃に加熱することによりバインダの燃焼、分解を行い、次にＮ₂、Ｈ₂、およびＨ₂Ｏからなる所定の雰囲気中で、１２００℃、２時間の焼成を行った。

(６)そして、得られたセラミックス焼結体（セラミック素子）１をバレル研廃した後、外部電極形成用の、Ｃｕ粉末を導電成分とする導電性ペーストを塗布して焼き付けることにより外部電極４ａ，４ｂを形成した後、その表面にＮｉめっき、Ｓｎめっきを施し、Ｎｉめっき膜５およびＳｎめっき膜６を形成することにより、図１(ａ)，(ｂ)に示すような構造を有する積層セラミックコンデンサ（実施例１の試料）を得た。

なお、積層セラミックコンデンサの寸法は、長さＬ：３．２mm、幅Ｗ：１．６mm、厚さＴ：１．１５mmとした。また、内部電極３ａ，３ｂの厚みは１μm、内部電極３ａ，３ｂ間に存在するセラミック層（誘電体層）の厚みは平均１０μｍとした。
この積層セラミックコンデンサ（実施例１の試料）のその他の条件については表１に示す。
表１において、外部電極回り込み部分の長さｅは、図１において、外部電極４ａ，４ｂの、セラミック素子１の側面にまで回り込んだ部分の距離（ｅ）（mm）を示している。
また、外部電極端間距離Ｚ（Ｌ−２ｅ）は、図１において、セラミック素子１の側面に回り込んだ外部電極４ａ，４ｂの先端１４ａと１４ｂの間の距離（Ｚ）（mm）を示している。
また、ダミー電極最外層長さＤ１は、複数のダミー電極層７ａ，７ｂ……のうち、最もセラミック素子１の下面に近い（内部電極から離れた）ダミー電極７ａの長さ（Ｄ１）の値（mm）を示している。
また、ダミー電極最内層長さＤ２は、ダミー電極層７ａ，７ｂ……７ｘのうち、最も内部電極配設部Ａに近い（上側の）ダミー電極７ｘの長さ（Ｄ２）（mm）を示している。

また、同様にして、図３〜９および表１〜３に示す、実施例２，実施例３，実施例４，実施例５，実施例６，実施例７，実施例８，および実施例９の積層セラミックコンデンサ（試料）を作製した。

図２〜図９は、各実施例の積層セラミックコンデンサの要部構成を示す図である。なお、図２は、比較しやすいように、上述の実施例１に示す積層セラミックコンデンサの要部構成を示したものである。

図３は、実施例２にかかる積層セラミックコンデンサの要部構成を示す図であり、この積層セラミックコンデンサにおいては、ダミー電極７を２層のダミー電極層から構成している。

また、図４は、実施例３にかかる積層セラミックコンデンサの要部構成を示す図であり、この積層セラミックコンデンサにおいては、ダミー電極７を８層に増やしている。
なお、上記実施例１〜３の積層セラミックコンデンサはいずれも、複数のダミー電極層が、実装時に上方に位置するダミー電極層ほど、先端が外部電極に近い位置まで達するように構成されており、かつ、各ダミー電極層の両側の先端はそれぞれ仮想線と交差し、仮想線と当該外部電極により規定される領域にまで達している。

また、図５は、実施例４にかかる積層セラミックコンデンサの要部構成を示す図であり、この積層セラミックコンデンサにおいては、複数（５層）のダミー電極７のうち上側の２層のみ、両側の先端が仮想線Ｘと交差し、他のダミー電極７は仮想線Ｘと交差しないように構成されている。

また、図６は、実施例５にかかる積層セラミックコンデンサの要部構成を示す図であり、この積層セラミックコンデンサにおいては、複数（５層）のダミー電極７はすべて長さが同じで、いずれのダミー電極７も両端部が仮想線Ｘと交差している。
また、実施例６の積層セラミックコンデンサは、ダミー電極の一方の端部が外部電極に接続され、他方の端部のみが浮いたいわゆる片側ダミー電極である。ダミー電極の外部電極に接続されていない方の先端は、仮想線Ｘと交差するように構成されており、この構成は、実施例５の積層セラミックコンデンサのダミー電極の先端が仮想線Ｘと交差している状態を示す図６の場合と同様であるので、特に図示していない。

また、図７は、実施例７にかかる積層セラミックコンデンサの要部構成を示す図であり、この積層セラミックコンデンサにおいては、複数（５層）のダミー電極７と内部電極３ａ（３ｂ）の距離が、実施例１〜実施例６よりも小さくなっているとともに、下側の３層のダミー電極７が、仮想線Ｘにまで達するか、仮想線Ｘと交差するように構成されている。また、この実施例７のダミー電極７は一方の端部が外部電極に接続され、他方の端部のみが浮いたいわゆる片側ダミー電極であり、ダミー電極７の図７に示されていない方の端部は外部電極に接続されている。

また、また、図８は、実施例８にかかる積層セラミックコンデンサの要部構成を示す図であり、この積層セラミックコンデンサにおいては、複数（５層）のダミー電極７と内部電極３ａ（３ｂ）の距離が、実施例１〜実施例６よりも小さくなっているとともに、内部電極３ａ（３ｂ）に近いダミー電極７ほど、長さが短くなっており、下側の２層のダミー電極７のうち、上側のダミー電極７の両側の先端が仮想線Ｘにまで達し、下側のダミー電極７の両側の先端が仮想線Ｘと交差するように構成されている。

また、図９は、実施例９にかかる積層セラミックコンデンサの要部構成を示す図であり、この積層セラミックコンデンサにおいては、複数（５層）のダミー電極７と内部電極３ａ（３ｂ）の距離が、実施例１〜実施例６よりも小さくなっているとともに、ダミー電極７はいずれも長さが同じであり、下側の３層のうち、上側のダミー電極７の両側の先端が仮想線Ｘにまで達し、下側の２層のダミー電極７の両側の先端が仮想線Ｘと交差するように構成されている。

また、比較のため、図１０〜１２に示すような比較例１，２，３の積層セラミックコンデンサを作製した。

図１０は、比較例１の積層セラミックコンデンサの要部構成を示す図であり、この積層セラミックコンデンサにおいては、複数（５層）のダミー電極７と内部電極３ａ（３ｂ）の距離が、実施例１〜実施例６よりも小さくなっており、かつ、ダミー電極７は長さが短く、すべてのダミー電極７は仮想線Ｘに達していない。

また、図１１は、比較例２の積層セラミックコンデンサの要部構成を示す図であり、この積層セラミックコンデンサは、複数（５層）のダミー電極７と内部電極３ａ（３ｂ）の距離が、実施例１〜実施例６よりも小さくなっており、各ダミー電極７はすべて長さが同じで、いずれのダミー電極７も仮想線Ｘに達していない。また、この比較例２のダミー電極７は一方の端部が外部電極に接続され、他方の端部のみが浮いたいわゆる片側ダミー電極であり、ダミー電極７の図１１に示されていない方の端部は外部電極に接続されている。

また、図１２は、比較例３の積層セラミックコンデンサの要部構成を示す図であり、この積層セラミックコンデンサは、複数（５層）のダミー電極７と内部電極３ａ（３ｂ）の距離が、実施例１〜実施例６よりも小さくなっており、各ダミー電極７はすべて長さが同じで、いずれのダミー電極７も仮想線Ｘに達していない。

また、比較のため、ダミー電極を備えていない従来の積層セラミックコンデンサ（従来例１）を作製した。

それから、上述のようにして作製した各積層セラミックコンデンサにつき、実装時の静電容量低下の程度を比較するため、たわみ強度試験を行った。なお、たわみ強度試験は、ＪＩＳ−Ｃ６４２９に準じて行った。
たわみ強度試験では、基板としてガラスエポキシ基板を用い、リフロー炉はんだ付け、加圧速度１mm／秒の条件で基板をたわませ、静電容量が−１２．５％低下時の基板変位量をたわみ量とした（ｎ＝２０ヶ）。

また、得られた積層セラミックコンデンサの熱応力に対する信頼性を確認するため、はんだ耐熱試験を行った。
はんだ耐熱試験は、積層セラミックコンデンサをはんだに浸漬しその際のショート発生率を比較した。なお、はんだ耐熱試験は、はんだ温度：室温＋３５０℃、はんだ浸漬速度：４０mm／秒、浸漬時間：３秒、ｎ＝５０ヶの条件で行った。

その結果を表１，表２，表３，表４に示す。

表３から明らかなように、従来例１の積層セラミックコンデンサの場合、たわみ強度が平均値で２．８mmとなっているのに対し、実施例の積層セラミックコンデンサの場合、最も効果の小さい実施例７（図７），８（図８），９（図９）の積層セラミックコンデンサでも、たわみ強度は平均値で３．５〜３．６mmに向上し、他の実施例１〜６（図２〜図６）の積層セラミックコンデンサの場合、実施例４（図５）および実施例６の積層セラミックコンデンサでは、たわみ強度が平均値で５mm以上、実施例１、２、３および５の積層セラミックコンデンサ（図２，３，４，６）では、たわみ強度が平均値で６mm以上にまで向上することが確認された。また、ダミー電極は設けているが本願発明の要件を満たしていない比較例１〜３の試料の場合、たわみ強度の向上は不十分であることが確認された。

また、はんだ耐熱性試験におけるショート発生率についてみた場合、従来例１の積層セラミックコンデンサの場合、ショート発生率が８．０％となっているのに対し、実施例の積層セラミックコンデンサの場合、最も効果の小さい実施例７（図７），８（図８），９（図９）の積層セラミックコンデンサでも、ショート発生率は、２．０〜４．０％であり、他の実施例１〜６（図２〜図６）の積層セラミックコンデンサの場合、ショート発生率は０％であり、本願発明の実施例の積層セラミックコンデンサにおいては、優れたはんだ耐熱性が実現されていることが確認された。

なお、比較例１〜３の試料ではショート発生率が６．０％となっており、必ずしも十分な効果が得られないことが確認された。

なお、図１３(ａ)，(ｂ)は、積層セラミックコンデンサへのクラックの発生態様の典型例を模式的に示す図であり、図１３(ａ)は、ダミー電極を備えていない積層セラミックコンデンサ（従来例１）にクラックが発生した状態を示しており、図１３(ｂ)は、ダミー電極を配設しているがダミー電極の長さが短く、仮想線Ｘに達していない積層セラミックコンデンサ（比較例２および３）にクラックが発生した状態を示している。図１３(ａ)，(ｂ)のようにクラックが発生した場合、静電容量不足やショート不良が発生し、製品は不良品となる。なお、図１３において、図１と同一符号を付した部分は、同一または相当部分を示している。

上述の実施例の結果から、ダミー電極を複数のダミー電極層から構成し、内部電極の、セラミック素子の端面への引き出し位置のうち、実装時に最も下側になる引き出し位置から、当該端面に形成され、実装時に下面側となるセラミック素子の下面側となる側面にまで回り込んだ外部電極の先端まで仮想線を引いた場合に、実装時に下側になる下側外層部に配設されたダミー電極（ダミー電極層）のうち、少なくとも一部のダミー電極層が仮想線に達するか、または仮想線Ｘと交差するようにした場合、積層セラミックコンデンサの実装時および実装後の熱的、機械的応力の集中により、外部電極端部付近から発生するクラックを、ダミー電極の端部付近の、容量取得用の内部電極を切断しない領域（クラック誘導経路）に導くことが可能になり、静電容量、絶縁抵抗の低下およびショートの発生を抑制し、信頼性の高い積層セラミックコンデンサを得ることが可能になることがわかる。

［本願発明の他の実施例］
図１４(ａ)，(ｂ)は、本願発明の他の実施例にかかる積層セラミックコンデンサを示す断面図である。なお、図１４(ａ)，(ｂ)において、図１と同一符号を付した部分は、同一または相当部分を示している。

この積層セラミックコンデンサは、上記実施例１（図１）の積層セラミックコンデンサと基本的には同様の構成を備えているが、ダミー電極のみではなく、外部電極側ダミー電極を備えている点において構成が異なっている。
すなわち、この積層セラミックコンデンサにおいては、図１４に示すように、セラミック素子１の下側外層部Ｂ２には、セラミック素子１の下面側から順に３層のダミー電極層７ａ，７ｂ（７ｎ）……７ｘが配設されており、このダミー電極層７ａ，７ｂ（７ｎ）……７ｘからダミー電極７が構成されている。
なお、図１４では、３層のダミー電極層を持つ場合について説明したが、層数はこれに限られるものではない。
ダミー電極層７ａ，７ｂ（７ｎ）……７ｘは、セラミック素子１の中央側領域に配設され、先端部が仮想線Ｘと当該外部電極４ａ，４ｂにより規定される領域Ｒ内に達している。
また、セラミック素子１の中央側領域に配設されたダミー電極層７ａ，７ｂ（７ｎ）の両側には、一端側がダミー電極層７ａ、および７ｂ（７ｎ）の端部との間に所定の隙間（ギャップ）Ｇが形成される位置にまで達し、他端側が外部電極４ａ，４ｂに接続されるような態様で、仮想線Ｘと当該外部電極４ａ，４ｂにより規定される領域Ｒに配設された外部電極側ダミー電極層１７ａ、および外部電極側ダミー電極層１７ｂ（１７ｎ）が配設されている。なお、外部電極側ダミー電極層１７ａ，１７ｂ（１７ｎ）から外部電極側ダミー電極１７が構成されている。
ただし、ダミー電極層７ｘの両端側には、外部電極側ダミー電極層は配設されていない。

この実施例の積層セラミックコンデンサにおいては、セラミック素子１の中央側領域に配設されたダミー電極層７ａ，７ｂ（７ｎ）と、その両側に配設された、外部電極側ダミー電極層１７ａ，１７ｂ（１７ｎ）の隙間Ｇがクラック誘導経路Ｙとして機能することになり、クラック誘導経路Ｙがより確実に規定されるため、さらに確実にクラックを容量取得用の内部電極を切断しない領域（クラック誘導経路）に導くことが可能になる。
なお、ダミー電極を、一方の先端部のみが仮想線と外部電極により規定される領域内に達し、他方は外部電極に接続された構成とすることも可能である。また、ダミー電極層および外部電極側ダミー電極層の配設数に制約はなく、一つまたは二つ以上の任意のダミー電極および外部電極側ダミー電極層を配設することが可能である。

なお、本願発明は、上記の各実施例に限定されるものではなく、ダミー電極および外部電極側ダミー電極層の具体的な形状や積層数、セラミック素子の具体的な構成（内部電極の積層数、下側および上側外層部の厚み、内部電極配設部の厚みなど）、外部電極の具体的な配設態様などに関し、発明の要旨の範囲内において、種々の応用、変形を加えることが可能である。

上述のように、本願発明によれば、積層セラミックコンデンサの実装時および実装後の熱的、機械的応力の集中により、外部電極端部付近から発生するクラックを、ダミー電極を配設することにより形成されたクラック誘導経路（例えば、容量取得用の内部電極を切断しない領域）に導くことが可能になり、外部電極端部付近からクラックが発生した場合にも、クラックが内部電極にまで達することを防止して、所望の特性を確保することが可能な信頼性の高い積層セラミックコンデンサを得ることが可能になる。
したがって、本願発明は、セラミック素子中にセラミック層を介して複数の内部電極が積層配設され、かつ、表面に外部電極が形成された構造を有する積層セラミックコンデンサに広く適用することが可能である。

(ａ)は本願発明の実施例にかかる積層セラミックコンデンサを示す断面図であり、(ｂ)は要部を拡大して示す図である。 本願発明の実施例１の積層セラミックコンデンサの要部構成を示す図である。 本願発明の実施例２の積層セラミックコンデンサの要部構成を示す図である。 本願発明の実施例３の積層セラミックコンデンサの要部構成を示す図である。 本願発明の実施例４の積層セラミックコンデンサの要部構成を示す図である。 本願発明の実施例５の積層セラミックコンデンサの要部構成を示す図である。 本願発明の実施例７の積層セラミックコンデンサの要部構成を示す図である。 本願発明の実施例８の積層セラミックコンデンサの要部構成を示す図である。 本願発明の実施例９の積層セラミックコンデンサの要部構成を示す図である。 比較例１の積層セラミックコンデンサの要部構成を示す断面図である。 比較例２の積層セラミックコンデンサの要部構成を示す断面図である。 比較例３の積層セラミックコンデンサの要部構成を示す断面図である。 (ａ)，(ｂ)は積層セラミックコンデンサへのクラックの発生態様を示す図である。 (ａ)は本願発明の他の実施例にかかる積層セラミックコンデンサを示す断面図であり、(ｂ)は要部を拡大して示す図である。 従来の積層セラミックコンデンサを示す断面図である。 回路基板上に、従来の積層セラミックコンデンサを実装した状態を示す図である。 回路基板上に、従来の他の積層セラミックコンデンサを実装した状態を示す図である。

符号の説明

１ セラミック素子
２ セラミック層
３ａ，３ｂ 内部電極
４ａ，４ｂ 外部電極
５ Ｎｉめっき膜
６ Ｓｎめっき膜
７ ダミー電極
７ａ，７ｂ（７ｎ），７ｘ ダミー電極層
１４ａ，１４ｂ セラミック素子の側面に回り込んだ外部電極の先端
１５ クラック
１７ 外部電極側ダミー電極
１７ａ，１７ｂ（１７ｎ） 外部電極側ダミー電極層
Ａ 内部電極配設部
Ｂ１ 上側外層部
Ｂ２ 下側外層部
Ｄ１ ダミー電極最外層長さ
Ｄ２ ダミー電極最内層長さ
ｅ 外部電極のセラミック素子の側面への回り込み部分の長さ
Ｇ 隙間
Ｌ セラミック積層素子の長さ
Ｒ 仮想線と外部電極により規定される領域
Ｘ 仮想線
Ｙ クラック誘導経路
Ｚ 外部電極の先端間の距離（外部電極端間距離）（Ｌ−２ｅ）

Claims (7)

1. セラミック素子と、セラミック素子の端面および該端面に連続する側面の両端部に形成された外部電極を具備する積層セラミックコンデンサにおいて、
   セラミック素子が、セラミック層を介して、複数の内部電極が互いに対向するように配設された内部電極配設部と、内部電極配設部の上側および下側に配設されたセラミック層である上側外層部および下側外層部とを備え、
   少なくとも実装時に下側になる下側外層部には、積層セラミックコンデンサの機能に影響を与えないダミー電極が配設され、かつ、
   前記内部電極の、前記セラミック素子の端面への引き出し位置のうち、実装時に最も下側になる引き出し位置から、当該端面に形成され、実装時に下面側となる前記セラミック素子の側面にまで回り込んだ前記外部電極の先端まで仮想線を引いた場合に、前記下側外層部に配設された前記ダミー電極の先端が、前記仮想線と当該外部電極により規定される領域の外側から前記仮想線と接する位置に達するか、または、前記仮想線と交差し、前記仮想線と当該外部電極により規定される領域にまで達しており、実装状態で積層セラミックコンデンサに応力が加わった場合に前記下側外層部に発生するクラックを通過させるクラック誘導経路が形成され、前記クラックが積層セラミックコンデンサの機能に影響を与える内部電極を切断することなく、前記下側外層部を通過するように構成されていること
   を特徴とする積層セラミックコンデンサ。
2. 前記ダミー電極がセラミックグリーンシート層を介して積層された複数のダミー電極層から構成されており、かつ、前記下側外層部に積層されたダミー電極のうち、積み重ね方向における最も上側の、内部電極に最も近接したダミー電極の先端が、前記仮想線と接する位置に達するか、または、前記仮想線と交差し、前記仮想線と当該外部電極により規定される領域にまで達していることを特徴とする請求項１記載の積層セラミックコンデンサ。
3. 前記ダミー電極がセラミックグリーンシート層を介して積層された複数のダミー電極層から構成されており、かつ、前記下側外層部に積層されたダミー電極のうち、積み重ね方向における最も下側の、内部電極から最も離れたダミー電極の先端が、前記仮想線と接する位置に達するか、または、前記仮想線と交差し、前記仮想線と当該外部電極により規定される領域にまで達していることを特徴とする請求項１または２記載の積層セラミックコンデンサ。
4. 前記ダミー電極がセラミックグリーンシート層を介して積層された複数のダミー電極層から構成されており、かつ、前記下側外層部に積層されたすべてのダミー電極の先端が、前記仮想線と接する位置に達するか、または、前記仮想線と交差し、前記仮想線と当該外部電極により規定される領域にまで達していることを特徴とする請求項１記載の積層セラミックコンデンサ。
5. 前記ダミー電極がセラミックグリーンシート層を介して積層された複数のダミー電極層から構成されており、かつ、前記下側外層部に積層されたダミー電極の、積み重ね方向における最も上側の、内部電極に最も近接したダミー電極のほうが、積み重ね方向における最も下側の、内部電極から最も離れたダミー電極よりも長いことを特徴とする請求項１〜４記載の積層セラミックコンデンサ。
6. 前記ダミー電極がセラミックグリーンシート層を介して積層された複数のダミー電極層から構成されており、実装時に上方に位置するダミー電極層ほど、先端が外部電極に近い位置まで達するように構成されていることを特徴とする請求項５記載の積層セラミックコンデンサ。
7. (ａ)少なくとも一方の先端部が前記仮想線と当該外部電極により規定される領域内に達する前記ダミー電極と、(ｂ)一端側が前記ダミー電極の前記領域に達する先端部との間に所定の隙間が形成される位置にまで達し、他端側が外部電極に接続されるような態様で、前記仮想線と当該外部電極により規定される領域に配設された外部電極側ダミー電極とを備え、
   前記ダミー電極と、前記外部電極側ダミー電極との隙間が、前記クラックが通過するクラック誘導経路となるように構成されていること
   を特徴とする請求項１〜６記載の積層セラミックコンデンサ。

Images