JP2015019038A - 積層セラミックキャパシタ及びその実装基板 - Google Patents

積層セラミックキャパシタ及びその実装基板 Download PDF

Info

Publication number
JP2015019038A
JP2015019038A JP2013214548A JP2013214548A JP2015019038A JP 2015019038 A JP2015019038 A JP 2015019038A JP 2013214548 A JP2013214548 A JP 2013214548A JP 2013214548 A JP2013214548 A JP 2013214548A JP 2015019038 A JP2015019038 A JP 2015019038A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
multilayer ceramic
ceramic capacitor
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013214548A
Other languages
English (en)
Other versions
JP5916682B2 (ja
Inventor
パク・サン・ス
San-Soo Park
パク・フン・キル
Heung Kil Park
パク・ミン・チョル
Mn-Chol Park
Original Assignee
サムソン エレクトロ−メカニックス カンパニーリミテッド.
Samsung Electro-Mechanics Co Ltd
サムソン エレクトロ−メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020130080241A priority Critical patent/KR101504015B1/ko
Priority to KR10-2013-0080241 priority
Application filed by サムソン エレクトロ−メカニックス カンパニーリミテッド., Samsung Electro-Mechanics Co Ltd, サムソン エレクトロ−メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ−メカニックス カンパニーリミテッド.
Publication of JP2015019038A publication Critical patent/JP2015019038A/ja
Application granted granted Critical
Publication of JP5916682B2 publication Critical patent/JP5916682B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Abstract

【課題】アコースティックノイズを低減させることができる積層セラミックキャパシタ及びその実装基板を提供する。
【解決手段】積層セラミックキャパシタは、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、上記第3及び第4端面に形成された第1及び第2外部電極と、上記第5及び第6側面に形成された第1及び第2端子電極と、本体内において上記誘電体層を介して対向するように配置され、第1端子電極及び第1外部電極にともに接続された第1内部電極と第2端子電極及び第2外部電極にともに接続された第2内部電極を含む活性層と、上記活性層の上部及び下部に形成された上部及び下部カバー層と、上部または下部カバー層内における一つの誘電体層において対向するように配置され、第1端子電極と接続された第3内部電極と第2端子電極と接続された第4内部電極と、を含む。
【選択図】図2

Description

本発明は、積層セラミックキャパシタ及びその実装基板に関する。
積層チップ電子部品の一つである積層セラミックキャパシタ(MLCC、multi−layered ceramic capacitor)は、小型でありながら、高容量が保障され、実装が容易であるという長所により、多様な電子装置の部品として用いられることができる。
例えば、上記積層セラミックキャパシタは、液晶表示装置(LCD、liquid crystal display)及びプラズマ表示装置パネル(PDP、plasma display panel)などの映像機器、コンピュータ、個人携帯用端末機(PDA、personal digital assistants)及び携帯電話などの多様な電子製品の回路基板に装着されて電気を充填または放電させる役割をするチップ形態のコンデンサとして用いられることができる。
このような積層セラミックキャパシタは、複数の誘電体層と、上記誘電体層の間に異なる極性を有する内部電極と、が交互に積層された構造を有することができる。
このとき、上記誘電体層は圧電性を有するため、上記積層セラミックキャパシタに直流または交流電圧が印加されると、上記内部電極の間で圧電現象が発生して周波数に応じてセラミック本体の体積を膨張及び収縮させながら周期的に振動を発生させる可能性がある。
このような振動は、上記積層セラミックキャパシタの外部電極及び上記外部電極と回路基板とを連結するはんだを通じて回路基板に伝達され、上記回路基板全体が音響反射面となり、雑音となる振動音を発生させる。
上記振動音は、人に不快感を与える20〜20,000Hz領域の可聴周波数に該当し、このように人に不快感を与える振動音をアコースティックノイズ(acoustic noise)という。
最近の電子機器には、部品の低騒音化に伴い、このような積層セラミックキャパシタにおいて発生するアコースティックノイズがより顕著に現れる可能性があるため、積層セラミックキャパシタから発生するアコースティックノイズを低減させることができる研究に対するニーズが求められている。
このようなアコースティックノイズを低減させる方案としては、金属からなるフレームを用いて回路基板において積層セラミックキャパシタを一定間隔離隔して実装する方法が用いられた。
しかし、上記金属フレームを用いてアコースティックノイズを一定水準に低減させるためには、回路基板からの金属フレームの高さを一定高さ以上に高める必要があった。
また、このような回路基板からの金属フレームの高さ増加は積層セラミックキャパシタが実装された製品の高さを増加させる原因になり得るため、高さ制限があるセットには用いられることができないという問題があった。
下記特許文献1には、ESR(等価直列抵抗)を向上し、連結不良の発生を抑制することができる積層セラミックキャパシタが開示されている。
特開2011−108785号公報
当技術分野では、積層セラミックキャパシタのアコースティックノイズを効果的に低減させることができる新たな方案が求められてきた。
本発明の一側面は、複数の誘電体層を含み、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、上記セラミック本体の上記第3及び第4端面に形成された第1及び第2外部電極と、上記セラミック本体の上記第5及び第6側面に形成された第1及び第2端子電極と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記第1端子電極及び上記第1外部電極にともに接続された第1内部電極と上記第2端子電極及び上記第2外部電極にともに接続された第2内部電極を含む活性層と、上記活性層の上部及び下部に形成された上部及び下部カバー層と、上記上部及び下部カバー層内における一つの誘電体層において対向するように配置され、上記第1端子電極と接続された第3内部電極及び上記第2端子電極と接続された第4内部電極と、を含む積層セラミックキャパシタを提供する。
本発明の一実施形態において、上記第3及び第4内部電極が配置された層には、上記第1及び第2外部電極とそれぞれ接続された第1及び第2ダミー電極が形成されることができる。
本発明の一実施形態において、上記第3及び第4内部電極は、櫛歯状を有することができる。
本発明の他の側面は、複数の誘電体層を含み、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、上記セラミック本体の上記第3及び第4端面に形成された第1及び第2外部電極と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記第1及び第2外部電極とそれぞれ電気的に接続された第1及び第2内部電極を含む活性層と、上記活性層の上部及び下部に形成された上部及び下部カバー層と、上記上部及び下部カバー層内における一つの誘電体層において長さ方向に対向するように配置され、上記第1及び第2外部電極とそれぞれ接続された第1及び第2ダミー電極と、を含む積層セラミックキャパシタを提供する。
本発明の一実施形態において、上記第1及び第2ダミー電極が配置された層には、上記第1及び第2ダミー電極の間に誘電体層の長さ方向に離隔されるようにフローティング電極が形成されることができる。
本発明の一実施形態において、上記第1及び第2ダミー電極は、櫛歯状を有することができる。
本発明のさらに他の側面は、上部に第1及び第2電極パッドを有する回路基板と、上記回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、複数の誘電体層を含み、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、上記セラミック本体の上記第3及び第4端面に形成され、上記第1及び第2電極パッドとそれぞれ電気的に連結された第1及び第2外部電極と、上記セラミック本体の上記第5及び第6側面に形成される第1及び第2端子電極と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記第1端子電極及び上記第1外部電極にともに接続された第1内部電極と上記第2端子電極及び上記第2外部電極にともに接続された第2内部電極を含む活性層と、上記活性層の上部及び下部に形成された上部及び下部カバー層と、上記上部及び下部カバー層内における一つの誘電体層において対向するように配置され、上記第1端子電極と接続された第3内部電極及び上記第2端子電極と接続された第4内部電極と、を含む積層セラミックキャパシタの実装基板を提供する。
本発明のさらに他の側面は、上部に第1及び第2電極パッドを有する回路基板と、上記回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、複数の誘電体層を含み、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、上記セラミック本体の上記第3及び第4端面に形成され、上記第1及び第2電極パッドとそれぞれ電気的に連結された第1及び第2外部電極と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記第1及び第2外部電極とそれぞれ電気的に接続された第1及び第2内部電極を含む活性層と、上記活性層の上部及び下部に形成された上部及び下部カバー層と、上記上部及び下部カバー層内において一つの誘電体層に長さ方向に対向するように配置され、上記第1及び第2外部電極とそれぞれ接続された第1及び第2ダミー電極と、を含む積層セラミックキャパシタの実装基板を提供する。
本発明の一実施形態によると、積層セラミックキャパシタにおいて圧電現象によって発生された振動が第3及び第4内部電極により吸収されることで、回路基板に伝達されて発生されるアコースティックノイズを低減させることができる効果がある。
本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。 (a)から(c)は図1の積層セラミックキャパシタに適用される第1から第4内部電極と第1及び第2ダミー電極を示した斜視図である。 図1のA−A’線に沿った断面図である。 本発明の一実施形態による積層セラミックキャパシタの実装基板を概略的に示した斜視図である。 本発明の一実施形態による積層セラミックキャパシタに適用される第3及び第4内部電極の他の例を示した斜視図である。 本発明の一実施形態による積層セラミックキャパシタに適用される第3及び第4内部電極のさらに他の例を示した斜視図である。 本発明の他の実施形態による積層セラミックキャパシタを概略的に示した斜視図である。 (a)から(c)は図7の積層セラミックキャパシタに適用される内部電極、ダミー電極及びフローティング電極を示した斜視図である。 図7のB−B’線に沿った断面図である。 本発明の他の実施形態による積層セラミックキャパシタの実装基板を概略的に示した斜視図である。 本発明の他の実施形態による積層セラミックキャパシタに適用されるダミー電極の他の例を示した斜視図である。 本発明の他の実施形態による積層セラミックキャパシタに適用されるダミー電極の他の例を示した斜視図である。 本発明の他の実施形態による積層セラミックキャパシタに適用されるダミー電極の他の例を示した斜視図である。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
積層セラミックキャパシタ
図1及び図3を参照すると、本実施形態の積層セラミックキャパシタ100は、複数の誘電体層111が厚さ方向に積層されたセラミック本体110と、第1及び第2外部電極131、132と、第1及び第2端子電極141、142と、第1から第4内部電極121〜124と、を含む。
セラミック本体110は、複数の誘電体層111を積層してから焼成したもので、隣接するそれぞれの誘電体層111間の境界は確認できないほど一体化されていることができる。
また、セラミック本体110は六面体状を有することができる。本実施形態では、セラミック本体110の対向する厚さ方向の端面を第1及び第2主面、上記第1及び第2主面を連結し、対向する長さ方向の端面を第3及び第4端面、対向する幅方向の端面を第5及び第6側面と定義する。
このとき、積層セラミックキャパシタ100の長さ−厚さ方向断面において、内部電極が配置されて容量が形成される部分を活性層、上記活性層を除いた部分をマージン部と定義することができる。
上記マージン部において厚さ方向に上記活性層の上部マージン部及び下部マージン部を、特に、上部カバー層112及び下部カバー層113と定義することができる。
上部カバー層112及び下部カバー層113は、第1または第2内部電極121、122の間に形成された誘電体層111と同様にセラミックシートが焼結されることで形成されることができる。
また、上部カバー層112及び下部カバー層113を含む複数の誘電体層は、焼結された状態で、隣接する誘電体層間の境界は走査電子顕微鏡(SEM、scanning electron microscope)を利用せずには確認できないほど一体化されていることができる。
誘電体層111は、高誘電率のセラミック材料を含むことができる。例えば、チタン酸バリウム(BaTiO)系セラミック粉末などを含むことができるが、十分な静電容量が得られるものであれば、本発明はこれに限定されない。
また、誘電体層111には、上記セラミック粉末とともに、必要に応じて、遷移金属酸化物または炭化物、希土類元素、マグネシウム(Mg)またはアルミニウム(Al)などのような多様な種類のセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などがさらに添加されることができる。
図2の(a)及び(b)を参照すると、第1及び第2内部電極121、122は、異なる極性を有する電極で、誘電体層111を形成するセラミックシート上の少なくとも一面に形成されて積層され、セラミック本体110内においてそれぞれの誘電体層111を介して上記第5及び第6側面を通じて交互に露出する第1及び第2リード部121a、122aを有する。また、第1及び第2内部電極121、122は、これとともにそれぞれセラミック本体110の上記第3及び第4端面を通じて露出する。
このとき、第1及び第2内部電極121、122は、その間に配置された誘電体層111によって電気的に絶縁され、積層セラミックキャパシタ100の静電容量は上記キャパシタ部において第1及び第2リード部121a、122aを除いて誘電体層111の積層方向に沿って重畳される第1及び第2内部電極121、122の面積と比例するようになる。
また、第1及び第2内部電極121、122は導電性金属で形成される。例えば、銀(Ag)、鉛(Pb)、白金(Pt)、ニッケル(Ni)及び銅(Cu)のうち一つまたはこれらの合金からなるものを用いることができるが、本発明はこれに限定されない。
図2の(c)を参照すると、第3及び第4内部電極123、124は、上部または下部カバー層112、113における一つの誘電体層において対向するように配置される。第3及び第4内部電極123、124は、第1端子電極141及び第2端子電極142とそれぞれ接続されるように第5及び第6側面を通じてそれぞれ露出する第3及び第4リード部123a、124aを有する。
また、第3及び第4内部電極123、124が配置された誘電体層には、第1及び第2外部電極131、132とそれぞれ接続された第1及び第2ダミー電極125、126が形成される。第3及び第4内部電極123、124は、第1及び第2ダミー電極125、126とそれぞれ誘電体層の長さ方向に離隔されてギャップを有する。
一方、第3及び第4内部電極1230、1240、1230’、1240’は、図5及び図6に示されているように、櫛歯状を有することができる。
第1及び第2外部電極131、132はセラミック本体110の第3及び第4端面に形成され、第1及び第2端子電極141、142はセラミック本体110の上記第5及び第6側面に形成される。
このとき、第1外部電極131には第1内部電極121が露出した部分と第1ダミー電極125が接続され、第2外部電極132には第2内部電極122が露出した部分と第2ダミー電極126が接続される。
また、第1端子電極141には第1内部電極121の第1リード部121aと第3内部電極123の第3リード部123aが接続され、第2端子電極142には第2内部電極122の第2リード部122aと第4内部電極124の第4リード部124aが接続される。
このような第1及び第2外部電極131、132と第1及び第2端子電極141、142は、導電性金属を含む導電性ペーストによって形成されることができる。
上記導電性金属は、これに制限されないが、ニッケル(Ni)、銅(Cu)、すず(Sn)またはこれらの合金であることができる。
上記導電性ペーストは絶縁性物質をさらに含むことができる。例えば、上記絶縁性物質はガラス(glass)であることができるが、これに制限されない。
このとき、第1及び第2外部電極131、132を形成する方法は、特に制限されないが、セラミック本体110をディッピング(dipping)して形成することができ、必要に応じて、めっきなどの他の方法を用いて形成することもできる。
一方、第1及び第2外部電極131、132上に第1及び第2めっき層(図示せず)を形成することができる。
上記第1及び第2めっき層は、第1及び第2外部電極131、132上に形成されたニッケル(Ni)めっき層と、上記ニッケルめっき層上に形成されたすず(Sn)めっき層と、を含むことができる。
このような第1及び第2めっき層は、積層セラミックキャパシタ100を回路基板などにはんだで実装するとき、相互間の接着強度を高めるためのもので、めっき処理は公知の方法によって行われることができ、環境に優しい鉛フリーめっきを施すことが好ましいが、本発明はこれに限定されない。
積層セラミックキャパシタの実装基板
図4は本発明の一実施形態による積層セラミックキャパシタの実装基板を概略的に示した斜視図である。
図4を参照すると、本実施形態による積層セラミックキャパシタ100の実装基板は、積層セラミックキャパシタ100が実装される回路基板210と、回路基板210の上面に離隔されるように形成された第1及び第2電極パッド220と、を含む。
ここで、積層セラミックキャパシタ100は、セラミック本体110の第2主面が回路基板210に相対するように実装され、第1及び第2外部電極131、132が第1及び第2電極パッド220上に接触されるように位置した状態において、はんだ230によって回路基板210と電気的に連結されることができる。
変形例
図7から図11を参照すると、本発明の他の実施形態の積層セラミックキャパシタ100’は、複数の誘電体層111が厚さ方向に積層されたセラミック本体110と、第1及び第2外部電極143、144と、第1及び第2ダミー電極152、153と、を含む。
ここで、上述した一実施形態と重複される部分は、その説明を省略する。
第1及び第2外部電極143、144はセラミック本体110の第3及び第4端面に形成され、第1及び第2内部電極121’、122’はセラミック本体110内において誘電体層を介して対向するように配置され、第1及び第2外部電極143、144とそれぞれ電気的に接続される。
第1及び第2ダミー電極152、153は、下部カバー層113内における一つの誘電体層において長さ方向に対向するように配置され、第1及び第2外部電極143、144とそれぞれ接続される。
このとき、第1及び第2ダミー電極152、153の間には、図8の(c)に示されているように、誘電体層の長さ方向に離隔されるようにフローティング電極151がさらに形成されることができる。
一方、図12に示されているように、第1及び第2ダミー電極1520、1530は、必要に応じて、櫛歯状を有することができる。また、第1及び第2ダミー電極1540、1550も、必要に応じて、櫛歯状を有することができる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
100 積層セラミックキャパシタ
110 セラミック本体
111 誘電体層
121〜124 第1から第4内部電極
125、126、152、153 第1及び第2ダミー電極
131、132 第1及び第2外部電極
133、134 第1及び第2端子電極
210 回路基板
220 第1及び第2電極パッド

Claims (12)

  1. 複数の誘電体層を含み、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、
    前記セラミック本体の前記第3及び第4端面に形成された第1及び第2外部電極と、
    前記セラミック本体の前記第5及び第6側面に形成された第1及び第2端子電極と、
    前記セラミック本体内において前記誘電体層を介して対向するように配置され、前記第1端子電極及び前記第1外部電極にともに接続された第1内部電極と前記第2端子電極及び前記第2外部電極にともに接続された第2内部電極を含む活性層と、
    前記活性層の上部及び下部に形成された上部及び下部カバー層と、
    前記上部または下部カバー層内における一つの誘電体層において対向するように配置され、前記第1端子電極と接続された第3内部電極及び前記第2端子電極と接続された第4内部電極と、を含む、積層セラミックキャパシタ。
  2. 前記第3及び第4内部電極が配置された層には、前記第1及び第2外部電極とそれぞれ接続された第1及び第2ダミー電極が形成される、請求項1に記載の積層セラミックキャパシタ。
  3. 前記第3及び第4内部電極は櫛歯状を有する、請求項1に記載の積層セラミックキャパシタ。
  4. 複数の誘電体層を含み、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、
    前記セラミック本体の前記第3及び第4端面に形成された第1及び第2外部電極と、
    前記セラミック本体内において前記誘電体層を介して対向するように配置され、前記第1及び第2外部電極とそれぞれ電気的に接続された第1及び第2内部電極を含む活性層と、
    前記活性層の上部及び下部に形成された上部及び下部カバー層と、
    前記上部または下部カバー層内における一つの誘電体層において長さ方向に対向するように配置され、前記第1及び第2外部電極とそれぞれ接続された第1及び第2ダミー電極と、を含む、積層セラミックキャパシタ。
  5. 前記第1及び第2ダミー電極が配置された層には、前記第1及び第2ダミー電極の間に誘電体層の長さ方向に離隔されるようにフローティング電極が形成される、請求項4に記載の積層セラミックキャパシタ。
  6. 前記第1及び第2ダミー電極は櫛歯状を有する、請求項4に記載の積層セラミックキャパシタ。
  7. 上部に第1及び第2電極パッドを有する回路基板と、
    前記回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、
    前記積層セラミックキャパシタは、複数の誘電体層を含み、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、前記セラミック本体の前記第3及び第4端面に形成され、前記第1及び第2電極パッドとそれぞれ電気的に連結された第1及び第2外部電極と、前記セラミック本体の前記第5及び第6側面に形成される第1及び第2端子電極と、前記セラミック本体内において前記誘電体層を介して対向するように配置され、前記第1端子電極及び前記第1外部電極にともに接続された第1内部電極と前記第2端子電極及び前記第2外部電極にともに接続された第2内部電極を含む活性層と、前記活性層の上部及び下部に形成された上部及び下部カバー層と、前記上部または下部カバー層内における一つの誘電体層において対向するように配置され、前記第1端子電極と接続された第3内部電極及び前記第2端子電極と接続された第4内部電極と、を含む、積層セラミックキャパシタの実装基板。
  8. 前記第3及び第4内部電極が配置された層に、前記第1及び第2外部電極とそれぞれ接続されるように第1及び第2ダミー電極が形成される、請求項7に記載の積層セラミックキャパシタの実装基板。
  9. 前記第3及び第4内部電極は櫛歯状を有する、請求項7に記載の積層セラミックキャパシタの実装基板。
  10. 上部に第1及び第2電極パッドを有する回路基板と、
    前記回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、
    前記積層セラミックキャパシタは、複数の誘電体層を含み、対向する厚さ方向の第1及び第2主面、長さ方向の第3及び第4端面及び幅方向の第5及び第6側面を有するセラミック本体と、前記セラミック本体の前記第3及び第4端面に形成され、前記第1及び第2電極パッドとそれぞれ電気的に連結された第1及び第2外部電極と、前記セラミック本体内において前記誘電体層を介して対向するように配置され、前記第1及び第2外部電極とそれぞれ電気的に接続された第1及び第2内部電極を含む活性層と、前記活性層の上部及び下部に形成された上部及び下部カバー層と、前記上部及び下部カバー層内における一つの誘電体層において長さ方向に対向するように配置され、前記第1及び第2外部電極とそれぞれ接続された第1及び第2ダミー電極と、を含む、積層セラミックキャパシタの実装基板。
  11. 前記第1及び第2ダミー電極が配置された層における前記第1及び第2ダミー電極の間において誘電体層の長さ方向に離隔されるようにフローティング電極が形成される、請求項10に記載の積層セラミックキャパシタの実装基板。
  12. 前記第1及び第2ダミー電極は櫛歯状を有する、請求項10に記載の積層セラミックキャパシタの実装基板。
JP2013214548A 2013-07-09 2013-10-15 積層セラミックキャパシタ及びその実装基板 Active JP5916682B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130080241A KR101504015B1 (ko) 2013-07-09 2013-07-09 적층 세라믹 커패시터 및 그 실장 기판
KR10-2013-0080241 2013-07-09

Publications (2)

Publication Number Publication Date
JP2015019038A true JP2015019038A (ja) 2015-01-29
JP5916682B2 JP5916682B2 (ja) 2016-05-11

Family

ID=52257235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013214548A Active JP5916682B2 (ja) 2013-07-09 2013-10-15 積層セラミックキャパシタ及びその実装基板

Country Status (4)

Country Link
US (1) US9024201B2 (ja)
JP (1) JP5916682B2 (ja)
KR (1) KR101504015B1 (ja)
CN (1) CN104282432B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109409A (ja) * 2013-10-25 2015-06-11 株式会社村田製作所 電子部品
US9672986B2 (en) * 2014-01-13 2017-06-06 Apple Inc. Acoustic noise cancellation in multi-layer capacitors
JP6672786B2 (ja) * 2015-12-25 2020-03-25 株式会社村田製作所 積層セラミック電子部品
EP3333862B1 (en) * 2016-12-06 2020-09-16 Werlatone, Inc. Multilayer capacitors
KR102029529B1 (ko) * 2016-12-19 2019-10-07 삼성전기주식회사 적층 세라믹 커패시터
KR20190066769A (ko) * 2017-12-06 2019-06-14 삼성전기주식회사 적층형 커패시터
KR102083992B1 (ko) * 2018-08-29 2020-03-03 삼성전기주식회사 전자 부품
CN110875134A (zh) * 2018-08-30 2020-03-10 三星电机株式会社 包括电容器阵列的电子组件及安装框架
KR102191250B1 (ko) 2018-10-10 2020-12-15 삼성전기주식회사 적층 세라믹 전자부품

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252104A (ja) * 2004-03-05 2005-09-15 Murata Mfg Co Ltd 積層セラミックコンデンサ
WO2007116566A1 (ja) * 2006-04-07 2007-10-18 Murata Manufacturing Co., Ltd. コンデンサ
JP2010080615A (ja) * 2008-09-25 2010-04-08 Tdk Corp 積層コンデンサ、積層コンデンサの実装構造及び積層コンデンサの製造方法
JP2010103176A (ja) * 2008-10-21 2010-05-06 Tdk Corp 積層コンデンサの製造方法
JP2012138415A (ja) * 2010-12-24 2012-07-19 Tdk Corp 積層コンデンサ
JP2012248846A (ja) * 2011-05-26 2012-12-13 Samsung Electro-Mechanics Co Ltd 積層セラミックコンデンサの回路基板の実装構造
JP2012256641A (ja) * 2011-06-07 2012-12-27 Tdk Corp 積層コンデンサ
JP2013093374A (ja) * 2011-10-24 2013-05-16 Murata Mfg Co Ltd 電子部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254528A (ja) * 1994-03-16 1995-10-03 Murata Mfg Co Ltd 積層型ノイズフィルタ
JPH07335473A (ja) * 1994-06-10 1995-12-22 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP4827157B2 (ja) 2002-10-08 2011-11-30 Tdk株式会社 電子部品
JP3847265B2 (ja) 2003-03-20 2006-11-22 Tdk株式会社 電子部品
JP4604553B2 (ja) * 2004-05-25 2011-01-05 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP4270395B2 (ja) 2005-03-28 2009-05-27 Tdk株式会社 積層セラミック電子部品
JP4335237B2 (ja) * 2006-07-21 2009-09-30 Tdk株式会社 貫通型積層コンデンサ
JP4656064B2 (ja) 2007-02-02 2011-03-23 Tdk株式会社 積層コンデンサ
JP4924490B2 (ja) * 2008-03-10 2012-04-25 Tdk株式会社 貫通型積層コンデンサ
US8056199B2 (en) * 2008-10-21 2011-11-15 Tdk Corporation Methods of producing multilayer capacitor
JP5170066B2 (ja) 2009-11-16 2013-03-27 Tdk株式会社 積層コンデンサ
JP5131263B2 (ja) 2009-12-22 2013-01-30 Tdk株式会社 積層コンデンサ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252104A (ja) * 2004-03-05 2005-09-15 Murata Mfg Co Ltd 積層セラミックコンデンサ
WO2007116566A1 (ja) * 2006-04-07 2007-10-18 Murata Manufacturing Co., Ltd. コンデンサ
JP2010080615A (ja) * 2008-09-25 2010-04-08 Tdk Corp 積層コンデンサ、積層コンデンサの実装構造及び積層コンデンサの製造方法
JP2010103176A (ja) * 2008-10-21 2010-05-06 Tdk Corp 積層コンデンサの製造方法
JP2012138415A (ja) * 2010-12-24 2012-07-19 Tdk Corp 積層コンデンサ
JP2012248846A (ja) * 2011-05-26 2012-12-13 Samsung Electro-Mechanics Co Ltd 積層セラミックコンデンサの回路基板の実装構造
JP2012256641A (ja) * 2011-06-07 2012-12-27 Tdk Corp 積層コンデンサ
JP2013093374A (ja) * 2011-10-24 2013-05-16 Murata Mfg Co Ltd 電子部品

Also Published As

Publication number Publication date
US20150014035A1 (en) 2015-01-15
US9024201B2 (en) 2015-05-05
CN104282432B (zh) 2017-04-12
KR20150006622A (ko) 2015-01-19
KR101504015B1 (ko) 2015-03-18
CN104282432A (zh) 2015-01-14
JP5916682B2 (ja) 2016-05-11

Similar Documents

Publication Publication Date Title
JP5916682B2 (ja) 積層セラミックキャパシタ及びその実装基板
KR101508539B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP5804577B2 (ja) 積層セラミックキャパシタ、その実装基板及び製造方法
JP6369853B2 (ja) 積層セラミックキャパシタ
KR101525689B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
JP2015019032A (ja) 積層セラミックキャパシタ及びその製造方法
KR101477405B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2015095647A (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
KR102214642B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP2015095646A (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
KR20150089277A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP2014187058A (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの実装基板及び積層セラミックキャパシタの製造方法
KR20190036265A (ko) 복합 전자부품 및 그 실장 기판
KR101740818B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR101539884B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP2015015445A (ja) 積層セラミックキャパシタ及びその実装基板並びに製造方法
KR20150019643A (ko) 적층 세라믹 커패시터
KR102189805B1 (ko) 적층형 커패시터 및 그 실장 기판
JP2016163041A (ja) 積層セラミックキャパシタ及びその実装基板
KR102004804B1 (ko) 복합 전자부품, 그 실장 기판
KR20190023551A (ko) 복합 전자부품, 그 실장 기판
KR20190021081A (ko) 복합 전자부품, 그 실장 기판
KR20150049162A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102064009B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR102109639B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151228

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160405

R150 Certificate of patent or registration of utility model

Ref document number: 5916682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250