TW202109571A - 具有超寬頻效能的多層陶瓷電容器 - Google Patents

具有超寬頻效能的多層陶瓷電容器 Download PDF

Info

Publication number
TW202109571A
TW202109571A TW109102903A TW109102903A TW202109571A TW 202109571 A TW202109571 A TW 202109571A TW 109102903 A TW109102903 A TW 109102903A TW 109102903 A TW109102903 A TW 109102903A TW 202109571 A TW202109571 A TW 202109571A
Authority
TW
Taiwan
Prior art keywords
electrode
multilayer ceramic
ceramic capacitor
capacitor
shield
Prior art date
Application number
TW109102903A
Other languages
English (en)
Inventor
瑪麗安 貝羅里尼
傑佛列 Ａ 賀恩
李察 Ｃ 范奧斯丁
Original Assignee
美商Ａｖｘ公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商Ａｖｘ公司 filed Critical 美商Ａｖｘ公司
Publication of TW202109571A publication Critical patent/TW202109571A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/22—Electrostatic or magnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本發明係針對一種多層陶瓷電容器。複數個作用電極可被配置在該電容器之一單片式主體內且與一縱向方向平行。一第一屏蔽電極可被配置在該單片式主體內且與該縱向方向平行。該第一屏蔽電極可與一第一外部端子連接。該第一屏蔽電極可具有各自與橫向方向對準且背對該第一外部端子之一第一縱向邊緣及一第二縱向邊緣。該第二縱向邊緣可在該縱向方向上自該第一縱向邊緣偏移一屏蔽電極偏移距離。一第二屏蔽電極可與一第二外部端子連接。該第二屏蔽電極可在Z方向上與該第一屏蔽電極大約對準。

Description

具有超寬頻效能的多層陶瓷電容器
本申請案係關於一種多層陶瓷電容器，且更特定而言係關於一種具有超寬頻效能的多層陶瓷電容器。
現代技術應用之多樣性產生對高效電子組件及供在其中使用之積體電路之一需求。電容器係用於濾波、耦合、旁路及此等現代應用之其他態樣之一基本組件，該等現代應用可包含無線通信、警報系統、雷達系統、電路切換、匹配網路及諸多其他應用。積體電路之速度及封裝密度之一急劇增加尤其需要耦合電容器技術之進步。當高電容耦合電容器經受諸多當前應用之高頻率時，效能特性變得越來越重要。由於電容器對於此一寬泛種類之應用至關重要，因此其等精度及效率係必不可少的。因此，電容器設計之諸多特定態樣已成為改良其等效能特性之一焦點。
根據本發明之一項實施例，一種寬頻多層陶瓷電容器可具有一第一端部及在垂直於一橫向方向之一縱向方向上與該第一端部間隔開之一第二端部。該橫向方向及縱向方向各自可垂直於一Z方向。該寬頻多層陶瓷可包含：一單片式主體，其包括複數個介電層；一第一外部端子，其沿著該第一端部而安置；及一第二外部端子，其沿著該第二端部而安置。該寬頻多層陶瓷可包含複數個作用電極，其等配置在該單片式主體內且與該縱向方向平行。該寬頻多層陶瓷可包含一第一屏蔽電極，其配置在該單片式主體內且與該縱向方向平行。該第一屏蔽電極可與該第一外部端子連接。該第一屏蔽電極可具有與該橫向方向對準且背對該第一外部端子之一第一縱向邊緣。該第一屏蔽電極可具有與該橫向方向對準且背對該第一外部端子之一第二縱向邊緣。該第二縱向邊緣可在該縱向方向上自該第一縱向邊緣偏移一屏蔽電極偏移距離。一第二屏蔽電極可與該第二外部端子連接且在該Z方向上與該第一屏蔽電極大約對準。
根據本發明之另一實施例，一種寬頻多層陶瓷電容器可具有一第一端部及在垂直於一橫向方向之一縱向方向上與該第一端部間隔開之一第二端部。該橫向方向及縱向方向可各自垂直於一Z方向。該寬頻多層陶瓷可包含：一單片式主體，其包括複數個介電層；一第一外部端子，其沿著該第一端部而安置；及一第二外部端子，其沿著該第二端部而安置。該寬頻多層陶瓷可包含複數個作用電極，其等配置在該單片式主體內且與該縱向方向平行。該寬頻多層陶瓷可包含一第一屏蔽電極，其配置在該單片式主體內且與該縱向方向平行。該第一屏蔽電極可與該第一外部端子連接。一第二屏蔽電極可配置在該單片式主體內且與該縱向方向平行。該第二屏蔽電極可與該第二外部端子連接。該第二屏蔽電極可在Z方向上與該第一屏蔽電極大約對準。可在該縱向方向上在該第一屏蔽電極與該第二屏蔽電極之間形成一屏蔽間隙距離。該電容器在該縱向方向上在該電容器之該第一端部與該第二端部之間具有一電容器長度。該電容器長度對該屏蔽間隙距離之一比率可大於約2。
根據本發明之另一實施例，揭示一種形成一寬頻多層陶瓷電容器之方法。該方法可包含在複數個作用電極層上形成複數個作用電極。該方法可包含在一屏蔽電極層上形成一第一屏蔽電極。該第一屏蔽電極可延伸至該電容器之一單片式主體之一第一端部。該第一屏蔽電極可具有與該橫向方向對準且背對該第一外部端子之一第一縱向邊緣。該第一屏蔽電極可具有與該橫向方向對準且背對該第一外部端子之一第二縱向邊緣。該第二縱向邊緣可在該縱向方向上自該第一縱向邊緣偏移一屏蔽電極偏移距離。該方法可包含在該屏蔽電極層上形成一第二屏蔽電極，該第二屏蔽電極延伸至該單片式主體之該第二端部且在該Z方向上與該第一屏蔽電極大約對準。該方法可包含將該複數個作用電極層與該屏蔽電極層堆疊以形成該單片式主體，使得該複數個作用電極層及複數個屏蔽電極與該電容器之一縱向方向平行。
相關申請案
本申請案主張於2019年2月27日提出申請之美國臨時申請案第62/811,111號及2019年1月28日提出申請之美國臨時申請案第62/797,523號的優先權，該申請案之全部內容係以引用的方式併入本文中。
熟習此項技術者將理解，本論述僅係一例示性實施例說明，而非意欲限制本發明之較寬泛態樣。
一般而言，本發明係針對一種多層陶瓷電容器。特定而言，本發明係針對一種在一單個單片式主體內含有交替介電層及電極層之多層陶瓷電容器。
複數個作用電極、一第一屏蔽電極及一第二屏蔽電極可配置在單片式主體內。該等屏蔽電極可經組態以改良電容器之回應特性(例如，插入損耗、返回損耗等)。該等屏蔽電極可具有界定一或多個步階之偏移縱向邊緣，舉例而言如下文參考圖1D所闡述。舉例而言，該第一屏蔽電極可與該第一外部端子連接。該第一屏蔽電極可具有與該橫向方向對準且背對該第一外部端子之一第一縱向邊緣。該第一屏蔽電極可具有與該橫向方向對準且背對該第一外部端子之一第二縱向邊緣。該第二縱向邊緣可在該縱向方向上自該第一縱向邊緣偏移一屏蔽電極偏移距離。一第二屏蔽電極可與該第二外部端子連接且在該Z方向上與該第一屏蔽電極大約對準。該寬頻多層陶瓷電容器可經組態以用於安裝至安裝表面，使得該等第一及第二屏蔽電極係介於該複數個作用電極層與該安裝表面之間。
該作用電極區域可包含作用電極，該等作用電極經組態以在一單組堆疊式電極內呈現複數個電容元件。舉例而言，一初級電容元件可在相對低頻率下有效而一次級電容元件可在相對中頻率及/或高頻率下有效。舉例而言，初級電容可在1 nF與500 nF內(諸如在約10 nF與100 nF內)，而次級電容可在1 pF與500 pF內(諸如在10 pF與100 pF內)。
本發明者已發現，此一組態可跨越一寬範圍之頻率而提供具有一低插入損耗之一多層陶瓷電容器。一般而言，插入損耗係穿過電容器之功率之損耗且可使用此項技術中通常已知之任何方法來量測。
該等屏蔽電極可以可呈現不同插入損耗特性之各種組態配置在單片式主體內。舉例而言，在一項實施例中，屏蔽電極可位於電容器之一作用電極區域與一底部表面之間。不具有屏蔽電極之一介電區域可位於電容器之作用電極區域與一頂部表面之間，舉例而言如下文參考圖1E所闡述。在此等實施例中，電容器可呈現自約1 GHz至約40 GHz之大於約-0.5 dB (在某些實施例中大於約-0.4 dB，在某些實施例中大於約-0.35 dB，且在某些實施例中大於約-0.3 dB)之一插入損耗。在某些實施例中，電容器可呈現在約10 GHz下大於約-0.4 dB (在某些實施例中在約10 GHz下大於約-0.35 dB，在某些實施例中大於約-0.3 dB，且在某些實施例中在約10 GHz下大於約-0.25 dB)之一插入損耗。電容器可呈現在約20 GHz下大於約-0.4 dB (在某些實施例中在約20 GHz下大於約-0.35 dB，且在某些實施例中在約20 GHz下大於約-0.3 dB)之一插入損耗。電容器可呈現在約30 GHz下大於約-0.4 dB (在某些實施例中在約30 GHz下大於約-0.35 dB，在某些實施例中在約30 GHz下大於約-0.3 dB，且在某些實施例中在約30 GHz下大於約-0.25 dB)之一插入損耗。電容器可呈現在約40 GHz下大於約-0.4 dB (在某些實施例中在約40 GHz下大於約-0.35 dB，在某些實施例中在約40 GHz下大於約-0.3 dB，且在某些實施例中在約40 GHz下大於約-0.25 dB)之一插入損耗。
在某些實施例中，寬頻多層陶瓷電容器可呈現在自約5 GHz至約20 GHz之自約-0.05 dB至約-0.4 dB (在某些實施例中自約10 GHz至約20 GHz之自約-0.05 dB至約-0.3 dB，在某些實施例中自約20 GHz至約30 GHz之自約-0.05 dB至約-0.3 dB，且在某些實施例中自約30 GHz至約40 GHz之自約-0.05 dB至約-0.3 dB)的範圍內之一插入損耗。
在另一實施例中，一或多個底部屏蔽電極可配置在電容器之作用電極區域與底部表面之間。一或多個頂部屏蔽電極可配置在電容器之作用電極區域與頂部表面之間，舉例而言如下文參考圖3B所闡述。在此等實施例中，當跨越自4 GHz至10 GHz之一頻率範圍進行量測時，插入損耗可係約-0.3 dB或更多，諸如約-0.28 dB或更大，諸如約-0.25 dB或更多，諸如約-0.23 dB或更多。
在此等實施例中，當跨越自13 GHz至20 GHz之一頻率範圍進行量測時，插入損耗可係約-0.4 dB或更多，諸如約-0.38 dB或更多，諸如約-0.35 dB或更多，諸如約-0.34 dB或更多。
在此等實施例中，當跨越自23 GHz至30 GHz之一頻率範圍進行量測時，插入損耗可係約-0.45 dB或更多，諸如約-0.4 dB或更多，諸如約-0.38 dB或更多，諸如約-0.35 dB或更多，諸如約-0.32 dB或更多。
在此等實施例中，當跨越自33 GHz至40 GHz之一頻率範圍進行量測時，插入損耗可係約-0.55 dB或更多，諸如約-0.5 dB或更多，諸如約-0.48 dB或更多，諸如約-0.45 dB或更多，諸如約-0.43 dB或更多。
該電容器長度對該屏蔽電極偏移距離之一比率可大於約2，在某些實施例中大於約5，在某些實施例中大於約10，在某些實施例中大於約15，在某些實施例中大於約20，且在某些實施例中大於約40。
第一屏蔽間隙距離及/或第二屏蔽間隙距離可係在自約10微米至約200微米(在某些實施例中自約20微米至約150微米，且在某些實施例中自約30微米至約80微米)的範圍內。
屏蔽電極偏移距離可在自約75微米至約300微米(在某些實施例中自約100微米至約250微米，且在某些實施例中自約125微米至約175微米)的範圍內。
在某些實施例中，第二屏蔽電極可具有與橫向方向對準且背對第二外部端子之一第一縱向邊緣。第二屏蔽電極可具有與橫向方向對準且背對第二外部端子之一第二橫向邊緣。第二縱向邊緣可在縱向方向上自第一縱向邊緣偏移大約屏蔽電極偏移距離。
可在縱向方向上在第一屏蔽電極之第一縱向邊緣與第二屏蔽電極之第一縱向邊緣之間形成一第一屏蔽間隙距離。電容器可在該縱向方向上在電容器之第一端部與第二端部之間具有電容器長度。電容器長度對第一屏蔽間隙距離之一比率可大於約2，在某些實施例中大於約5，在某些實施例中大於約10，在某些實施例中大於約15，在某些實施例中大於約20，且在某些實施例中大於約40。舉例而言，第一屏蔽間隙距離可係在自約25微米至約400微米(在某些實施例中自約40微米至約300微米，在某些實施例中自約50微米至約200微米，且在某些實施例中自約75微米至約150微米)的範圍內。
在某些實施例中，可在縱向方向上在第一屏蔽電極之第二縱向邊緣與第二屏蔽電極之第二縱向邊緣之間形成一第二屏蔽間隙距離。第二屏蔽間隙距離對第一屏蔽間隙距離之一比率可係在約0.5至約40 (在某些實施例中自約0.7至約20，在某些實施例中自約1.1至約10，在某些實施例中自約1.5至約8，且在某些實施例中自約2至約6)的範圍內。第二屏蔽間隙距離對電容器長度之一比率可在自約1.1至約40 (在某些實施例中自約1.2至約20，在某些實施例中自約1.3至約10，在某些實施例中自約1.5至約5，且在某些實施例中自約2至約4)的範圍內。舉例而言，第二屏蔽間隙距離可在自約25微米至約1200微米(在某些實施例中自約50微米至約1000微米，在某些實施例中自約100微米至約800微米，且在某些實施例中自約200微米至約600微米)的範圍內。
然而，應理解，在某些實施例中，第二屏蔽間隙距離可大約等於第一屏蔽間隙距離。換言之，屏蔽電極可不具有步階部分，使得屏蔽電極之間的屏蔽間隙距離可跨越屏蔽電極之一寬度而大約均勻。
第一屏蔽電極可具有與橫向方向對準且背對第一外部端子之一第三縱向邊緣。第二屏蔽電極可具有與橫向方向對準且背對第二外部端子之一第三縱向邊緣。可在該縱向方向上在第一屏蔽電極之第三縱向邊緣與第二屏蔽電極之第三縱向邊緣之間形成一第三屏蔽間隙距離。第一屏蔽電極可在橫向方向上關於在縱向方向上延伸之一縱向中心線對稱。
在某些實施例中，一屏蔽至底部表面之距離可被定義為電容器之屏蔽電極與底部表面之間的一距離。若包含多個屏蔽電極層，則屏蔽至底部表面之距離可被定義為屏蔽電極層中之最低者與底部表面之間的距離。電容器厚度對屏蔽至底部表面之距離之一比率可大於約2，在某些實施例中大於約5，在某些實施例中大於約10，在某些實施例中大於約15，在某些實施例中大於約20，且在某些實施例中大於約40。
作用電極層中之至少一者可包含一第一電極，該第一電極包括與第一外部端子電連接之一基底部分。一第一電極臂可在縱向方向上自基底部分延伸。第一電極之一中心部分可在縱向方向上自基底部分延伸。第一電極之中心部分可在一第一位置處具有一第一寬度且在一第二位置處具有大於該第一寬度之一第二寬度。該第二位置可在縱向方向上自第一位置偏移。
作用電極層中之至少一者可包含一第二電極，該第二電極包含與第二外部終端電連接之一基底部分。可在縱向方向上在第一電極之中心部分與第二電極之基底部分之間形成一中心端部間隙距離。
在某些實施例中，該等作用電極層中之至少一者可包含一第二電極，該第二電極包含與第二外部終端電連接之一基底部分，且其中在橫向方向上在第一電極之中心部分與第二電極臂之間形成一中心邊緣間隙距離。I. 實例性實施例
轉至圖1A至圖1E，揭示一多層陶瓷電容器100之一項實施例。圖1E係安裝至一安裝表面101 (諸如一印刷電路板或基板)之多層電容器100之一經簡化側視立面圖。多層電容器100可包含在Z方向136上堆疊之複數個電極區域10。複數個電極區域10可包含一介電區域12、一作用電極區域14及一屏蔽電極區域16。作用電極區域14可在Z方向136上定位於介電區域12與屏蔽電極區域16之間。介電區域12可自作用電極區域14延伸至寬頻多層陶瓷電容器100之一頂部表面18。電容器100可包含在Z方向136上與頂部表面18對置之一底部表面20。
電極區域10可包含複數個介電層。某些介電層可包含形成於其上之電極層。一般而言，介電層及電極層之厚度不受限制且可係取決於電容器之效能特性之所期望的任何厚度。舉例而言，電極層之厚度可係(但不限於)約500 nm或更大，諸如約1 µm或更大，諸如約2 µm或更大，諸如約3 µm或更大，諸如約4 µm 或更大至約10 µm或更小，諸如約5 µm或更小，諸如約4 µm或更小，諸如約3 µm或更小，諸如約2 µm或更小。舉例而言，電極層可具有自約1 µm至約2 µm之一厚度。另外，在一項實施例中，可根據電極層之前述厚度界定介電層之厚度。而且，應理解，介電層之此等厚度在存在且如本文中所界定時亦可應用於任何作用電極層及/或屏蔽電極層之間的層。
一般而言，本發明提供一種具有一唯一電極配置及組態之多層電容器，該多層電容器提供各種益處及優點。就此而言，應理解，構造電容器中所採用之材料可不受限制且可係此項技術中通常採用之任何材料並且可使用此項技術中通常採用之任何方法來形成。
一般而言，介電層通常由具有諸如自約10至約40,000 (在某些實施例中自約50至約30,000，且在某些實施例中自約100至約20,000)之一相對高的介電常數(K)之一材料形成。
就此而言，介電材料可係一陶瓷。可以各種形式提供陶瓷，諸如一晶圓(例如，預燒製的)或在裝置自身內共燒製之一介電材料。
高介電材料類型的特定實例包含(舉例而言)NPO (COG) (高達約100)、X7R (自約3,000至約7,000)、X7S、Z5U，及/或Y5V材料。應瞭解，前述材料係藉由其等行業所接受的定義來闡述，該等材料中的某些者係由電子工業聯盟(EIA)建立的標準分類，且因此熟習此項技術者應認識到。舉例而言，此材料可包含一陶瓷。此等材料可包含一鈣鈦礦，諸如鈦酸鋇及相關固態溶體(例如，鈦酸鍶鋇、鈦酸鈣鋇、鈦酸鋯鋇、鋯鈦酸鍶鋇、鋯鈦酸鈣鋇等)、鈦酸鉛及相關固態溶體(例如，鋯鈦酸鉛、鋯鈦酸鑭鉛)、鈦酸鉍鈉等等。在一項特定實施例中，舉例而言，可採用化學式Bax Sr1-x TiO3 之鈦酸鍶鋇(「BSTO」)，其中x係自0至1，在某些實施例中自約0.15至約0.65，且在某些實施例中自約0.25至約0.6。其他適合鈣鈦礦可包含(舉例而言)：Bax Ca1-x TiO3 ，其中x係自約0.2至約0.8，且在某些實施例中自約0.4至約0.6；Pbx Zr1-x TiO3 (「PZT」)，其中x係在自約0.05至約0.4的範圍內；鋯鈦酸鑭鉛(「PLZT」)；鈦酸鉛(PbTiO3 )；鋯鈦酸鈣鋇(BaCaZrTiO3 )；硝酸鈉(NaNO3 )；KNbO3 ；LiNbO3 ；LiTaO3 ；PbNb2 O6 ；PbTa2 O6 ；KSr(NbO3 )，及NaBa2 (NbO3 )5 KHb2 PO4 。此外，額外複合鈣鈦礦可包含A[B11/3 B22/3 ]O3 材料，其中A係Bax Sr1-x (x可係自0至1之一值)；B1係Mgy Zn1-y (y可係自0至1之一值)；B2係Taz Nb1-z (z可係自0至1之一值)。在一項特定實施例中，介電層可包括一鈦酸鹽。
電極層可係由如此項技術中已知之各種不同金屬中的任一種形成。電極層可係由諸如一導電金屬之一金屬製成。該等材料可包含貴金屬(例如，銀、金、鈀、鉑等)、卑金屬(例如，銅、錫、鎳、鉻、鈦、鎢等)等等，以及其各種組合。濺鍍鈦/鎢(Ti/W)合金以及鉻、鎳及金之各別濺鍍層亦係適合的。電極亦可係由一低電阻材料製成，諸如銀、銅、金、鋁，鈀等。在一項特定實施例中，電極層可包括鎳或其一合金。
再次參考圖1E，在某些實施例中，介電區域12可不具有自電容器100之一第一端部119或一第二端部121延伸大於電容器100之一長度21之約25％的電極層(由方框21示意性地圖解說明)，在某些實施例中不具有延伸大於電容器之長度之約20%(在某些實施例中大於電容器之長度之約15%，在某些實施例中大於電容器之長度之約10%，在某些實施例中大於電容器之長度之約5%，且在某些實施例中大於電容器之長度之約2%)的電極層。舉例而言，在此等實施例中，介電區域12可包含一或多個浮動電極及/或虛設電極連接片。然而，在其他實施例中，介電區域12可不具有全部電極層。在某些實施例中，寬頻多層陶瓷電容器100可在Z方向136上於多個作用電極層102、104上方不具有屏蔽電極22、24。在某些實施例中，寬頻多層陶瓷電容器100可在Z方向136上於複數個作用電極層102、104之一最低電極層19上方不具有屏蔽電極22、24。
複數個作用電極層102、104可配置在作用電極區域14內。每一作用電極層102、104可包含一個或多個作用電極，舉例而言如上文參考圖1A至圖1C所闡述。舉例而言，在某些實施例中，每一作用電極層102、104可包含一第一電極106及一第二電極108。
多層電容器100可含有一第一外部端子118，該第一外部端子連接至一第一電極層102之第一電極106及第二電極層104之一第二(對向)電極108。多層電容器100可包含一第二外部端子120，該第二外部端子連接至第二電極層104之第一電極106及第一電極層102之第二(對向)電極108。
屏蔽電極區域16可包含一或多個屏蔽電極，舉例而言如下文參考圖1D所闡述。舉例而言，屏蔽電極區域16可包含一第一屏蔽電極22，其配置在電容器100之一單片式主體內。第一屏蔽電極22可與縱向方向132平行。第一屏蔽電極22可與第一外部端子118連接。屏蔽電極區域16可包含一第二屏蔽電極24，其可與第二外部端子120連接。第二屏蔽電極24可在Z方向136上與第一屏蔽電極22大約對準。
一般而言，關於本文中所論述之實施例，外部端子可由如此項技術中已知之各種不同金屬中之任一種形成。外部端子可由諸如一導電金屬之一金屬製成。該等材料可包含貴金屬(例如，銀、金、鈀、鉑等)、卑金屬(例如，銅、錫、鎳、鉻、鈦、鎢等)等等以及其各種組合。在一項特定實施例中，外部端子可包括銅或其一合金。
可使用此項技術中通常已知之任何方法來形成外部端子。可使用諸如濺鍍、塗裝、印刷、無電極電鍍或純銅終端(FCT)、電鍍、電漿沈積、推進劑噴灑/噴霧等技術來形成外部端子。
在一項實施例中，外部端子可經形成使得外部端子係相對厚的。舉例而言，可藉由將一金屬之一厚膜條帶施加至電極層之所曝露部分(例如，藉由將電容器浸入一液體外部端子材料中)來形成此等端子。此金屬可係在一玻璃基質中且可包含銀或銅。作為一實例，可將此條帶印刷並燒製至電容器上。此後，可在終端條帶上方形成額外金屬電鍍層(例如，鎳、錫、焊料等)，使得電容器可焊接至一基板上。可使用此項技術中通常已知之任何方法(例如，藉由用於將一負載金屬之糊劑轉印至所曝露電極層上方之一終端機器及印刷輪)來進行厚膜條帶之此施加。
經厚電鍍之外部端子可具有約150 µm或更小(諸如約125 µm或更小，諸如約100 µm或更小，諸如約80 µm或更小)之一平均厚度。經厚電鍍之外部端子可具有約25 µm或更大(諸如約35 µm或更大，諸如約50 µm或更大，諸如約75 µm或更大)之一平均厚度。舉例而言，經厚電鍍之外部端子可具有自約25 µm至約150 µm (諸如自約35 µm至約125 µm，諸如自約50 µm至約100 µm)之一平均厚度。
在另一實施例中，外部端子可經形成使得外部端子係一金屬之一薄膜電鍍。可藉由在一電極層之一所曝露部分上沈積諸如一導電金屬之一導電材料來形成此薄膜電鍍。舉例而言，一電極層之一前邊緣可經曝露，使得其可允許形成一經電鍍終端。
經薄電鍍之外部端子可具有約50 µm或更小(諸如約40 µm或更小，諸如約30 µm或更小，諸如約25 µm或更小)之一平均厚度。經薄電鍍之外部端子可具有約5 µm或更大(諸如約10 µm或更大，諸如約15 µm或更大)之一平均厚度。舉例而言，外部端子可具有自約5 µm至約50 µm (諸如自約10 µm至約40 µm，諸如自約15 µm至約30 µm，諸如自約15 µm至約25 µm)之一平均厚度。
一般而言，外部端子可包括一經電鍍端子。舉例而言，外部端子可包括一經電解電鍍端子、一經無電極電鍍端子或其一組合。舉例而言，可經由電解電鍍形成一經電解電鍍端子。可經由無電極電鍍形成一經無電極電鍍端子。
當多個層構成外部端子時，外部端子可包含一經電解電鍍端子及一經無電極電鍍端子。舉例而言，首先可採用無電極電鍍來沈積一初始材料層。然後可將電鍍技術切換至可允許一較快材料堆積之一電化學電鍍系統。
當藉助任一電鍍方法來形成經電鍍端子時，自電容器之主要主體曝露之電極層之引線連接片之一前邊緣經受一電鍍溶液。在一項實施例中，藉由經受，可將電容器浸入電鍍溶液中。
採用含有諸如一導電金屬之一導電材料之電鍍溶液來形成經電鍍終端。此導電材料可係前述材料中之任一者或如此項技術中通常已知之任何材料。舉例而言，電鍍溶液可係一氨基磺酸鎳浴溶液或其他鎳溶液，使得經電鍍層及外部端子包括鎳。另一選擇係，電鍍溶液可係一銅酸浴溶液或其他適合銅溶液，使得經電鍍層及外部端子包括銅。
另外，應理解，電鍍溶液可包括如此項技術中通常已知之其他添加劑。舉例而言，該等添加劑可包含可有助於電鍍程序之其他有機添加劑及介質。另外，可採用添加劑以便在一所期望pH下採用電鍍溶液。在一項實施例中，可在溶液中採用可降低電阻之添加劑，以輔助完全電鍍覆蓋以及將電鍍材料接合至電容器及引線連接片之所曝露前邊緣。
可將電容器曝露、浸沒或浸入電鍍溶液中一預定時間量。此曝露時間未必受限制，而是可係在一充足時間量內以允許足夠電鍍材料沈積以便形成經電鍍端子。就此而言，該時間應足以允許在一組交替介電層及電極層內在各別電極層之一既定極性之引線連接片之所期望經曝露毗鄰前邊緣當中形成一連續連接。
一般而言，電解電鍍與無電極電鍍之間的區別係電解電鍍採用一電偏壓，諸如藉由使用一外部電力供應器。電解電鍍溶液通常可經受一高電流密度範圍，舉例而言，十至十五amp/ft2 (額定為9.4伏)。可在相同電鍍溶液中將需要形成經電鍍端子之電容器之一負極連接與一固態材料(例如，Cu電鍍溶液中之Cu)之一正極連接形成一連接。亦即，電容器被加偏壓至與電鍍溶液之極性相反之一極性。使用此方法，電鍍溶液之導電材料被吸引至電極層之引線連接片之所曝露前邊緣之金屬。
在將電容器浸沒或經受電鍍溶液之前，可採用各種預處理步驟。可出於各種目的而進行此等步驟，包含催化、加速及/或改良電鍍材料對引線連接片之前邊緣之黏附。
另外，在電鍍或任何其他預處理步驟之前，可採用一初始清潔步驟。可採用此等步驟來移除在電極層之所曝露引線連接片上形成之任何氧化物堆積。當內部電極或其他導電元件由鎳形成時，此清潔步驟可尤其有助於輔助移除氧化鎳之任何堆積。組件清潔可藉由一預清潔浴(諸如包含一酸性清潔劑的預清潔浴)中之完全浸入來實現。在一項實施例中，曝露可持續一預定時間，諸如大約10分鐘。另一選擇係，清潔亦可受化學拋光或磨削(harperizing)步驟影響。
另外，可執行活化電極層之引線連接片之所曝露金屬前邊緣之一步驟，以促進導電材料之沈積。可藉由浸入鈀鹽、光圖案化之鈀有機金屬前體(經由遮罩或雷射)、經絲網印刷或經噴墨沈積之鈀化合物或電泳鈀沈積來達成活化。應瞭解，目前僅揭示基於鈀之活化作為活化溶液之一實例，該活化溶液通常與由鎳或其一合金形成之所曝露連接片部分之活化一起良好起作用。然而，應理解，亦可利用其他活化溶液。
而且，代替前述活化步驟或除前述活化步驟之外，當形成電容器之電極層時，可將活化摻雜劑引入導電材料中。舉例而言，當電極層包括鎳且活化摻雜劑包括鈀時，可將鈀摻雜劑引入形成電極層之鎳墨或組合物中。如此做可消除鈀活化步驟。應進一步瞭解，上文活化方法中之某些者(諸如有機金屬前體)亦使其自身適合於玻璃形成劑之共沈積，以用於增加與電容器之一般陶瓷主體之黏附。當如上文所闡述地採取活化步驟時，在終端電鍍之前及之後，活化劑材料之跡線可通常保留在所曝露導電部分處。
另外，亦可採用電鍍之後的後處理步驟。可出於各種目的而進行此等步驟，包含增強及/或改良材料之黏附。舉例而言，可在執行電鍍步驟之後採用加熱(或退火)步驟。可經由烘烤、經受雷射、紫外線曝露、微波曝露、電弧銲等進行此加熱。
如本文中所指示，外部端子可包含至少一個電鍍層。在一項實施例中，外部端子可包括僅一個電鍍層。然而，應理解，外部端子可包括複數個電鍍層。舉例而言，外部端子可包括一第一電鍍層及一第二電鍍層。另外，外部端子亦可包括一第三電鍍層。此等電鍍層之材料可係前述及如在此項技術中通常已知之任何材料。
舉例而言，一個電鍍層(諸如一第一電鍍層)可包括銅或其一合金。另一電鍍層(諸如一第二電鍍層)可包括鎳或其一合金。另一電鍍層(諸如一第三電鍍層)可包括錫、鉛、金或諸如一合金之一組合。另一選擇係，一初始電鍍層可包含鎳，後續接著錫或金電鍍層。在另一實施例中，可形成一初始銅電鍍層，且然後形成一鎳層。
在一項實施例中，初始或第一電鍍層可係一導電金屬(例如，銅)。然後，可用含有用於密封之一電阻器-聚合物材料之一第二層來覆蓋此區。然後可對該區進行拋光以選擇性地移除電阻性聚合物材料且然後再次用含有一導電金屬材料(例如，銅)之一第三層來電鍍。
初始電鍍層上方之前述第二層可對應於一焊料障壁層，舉例而言一鎳焊料障壁層。在某些實施例中，可藉由在一初始經無電極電鍍或經電解電鍍(例如，經電鍍銅)層之頂部上電解電鍍一額外金屬(例如，鎳)層來形成前述層。用於對前述焊料障壁層進行分層之其他例示性材料包含鎳-磷、金及銀。在某些實施例中，前述焊料障壁層上之一第三層可對應於一導電層，諸如經電鍍Ni、Ni/Cr、Ag、Pd、Sn、Pb/Sn或其他適合經電鍍焊料。
另外，可形成一金屬電鍍層，後續接著一電解電鍍步驟，以在此金屬電鍍上方提供一電阻合金或一較高電阻金屬合金塗層，舉例而言，無電極Ni-P合金。然而，應理解，可能包含任何金屬塗層，如熟習此項技術者將自其完全公開內容中所理解。
應瞭解，前述步驟中之任一者皆可作為一整體程序而發生，諸如一筒式電鍍、流體化床電鍍及/或流通式電鍍終端程序，所有此等程序皆係此項技術中已知的。此等整體程序使得能夠一次處理多個組件，從而提供一有效且快捷之終端程序。此相對於習用終端方法(諸如需要個別組件處理之厚膜終端之印刷)係一特定優點。
如本文中所闡述，外部端子之形成一般由電極層之引線連接片之所曝露前邊緣之位置引導。由於外部經電鍍端子之形成係由電容器上所選擇周邊位置處之電極層之所曝露導電金屬之組態判定，因此此現象可稱為「自判定」。在某些實施例中，電容器可包含「虛設連接片」，以沿著電容器之單片式主體的不包含其他電極(例如，作用或屏蔽電極)之部分而提供所曝露導電金屬。
應瞭解，用於形成電容器端子之額外技術亦可在本技術之範疇內。示例性替代方案包含但不限於藉由電鍍、磁性、遮蔽、電泳/靜電、濺鍍、真空沈積、印刷或其他用於形成厚膜或薄膜導電層之技術來形成終端。
圖1A圖解說明根據本發明之態樣用於作用電極區域14中之一或多個電極之一作用電極組態之一項實施例之一俯視圖。更具體而言，作用電極區域14可包含呈一交替配置之第一電極層102及第二電極層104，舉例而言如下文參考圖1B所闡述。參考圖1A，每一電極層102、104可包含一第一電極106及一第二電極108。第一電極106可具有在橫向方向134上沿著第一電極106之一縱向邊緣延伸之一基底部分114。第一電極106可具有在縱向方向132上自一基底部分114延伸之一對電極臂110。第二電極108可具有在橫向方向134上沿著第二電極108之一縱向邊緣延伸之一基底部分114。第二電極108可具有在縱向方向132上自基底部分114延伸之一對電極臂110。
第一電極106之電極臂110可與第二電極108之各別電極臂110大體上縱向對準。可在縱向方向132上在第一與第二電極106、108之經對準電極臂110之間界定臂間隙226。
可在橫向方向134上在第一電極之中心部分112與第二電極臂110之間界定一中心邊緣間隙距離23。可在縱向方向132上在第一電極106之中心部分112與第二電極108之基底部分114之間界定一中心端部間隙距離24。在某些實施例中，中心邊緣間隙距離23可大約等於中心端部間隙距離24。
第一電極106之中心部分112可在一第一位置處具有一第一寬度27且在一第二位置處具有大於第一寬度27之一第二寬度29。第一寬度27之第一位置可在縱向方向132上自第二寬度之第二位置偏移。此一組態可允許在不改變中心邊緣間隙距離23之情況下在Z方向136上調整毗鄰電極之中心部分112之間的一重疊區。
參考圖1B，複數個第一電極層102及複數個第二電極層104可以一交替鏡像組態配置。如所圖解說明，各別電極層之中心部分112至少部分地重疊。圖1B圖解說明總共四個電極層；然而，應理解，可採用任何數目個電極層來獲得用於所期望應用之所期望電容。
參考圖1C，可在第一電極106與第二電極108之間形成數個電容區域。舉例而言，在某些實施例中，可在第一電極106之中心部分112與第二電極108之基底部分114及/或臂128之間形成一中心電容區域122。在某些實施例中，可在第一電極106與第二電極108之電極臂110之間的臂間隙240內形成一臂間隙電容區域124。
圖1D圖解說明一屏蔽電極層26，其可被包含在電容器100之單片式主體內的屏蔽電極區域16 (在圖1E中圖解說明)內。如上文所指示，第一屏蔽電極22可係與縱向方向132平行(例如，與圖1E中所圖解說明之頂部及底部表面18、20平行)。第一屏蔽電極22可具有與橫向方向134對準且背對第一外部端子118 (在圖1E中展示)及第一端部119之一第一縱向邊緣28。第一屏蔽電極22可具有與橫向方向134對準且背對第一外部端子(在圖1E中展示)及第一端部119之一第二縱向邊緣30。第二縱向邊緣30可在縱向方向132上自第一縱向邊緣28偏移一屏蔽電極偏移距離32。
第二屏蔽電極24可與第二外部端子120 (在圖1E中圖解說明)及第二端部121連接。第二屏蔽電極24可在Z方向136 (在圖1E中圖解說明)上與第一屏蔽電極22大約對準。第二屏蔽電極24可具有與第一屏蔽電極22類似之一組態。舉例而言，第二屏蔽電極24可具有與橫向方向134對準且背對第二外部端子120 (在圖1E中圖解說明)及第二端部121之一第一縱向邊緣28。第二屏蔽電極24可具有與橫向方向134對準且背對第二外部端子120 (在圖1E中圖解說明)及第二端部121之一第二縱向邊緣30。第二屏蔽電極24之第二縱向邊緣30可在縱向方向132上自第二屏蔽電極24之第一縱向邊緣28偏移屏蔽電極偏移距離32。
可在第一與第二屏蔽電極119、121之第一縱向邊緣28之間形成一第一屏蔽電容區域34。可在第一與第二屏蔽電極119、121之第二縱向邊緣30之間形成一第二屏蔽電容區域36。在某些實施例中，第一縱向邊緣28在橫向方向134上之一寬度38可小於第一屏蔽電極22在橫向方向134上之一寬度40。
可在縱向方向132上在第一屏蔽電極22之第一縱向邊緣28與第二屏蔽電極24之第一縱向邊緣28之間形成一第一屏蔽間隙距離42。可在縱向方向132上在第一屏蔽電極22之第二縱向邊緣30與第二屏蔽電極24之第二縱向邊緣30之間形成一第二屏蔽間隙距離44。
在某些實施例中，可在第一屏蔽電極22之一第三縱向邊緣48與第二屏蔽電極24之一第三縱向邊緣48之間形成一第三屏蔽間隙距離46。可在第一與第二屏蔽電極119、121之第三縱向邊緣48之間形成一第三屏蔽電容區域51。在某些實施例中，第三屏蔽間隙距離46可大約等於第二屏蔽間隙距離44，使得第三屏蔽電容區域51在大小及形狀上可係與第二屏蔽電容區域36實質上類似。舉例而言，在某些實施例中，第一屏蔽電極22及/或第二屏蔽電極24可在橫向方向134上關於在縱向方向132上延伸之一縱向中心線50對稱。
然而，在其他實施例中，第三屏蔽間隙距離46可大於或小於第二屏蔽間隙距離44，使得第三電容區域51之大小及/或形狀與第二電容區域36不同，並且產生與第二電容區域不同之一電容。
應理解，在某些實施例中，一或多個屏蔽電極22、24可係矩形的。換言之，屏蔽電極偏移距離32可係零或大約係零，使得第一縱向邊緣28與第二縱向邊緣30對準或大約對準。
圖2A及圖2B圖解說明第一及第二電極層102、104之另一實施例。更具體而言，每一電極層102、104可包含一第一電極106及一第二電極108。第一電極106可具有一基底部分114。一對電極臂110及至少一個中心部分112可自基底部分114延伸。第二電極108可具有沿著第二電極108之一縱向邊緣延伸之一基底部分114。第二電極106可具有自基底部分114延伸之一對電極臂110。電極區域12、14、16一般而言可不重疊。
參考圖1E，在某些實施例中，寬頻多層陶瓷電容器100可在Z方向136上在頂部表面18與底部表面20之間具有一電容器厚度56。
介電區域12可在Z方向136上具有一介電區域厚度58。在某些實施例中，電容器厚度56對介電區域厚度58之一比率可在自約1.1至約20 (在某些實施例中自約1.5至約10，在某些實施例中自約1.7至約5)的範圍內。
作用電極區域14在Z方向136上可係作用電極區域厚度59。作用電極區域14可不具有屏蔽電極22、24，且/或可僅包含重疊電極。可在最低作用電極層19與一最高電極層65之間界定作用電極區域厚度59。電容器厚度56對作用電極區域厚度59之一比率可係在自約1.1至約20的範圍內。
屏蔽電極區域16可在Z方向136上具有一屏蔽電極區域厚度61。可在電容器100之底部表面20與複數個作用電極之一最低電極層19之間界定屏蔽電極區域厚度61。電容器厚度56對屏蔽電極區域厚度61之一比率可係在自約1.1至約20 (在某些實施例中自約1.5至約10，在某些實施例中自約1.7至約5)的範圍內。
在某些實施例中，一屏蔽至底部表面之距離63可被定義為電容器100之屏蔽電極22、24與底部表面20之間的一距離。若包含多個屏蔽電極層，則屏蔽至底部表面之距離63可被定義為屏蔽電極層中之最低者與底部表面20之間的距離。電容器厚度56對屏蔽至底部表面之距離63之一比率可係在自約1.1至約20 (在某些實施例中自約1.5至約10，在某些實施例中自約1.7至約5)的範圍內。
在某些實施例中，屏蔽電極22、24可與作用電極106、108間隔開一第一屏蔽至作用之距離67。第一屏蔽至作用之距離67對屏蔽至底部表面之距離63之一比率可係在自約1至約20(在某些實施例中自約2至約10，且在某些實施例中自約3至約5)的範圍內。
另外，圖2A圖解說明包含一主要部分128及一步階部分130之電極臂110。更具體而言，第一電極106之一電極臂110可包含在橫向方向134上延伸之一第一縱向邊緣60，且可界定步階部分130之一邊緣。一第二縱向邊緣62可在橫向方向134上延伸且可界定臂110之主要部分128之一邊緣。第一縱向邊緣60可在縱向方向132上自第二縱向邊緣62偏移一臂偏移距離64。第一電極106及/或第二電極108之一個或兩個電極臂110可包含各別主要部分128及步階部分130。舉例而言，兩個電極106、108之兩個臂110可包含各別主要部分128及步階部分130，舉例而言如圖2A中所圖解說明。可在經對準臂110之步階部分130之間形成步階臂間隙242。可在經對準臂110之主要部分128之間形成主要臂間隙240。
參考圖2B，可在圖2A之電極組態之第一電極106與第二電極108之間形成數個電容區域。舉例而言，在某些實施例中，可在第一電極106之中心部分112與第二電極108之基底部分114及/或臂110之間形成一中心電容區域122。在某些實施例中，可在主要臂間隙240內形成一主要臂間隙電容區域125，且可在步階臂間隙242內形成一步階間隙電容區域126。
參考圖3A，在某些實施例中，介電區域12可包含與第一終端118連接之第一虛設連接片電極52及/或與第二終端120連接之第二虛設連接片電極54。在某些實施例中，屏蔽電極區域16可包含與第一終端118連接之第一虛設連接片電極55及/或與第二終端120連接之第二虛設連接片電極54。
更具體而言，虛設連接片電極52、54、55、57可用於(舉例而言)使用一純銅終端程序來形成(例如，沈積)終端118、120。虛擬連接片電極52、54、55、57可自第一端部119或第二端部121延伸小於電容器長度21之25％。
另外，在某些實施例中，屏蔽電極區域16可包含多個屏蔽電極層。舉例而言，第一及第二屏蔽電極22、24可配置在電容器100之一單片式主體內，且與第一外部端子118及第二外部端子120分別連接，舉例而言如上文參考圖所闡述。第二屏蔽電極24可在Z方向136上與第一屏蔽電極22大約對準。一對額外屏蔽電極150可定位於第一電極22及第二電極24 (其可被定義為最低屏蔽電極)與最低作用電極層19之間的屏蔽電極層166內。在此等實施例中，可在最低作用電極19與在Z方向136上最靠近最低作用電極19之屏蔽電極或電極之間界定第一屏蔽至作用之距離67。在此實例中，在最低作用電極19與該對額外屏蔽電極150之間界定第一屏蔽至作用之距離67。
本文中所闡述之電極組態可允許在毗鄰電極層102、104 (亦即，平行板電容)之中心部分112之間的一初級電容元件，以及額外次級電容元件，舉例而言如上文參考圖1C、1D及2B所述。此等組態示意性地繪示於圖4A及圖4B中。
在某些實施例中，電容器100可包含一或多個浮動電極111。浮動電極111可定位於介電區域12中。然而，在其他實施例中，浮動電極111可定位於作用電極區域14及/或屏蔽電極區域16中。一般而言，此等浮動電極111不直接連接至外部端子118、120。
然而，在某些實施例中，浮動電極可係含有電連接至一外部端子之至少一個電極之一浮動電極層之一部分；然而，此浮動電極層含有不直接接觸此電極或外部端子之至少一個浮動電極。
可根據此項技術中已知之任何方法來定位及組態浮動電極。舉例而言，可設置浮動電極使得其與一作用電極層之一第一作用電極及/或一第二作用電極之至少一部分(諸如一中心部分)重疊。就此而言，浮動電極層可與第一電極層及第二內部電極層分層且交替安置；就此而言，此等層可藉由介電層分離。
另外，此等浮動電極可具有如此項技術中通常已知之任何形狀。舉例而言，在一項實施例中，浮動電極層可包含具有一匕首狀組態之至少一個浮動電極。舉例而言，此組態可類似於如本文中所闡述之第一電極之組態及形狀。然而，應理解，此第一電極可或可不含有具有一步階部分之一電極臂。
另外，在一項實施例中，浮動電極層可含有至少一個浮動電極，其中浮動電極之端部與至少一個外部端子毗鄰但不接觸此外部端子。就此而言，此間隙在一縱向方向上可稱為一浮動電極間隙。此浮動電極間隙在縱向方向上可大於電容器之長度之0%，諸如約3%或更大，諸如約5%或更大至約50%或更小，諸如約40%或更小，諸如約30%或更小，諸如約20%或更小，諸如約10%或更小。
圖3B圖解說明根據本發明之態樣之一電容器160之另一實施例。電容器160可包含複數個電極區域162。複數個電極區域162可包含一作用電極區域14、一第一屏蔽電極區域164及一第二屏蔽電極區域166。作用電極區域14可位於第一屏蔽電極區域164與第二電極區域166之間。
在某些實施例中，電容器160或其一部分可關於在縱向方向上延伸之一縱向中心線167對稱。舉例而言，底部屏蔽電極區域164之屏蔽電極22、24可關於縱向中心線167相對於頂部電極區域166之屏蔽電極22、24對稱。換言之，屏蔽至底部表面之距離63可大約等於一屏蔽至頂部表面之距離168，此可在頂部屏蔽電極區域166之屏蔽電極22、24與電容器160之頂部表面18之間界定。舉例而言，在某些實施例中，屏蔽至底部表面之距離63對屏蔽至頂部表面之距離168之一比率可係在自約0.8至約1.2 (在某些實施例中自約0.9之約1.1，在某些實施例中自約0.95至約1.05，且在某些實施例中自約0.98至約1.02)的範圍內。
頂部屏蔽電極區域166之屏蔽電極22、24可與作用電極106、108間隔開一第二屏蔽至作用之距離169。第二屏蔽至作用之距離169對屏蔽至頂部表面之距離168之一比率可係在自約1至約20 (在某些實施例中自約2至約10，且在某些實施例中自約3至約5)的範圍內。另外，第一屏蔽至作用之距離67對第二屏蔽至作用之距離169之一比率可在自約0.8至約1.2 (在某些實施例中自約0.9至約1.1，在某些實施例中自約0.95至約1.05，且在某些實施例中自約0.98至約1.02)的範圍內。
電容器160可呈現在第一定向(如所圖解說明)與一第三定向上之可比較插入損耗特性，其中電容器160關於縱向方向132旋轉180度(顯現出實質上類似，如所圖解說明)。然而，電容器160之第二定向可藉由關於縱向方向132旋轉90度相對於第一定向而界定，使得屏蔽電極22、24垂直於安裝表面101。
在第一定向上，電容器160可在大於約2GHz之一測試頻率下呈現一第一插入損耗值。電容器160可在相對於安裝表面之第二定向上在大約測試頻率處呈現與第一插入損耗值相差至少約0.3dB之一第二插入損耗值。
圖4示意性地圖解說明圖1C之電極組態之三個電容性元件：在毗鄰電極層之間的一初級電容元件112’、一中心電容元件122’及一臂間隙電容元件124’。電容元件112’、122’及124’分別對應於圖1C之中心區112、中心電容區域122及臂間隙電容區域124。另外，外部端子在圖4中繪示為118及128。
圖5示意性地圖解說明圖2B之電極組態之四個電容元件，其中電容元件112’、122’及125’以及126’分別對應於圖2B之中心區112、電容區域122、主要臂間隙電容區域125及步階間隙電容區域126。應理解，可選擇性地設計各種間隙之尺寸以實現圖4及圖5中所圖解說明之電容元件之所期望各別電容值。更具體而言，可選擇電容器之組態及各種參數(諸如電極層之數目、電極對之重疊中心部分之表面區、分離電極之距離、介電材料之介電常數等)以達成所期望電容值。儘管如此，如本文中所揭示之電容器可包含經組合串聯及並聯電容器之一陣列以提供有效寬頻效能。
在一項例示性超寬頻電容器實施例中，初級電容器112’一般而言對應於一相對大的電容，該相對大的電容經調適以在一通常較低頻率範圍(諸如大約在約數千赫茲(kHz)至約200兆赫茲(MHz)之間)下操作，而次級電容器122’、124’、125’及/或126’一般而言可對應於相對較小值電容器，該相對較小值電容器經組態以在一相對較高頻率範圍(諸如大約在約200兆赫茲(MHz)至諸多千兆赫茲(GHz)之間)下操作。
因此，作用電極可經組態以在一單組堆疊式電極內呈現複數個電容元件。舉例而言，一初級電容元件可在相對低頻率下有效，而一次級電容元件(例如，中心電容區域122及/或臂間隙電容區域124)可在相對中頻率及/或高頻率下有效。舉例而言，初級電容可係在1 nF與500 nF內(諸如在約10 nF與100 nF內)，而次級電容可係在1 pF與500 pF之內(諸如在10 pF與100 pF內)。
參考圖6，在某些實施例中，一多層電容器300可包含沿著一第一端部119安置之一第一外部端子118及沿著在縱向方向132上與第一端部119對置之一第二端部121安置之一第二外部端子120。多層電容器300可包含複數個介電層及複數個電極層，其中電極層與位於每一毗鄰電極層之間的一介電層以一對置且間隔開之關係交錯。
另外，如上文所指示，多層電容器可包含一屏蔽電極。舉例而言，如圖6中所圖解說明，多層電容器300可包含一第一屏蔽區域210及一第二屏蔽區域212，且每一屏蔽區域210、212可包含一或多個屏蔽電極層214。屏蔽區域210、212可藉由一介電區域(舉例而言，不包含任何電極層之一者)與作用電極區域216間隔開。
屏蔽電極層214可具有一第一屏蔽電極組態，其中每一屏蔽電極220大體上係矩形的。在其他實施例中，屏蔽電極層214可具有一第二屏蔽電極組態，其中屏蔽電極222包括一步階224，舉例而言如上文參考圖1D之電極所解釋。
在某些實施例中，一作用電極區域216可安置在第一屏蔽區域210與第二屏蔽區域212之間。作用電極區域216可包含複數個交替作用電極層218，舉例而言如參考圖2A至圖2D所解釋。另外，一對陶瓷蓋227可沿著電容器300之頂部表面及/或底表面而安置。陶瓷蓋227可包含與複數個介電層之介電材料相同或類似之一介電材料。
參考圖6，在某些實施例中，多層電容器300亦可包含錨電極區域302、304、316及/或318。舉例而言，多層電容器300可在作用電極區域216之頂部上包含一第一錨電極區域304。此外，含有一屏蔽電極層214之一屏蔽電極區域210可定位於第一錨電極區域304之上方(諸如頂部上)。另外，一第二錨電極區域302可定位於屏蔽電極區域210之頂部之上方(諸如頂部上)。類似地，多層電容器300可在作用電極區域216下方(諸如緊接在下方)包含一第三錨電極區域316。此外，含有一屏蔽電極層214之一屏蔽電極區域210可定位於第三錨電極區域316下方(諸如緊接其下方)。另外，一第四錨電極區域318可定位於屏蔽電極區域210下方(諸如緊接其下方)。就此而言，舉例而言，作用電極區域216可安置在第一錨電極區域304與第三錨電極區域316之間。作用電極區域216可如上文參考圖1A至圖1C、圖2A至2C所闡述或如下文參考圖8A至圖8D所闡述地經組態。
參考圖7A，錨電極區域302、304、316及/或318可包含複數個錨電極層310，每一者具有一對錨電極312。錨電極312可包含一對電極臂314。錨電極312之每一電極臂314可舉例而言以如上文參考圖1A及圖2之電極所闡述的類似之一方式包含一主要部分328及一步階部分330。
參考圖7B至圖7D，錨電極312可具有各種組態。舉例而言，參考圖7B，在某些實施例中，錨電極312之電極臂314可不包含一步階。舉例而言，此等電極可以不具有一步階之一C形組態呈現。參考圖7C，在某些實施例中，錨電極312之電極臂314可包含自錨電極312之一外部橫向邊緣322向內偏移之一步階部分320。參考圖7D，在其他實施例中，步階部分320可自錨電極312之臂314之一內部橫向邊緣324偏移。然而其他組態係可能的。舉例而言，在某些實施例中，步階部分320可自外部橫向邊緣322及內部橫向邊緣324兩者偏移。
參考圖8A至圖8C，在某些實施例中，作用電極106、108可具有各種其他組態。舉例而言，參考圖8A，在某些實施例中，第一電極106及第二電極108中之每一者可包含一單個臂110，而不是如上文關於圖1A所闡述之一對臂110、202。就此而言，此等電極可包含一個電極，該電極含有自一基底延伸之一中心部分及亦自基底部分延伸之一個電極臂；同時，對向電極可包含一基底部分及自此第二電極之基底部分延伸之僅一個電極臂。
參考圖8B，在某些實施例中，第一電極106及第二電極108中之每一者可包含中心部分112。舉例而言，每一電極106、108可包含自一各別基底部分延伸之一中心部分112，以及自各別基底部分延伸之至少一個電極臂110、202 (諸如兩個電極臂110、202)。
參考圖8C，在某些實施例中，電極106、108之電極臂110、202可具有一步階部分130，該步階部分自一電極臂之主要部分之一內部橫向邊緣324遠離電極層之電極106、108中之至少一者之一橫向中心線236而向外偏移。最後，參考圖8D，在某些實施例中，電極106、108之電極臂110可具有自電極臂110、202之外部橫向邊緣322及內部橫向邊緣324兩者偏移之步階部分130。II. 插入損耗
本發明之態樣係針對呈現定向敏感之插入損耗特性之一寬頻多層電容器。寬頻多層電容器可在一第一定向上在一測試頻率下呈現一插入損耗，該插入損耗與在一第二定向上在該測試頻率下之一插入損耗相差大於約0.3 dB。在第一定向上，多層陶瓷電容器100之縱向方向132可與安裝表面101平行(舉例而言如圖1E中所圖解說明)。在第一定向中，電極(例如，作用電極106、108及屏蔽電極22、24)可與安裝表面101大體上平行。另外，舉例而言，如圖1E中所圖解說明，屏蔽電極區域1 (包含屏蔽電極22、24)可在第一定向上位於作用電極區域14 (包含複數個作用電極106、108)與安裝表面101之間。
參考圖9，在第二定向上，多層陶瓷電容器100可相對於第一定向(在圖1E中圖解說明)關於縱向方向132旋轉180度。因此，在第二定向上，屏蔽電極區域16可相對於Z方向136而位於作用電極區域14與安裝表面101之間。
電容器可在第一定向上在大於約2 GHz之一測試頻率下呈現一第一插入損耗值且在第二定向上在該測試頻率下呈現一第二插入損耗值。在某些實施例中，測試頻率可係在自約10 GHz至約30 GHz或更高的範圍內。第二插入損耗值可與第一插入損耗值相差至少約0.3 dB。III. 測試方法
根據本發明之態樣，可使用一測試組件來測試一電容器之效能特性，諸如插入損耗及返回損耗。舉例而言，電容器可安裝至一測試板。一輸入線及一輸出線可各自與該測試板連接。測試板可包含將輸入線及輸出線與電容器之各別外部終端電連接之微條帶線或測試跡線。測試跡線可間隔開約0.432 mm (0.017 英吋)或約0.610 mm (0.024 英吋)。
可使用源信號產生器(例如，一1806 Keithley 2400系列源量測單元(SMU)，舉例而言Keithley 2410-C SMU)將一輸入信號施加至輸入線且可在輸出線處量測電容器之所得輸出信號(例如，使用源信號產生器)。對於具有相同設計及標稱尺寸之多個電容器，可重複此測試方法。可在第一定向及第二定向上量測插入損耗結果。可計算此等插入損耗結果之間的差並取平均值以判定電容器群組之標稱插入損耗靈敏度值。
對於本文中所闡述之電容器之各種組態，可重複此程序。實例
製作具有上文圖1A至圖1E所闡述之組態之八個多層陶瓷電容器且測試其在第一定向及第二定向上之插入損耗回應特性。多層陶瓷電容器具有以下尺寸，該等尺寸對應於圖1A至圖1E之帶注釋尺寸。
尺寸 元件符號 長度
長度 21 1000微米 (0.04英吋)
寬度 - 500微米 (0.02英吋)
第一屏蔽間隙距離 42 51微米 (0.002英吋)
第二屏蔽間隙距離 44 351微米 (0.138英吋)
屏蔽電極偏移距離 32 150微米 (0.006英吋)
電容器厚度 56 510微米 (0.020英吋)
底部屏蔽至底部之距離 63 12.7微米 英吋(0.0005英吋)
介電區域厚度 58 71.1微米 英吋(0.0028英吋)
因此，電容器長度21對屏蔽電極偏移距離32之比率係約6.7。電容器長度21對屏蔽電極偏移距離32之比率係約6.7。第二屏蔽間隙距離對第一屏蔽間隙距離之比率係約6.9。電容器厚度對底部屏蔽至底部表面之距離之比率係約40.2。
對於相同設計及標稱尺寸(在製造公差內)之八個多層陶瓷電容器，對插入損耗回應特性進行量測。對於在第一定向及第二定向上之八個多層陶瓷電容器中之每一者，在30 GHz及40 GHz下對插入損耗值進行取樣。對於每一電容器，計算在30 GHz及40 GHz下第一定向及第二定向之插入損耗值之差。對在30 GHz及40 GHz下之所得插入損耗Δ值取平均值，以判定在第一定向與第二定向之間的分別在30 GHz及40 GHz下之以下平均插入損耗Δ值：
測試頻率 (GHz) 平均插入損耗Δ (dB) 插入損耗之標準偏差
30 0.332 0.041
40 0.324 0.051
如上表中所展示，在30 GHz及40 GHz兩者下，所製造之多層陶瓷電容器之平均插入損耗大於0.3 dB，其中分別在30 GHz及40 GHz下具有0.041及0.05之一標準偏差。如上表中所展示，亦在30 GHz及40 GHz下計算該群組之八個多層陶瓷電容器之平均插入損耗Δ值之標準偏差。
圖10繪示多層陶瓷電容器中之一者之一插入損耗回應曲線，該插入損耗回應曲線呈現極接近上文平均值之插入損耗值。依據圖10之插入損耗回應曲線，第一定向上之插入損耗與第二定向上之插入損耗之間的差如下所示：
測試頻率 (GHz) 插入損耗 (dB)
30 0.330
40 0.325
另外，電容器可在第一定向上呈現極佳插入損耗特性。參考圖10，插入損耗302在第一定向上在約10 GHz下、在約20 GHz下、在約30 GHz下、在約40 GHz下、在約50 GHz下及在約60 GHz下大於約-0.8 dB。插入損耗302在第一定向上在約10 GHz下、在約20 GHz下、在約30 GHz下及在約40 GHz下大於約-0.5 dB。
熟習此項技術者可實踐本發明之此等及其他修改及變化形式，此並不背離本發明之精神及範疇。另外，應理解，各種實施例之態樣可整體或部分地互換。此外，熟習此項技術者應瞭解，上述說明僅係藉由實例之方式，且並不意欲限制此隨附申請專利範圍中所進一步闡述之本發明。
10:電極區域 12:介電區域/電極區域 14:作用電極區域/電極區域 16:屏蔽電極區域/電極區域 18:頂部表面 19:最低電極層/最低作用電極層/最低作用電極 20:底部表面 21:長度/電容器長度 22:屏蔽電極/第一屏蔽電極/第一電極 23:中心邊緣間隙距離 24:屏蔽電極/第二屏蔽電極/第二電極/中心端部間隙距離 26:屏蔽電極層 27:第一寬度 28:第一縱向邊緣 29:第二寬度 30:第二縱向邊緣 32:屏蔽電極偏移距離 34:第一屏蔽電容區域 36:第二屏蔽電容區域/第二電容區域 38:寬度 40:寬度 42:第一屏蔽間隙距離 44:第二屏蔽間隙距離 46:第三屏蔽間隙距離 48:第三縱向邊緣 50:縱向中心線 51:第三屏蔽電容區域/第三電容區域 52:第一虛設連接片電極/虛設連接片電極 54:第二虛設連接片電極/虛設連接片電極 55:第一虛設連接片電極/虛設連接片電極 56:電容器厚度 57:虛設連接片電極 58:介電區域厚度 59:作用電極區域厚度 60:第一縱向邊緣 61:屏蔽電極區域厚度 62:第二縱向邊緣 63:屏蔽至底部表面之距離 64:臂偏移距離 65:最高電極層 67:第一屏蔽至作用之距離 100:多層陶瓷電容器/多層電容器/寬頻多層陶瓷電容器/電容器 101:安裝表面 102:作用電極層/第一電極層/電極層/毗鄰電極層 104:作用電極層/第二電極層/電極層/毗鄰電極層 106:第一電極/作用電極/電極 108:第二(對向)電極/作用電極/電極 110:電極臂/經對準電極臂/第二電極臂/臂/經對準臂 112:中心部分/中心區 112’:初級電容元件/電容元件 114:基底部分 118:第一外部端子/第一終端/終端/外部端子 119:第一端部/第一屏蔽電極 120:第二外部端子/第二終端/終端/外部端子 121:第二端部/第二屏蔽電極 122:中心電容區域/電容區域 122’:中心電容元件/電容元件/次級電容器 124:臂間隙電容區域 124’:臂間隙電容元件/電容元件/次級電容器 125:主要臂間隙電容區域 125’:電容元件/次級電容器 126:步階間隙電容區域 126’:電容元件/次級電容器 128:臂/主要部分/外部端子 130:步階部分 132:縱向方向 134:橫向方向 136:Z方向 150:額外屏蔽電極 160:電容器 162:電極區域 166:屏蔽電極層/第二屏蔽電極區域/第二電極區域/頂部電極區域/頂部屏蔽電極區域 164:第一屏蔽電極區域/底部屏蔽電極區域 168:屏蔽至頂部表面之距離 169:第二屏蔽至作用之距離 202:臂/電極臂 210:第一屏蔽區域/屏蔽區域/屏蔽電極區域 214:屏蔽電極層 216:作用電極區域 226:臂間隙 227:陶瓷蓋 236:橫向中心線 240:臂間隙/主要臂間隙 242:步階臂間隙 300:多層電容器/電容器 302:錨電極區域/第二錨電極區域/插入損耗 304:錨電極區域/第一錨電極區域 310:錨電極層 312:錨電極 314:電極臂/臂 316:錨電極區域/第三錨電極區域 318:錨電極區域/第四錨電極區域 320:步階部分 322:外部橫向邊緣 324:內部橫向邊緣 328:主要部分 330:步階部分
本發明之一全面且授權揭示內容(包含熟習此項技術者之其最佳模式)更特定地陳述於說明書之其餘部分中，包含對附圖之參考，其中：
圖1A圖解說明根據本發明之態樣之一作用電極層之一項實施例之一俯視圖；
圖1B圖解說明根據本發明之態樣如圖1A中所展示地組態之交替電極層之一透視圖；
圖1C圖解說明根據本發明之態樣在其中形成多個電容區域之圖1A之作用電極層之實施例之一俯視圖；
圖1D圖解說明根據本發明之態樣在其中形成多個電容區域之一屏蔽電極層之實施例之一俯視圖；
圖1E圖解說明根據本發明之態樣之包含多個區域之一電容器之一項實施例之一側視剖視圖，其中作用電極層如圖1A至圖1C中所展示地經組態且一屏蔽電極層如圖1C中所展示地經組態；
圖2A圖解說明根據本發明之態樣之一作用電極層之另一實施例之一俯視圖；
圖2B圖解說明根據本發明之態樣在其中形成多個電容區域之圖2A之作用電極層之實施例之一俯視圖；
圖2C圖解說明根據本發明之態樣如圖2A中所展示地組態之交替電極層之一透視圖；
圖3A圖解說明根據本發明之態樣之包含多個區域之一電容器之另一實施例之一側視剖視圖，其中作用電極層如圖2A至圖2C中所展示地經組態且一屏蔽電極層如圖1D中所展示地經組態；
圖3B圖解說明根據本發明之態樣之一電容器之另一實施例；
圖4繪示圖1A至圖1E中所圖解說明之具有多個電容區域之一電容器之實施例之一電路示意性表示；
圖5繪示圖2A至圖2C中所圖解說明之具有多個電容區域之一電容器之實施例之一電路示意性表示；
圖6圖解說明在如圖1E中所展示之一第一定向及一第二定向上之圖1A至圖1E之電容器之經模擬插入損耗資料；
圖7A至圖7D圖解說明根據本發明之一項實施例之圖6之電容器之錨電極、屏蔽電極及作用電極之俯視圖；
圖8A至圖8D圖解說明根據本發明之某些實施例之作用電極層之額外實施例之俯視圖；
圖9圖解說明在第二定向上之圖1E之電容器；且
圖10繪示針對所製作之八個多層陶瓷電容器中之一個多層陶瓷而量測之一代表性插入損耗回應曲線。
22:屏蔽電極/第一屏蔽電極/第一電極
24:屏蔽電極/第二屏蔽電極/第二電極/中心端部間隙距離
26:屏蔽電極層
28:第一縱向邊緣
30:第二縱向邊緣
32:屏蔽電極偏移距離
34:第一屏蔽電容區域
36:第二屏蔽電容區域/第二電容區域
38:寬度
40:寬度
42:第一屏蔽間隙距離
44:第二屏蔽間隙距離
46:第三屏蔽間隙距離
48:第三縱向邊緣
50:縱向中心線
51:第三屏蔽電容區域/第三電容區域
119:第一端部/第一屏蔽電極
121:第二端部/第二屏蔽電極
132:縱向方向
134:橫向方向

Claims (42)

  1. 一種寬頻多層陶瓷電容器，其具有一第一端部及在垂直於一橫向方向之一縱向方向上與該第一端部間隔開之一第二端部，該橫向方向及縱向方向各自垂直於一Z方向，該寬頻多層陶瓷電容器包括： 一單片式主體，其包括複數個介電層； 一第一外部端子，其係沿著該第一端部安置； 一第二外部端子，其係沿著該第二端部安置； 複數個作用電極，其等係配置在該單片式主體內且與該縱向方向平行； 一第一屏蔽電極，其係配置在該單片式主體內且與該縱向方向平行，該第一屏蔽電極與該第一外部端子連接，該第一屏蔽電極具有與該橫向方向對準且背對該第一外部端子之一第一縱向邊緣，其中該第一屏蔽電極具有與該橫向方向對準且背對該第一外部端子之一第二縱向邊緣，且其中該第二縱向邊緣在該縱向方向上自該第一縱向邊緣偏移一屏蔽電極偏移距離；及 一第二屏蔽電極，其與該第二外部端子連接，該第二屏蔽電極在該Z方向上與該第一屏蔽電極大約對準。
  2. 如請求項1之寬頻多層陶瓷電容器，其中該電容器在該縱向方向上於該電容器之該第一端部與該第二端部之間具有一電容器長度，且其中該電容器長度對該屏蔽電極偏移距離之一比率大於約2。
  3. 如請求項1之寬頻多層陶瓷電容器，其中該第二屏蔽電極具有與該橫向方向對準且背對該第二外部端子之一第一縱向邊緣，其中該第二屏蔽電極具有與該橫向方向對準且背對該第二外部端子之一第二縱向邊緣，且其中該第二縱向邊緣在該縱向方向上自該第一縱向邊緣偏移大約該屏蔽電極偏移距離。
  4. 如請求項3之寬頻多層陶瓷電容器，其中在該縱向方向上於該第一屏蔽電極之該第一縱向邊緣與該第二屏蔽電極之該第一縱向邊緣之間形成一第一屏蔽間隙距離。
  5. 如請求項4之寬頻多層陶瓷電容器，其中該電容器在該縱向方向上於該電容器之該第一端部與該第二端部之間具有一電容器長度，且其中該電容器長度對該第一屏蔽間隙距離之一比率大於約2。
  6. 如請求項4之寬頻多層陶瓷電容器，其中在該縱向方向上於該第一屏蔽電極之該第二縱向邊緣與該第二屏蔽電極之該第二縱向邊緣之間形成一第二屏蔽間隙距離，且其中該第二屏蔽間隙距離對該第一屏蔽間隙距離之一比率係在自約0.5至約40的範圍內。
  7. 如請求項3之寬頻多層陶瓷電容器，其中第一屏蔽電極具有與該橫向方向對準且背對該第一外部端子之一第三縱向邊緣，且該第二屏蔽電極具有與該橫向方向對準且背對該第二外部端子之一第三縱向邊緣，且其中在該縱向方向上於該第一屏蔽電極之該第三縱向邊緣與該第二屏蔽電極之該第三縱向邊緣之間形成一第三屏蔽間隙距離。
  8. 如請求項1之寬頻多層陶瓷電容器，其中該第一屏蔽電極在該橫向方向上係關於在該縱向方向上延伸之一縱向中心線對稱。
  9. 如請求項1之寬頻多層陶瓷電容器，其中該電容器在該Z方向上於一頂部表面與一底部表面之間具有一電容器厚度，且其中該電容器厚度對一底部屏蔽至底部表面之距離之一比率大於約2。
  10. 如請求項1之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器經組態以用於安裝至一安裝表面，使得該等第一及第二屏蔽電極係介於複數個作用電極層與該安裝表面之間。
  11. 如請求項1之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器在該Z方向上於複數個作用電極層上方不具有屏蔽電極。
  12. 如請求項1之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器在該Z方向上於複數個作用電極層中之一最低電極層上方不具有屏蔽電極。
  13. 如請求項1之寬頻多層陶瓷電容器，其中作用電極層中之至少一者包括一第一電極，該第一電極包括：一基底部分，其與該第一外部端子電連接；一第一電極臂，其在該縱向方向上自該基底部分延伸；及一中心部分，其在該縱向方向上自該基底部分延伸。
  14. 如請求項13之寬頻多層陶瓷電容器，其中該中心部分在一第一位置處具有一第一寬度且在一第二位置處具有大於該第一寬度之一第二寬度，且其中該第二位置在該縱向方向上自該第一位置偏移。
  15. 如請求項1之寬頻多層陶瓷電容器，其中作用電極層中之至少一者包括一第二電極，該第二電極包括與第二外部終端電連接之一基底部分，且其中在該縱向方向上於第一電極之中心部分與該第二電極之該基底部分之間形成一中心端部間隙距離。
  16. 如請求項1之寬頻多層陶瓷電容器，其中作用電極層中之至少一者包括一第二電極，該第二電極包括與第二外部終端電連接之一基底部分，且其中在該橫向方向上於第一電極之中心部分與第二電極臂之間形成一中心邊緣間隙距離。
  17. 如請求項1之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器呈現在約10 GHz下大於約-0.4 dB之一插入損耗。
  18. 如請求項1之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器呈現在約20 GHz下大於約-0.4 dB之一插入損耗。
  19. 如請求項1之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器呈現在約30 GHz下大於約-0.4 dB之一插入損耗。
  20. 如請求項1之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器呈現自約5 GHz至約20 GHz之在自約-0.05 dB至約-0.4 dB之範圍內之一插入損耗。
  21. 如請求項1之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器呈現自約20 GHz至約40 GHz之在自約-0.05 dB至約-0.5 dB之範圍內之一插入損耗。
  22. 一種寬頻多層陶瓷電容器，其具有一第一端部及在垂直於一橫向方向之一縱向方向上與該第一端部間隔開之一第二端部，該橫向方向及縱向方向各自垂直於一Z方向，該寬頻多層陶瓷電容器包括： 一單片式主體，其包括複數個介電層； 一第一外部端子，其係沿著該第一端部安置； 一第二外部端子，其係沿著該第二端部安置； 複數個作用電極，其等係配置在該單片式主體內且與該縱向方向平行； 一第一屏蔽電極，其係配置在該單片式主體內且與該縱向方向平行，該第一屏蔽電極與該第一外部端子連接；及 一第二屏蔽電極，其係配置在該單片式主體內且與該縱向方向平行，該第二屏蔽電極與該第二外部端子連接，該第二屏蔽電極係在該Z方向上與該第一屏蔽電極大約對準； 其中： 在該縱向方向上於該第一屏蔽電極與該第二屏蔽電極之間形成一屏蔽間隙距離； 該電容器在該縱向方向上於該電容器之該第一端部與該第二端部之間具有一電容器長度；且 該電容器長度對該屏蔽間隙距離之一比率大於約2。
  23. 如請求項22之寬頻多層陶瓷電容器，其中該第一屏蔽電極具有與該橫向方向對準且背對該第一外部端子之一第一縱向邊緣，其中該第一屏蔽電極具有與該橫向方向對準且背對該第一外部端子之一第二縱向邊緣，且其中該第二縱向邊緣在該縱向方向上自該第一縱向邊緣偏移一屏蔽電極偏移距離。
  24. 如請求項23之寬頻多層陶瓷電容器，其中該第二屏蔽電極具有與該橫向方向對準且背對該第二外部端子之一第一縱向邊緣，其中該第二屏蔽電極具有與該橫向方向對準且背對該第二外部端子之一第二縱向邊緣，且其中該第二縱向邊緣在該縱向方向上自該第一縱向邊緣偏移大約該屏蔽電極偏移距離。
  25. 如請求項24之寬頻多層陶瓷電容器，其中在該縱向方向上於該第一屏蔽電極之該第一縱向邊緣與該第二屏蔽電極之該第一縱向邊緣之間界定該屏蔽間隙距離。
  26. 如請求項25之寬頻多層陶瓷電容器，其中在該縱向方向上於該第一屏蔽電極之該第二縱向邊緣與該第二屏蔽電極之該第二縱向邊緣之間形成一額外屏蔽間隙距離，且其中該額外屏蔽間隙距離對該屏蔽間隙距離之一比率係在自約0.5至約40的範圍內。
  27. 如請求項24之寬頻多層陶瓷電容器，其中第一屏蔽電極具有與該橫向方向對準且背對該第一外部端子之一第三縱向邊緣，且該第二屏蔽電極具有與該橫向方向對準且背對該第二外部端子之一第三縱向邊緣，且其中在該縱向方向上於該第一屏蔽電極之該第三縱向邊緣與該第二屏蔽電極之該第三縱向邊緣之間形成一第三屏蔽間隙距離。
  28. 如請求項22之寬頻多層陶瓷電容器，其中該第一屏蔽電極在該橫向方向上係關於在該縱向方向上延伸之一縱向中心線對稱。
  29. 如請求項22之寬頻多層陶瓷電容器，其中該電容器在該Z方向上於一頂部表面與一底部表面之間具有一電容器厚度，且其中該電容器厚度對一屏蔽至底部表面之距離之一比率大於約2。
  30. 如請求項22之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器經組態以用於安裝至一安裝表面，使得該等第一及第二屏蔽電極係介於複數個作用電極層與該安裝表面之間。
  31. 如請求項22之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器在該Z方向上於複數個作用電極層上方不具有屏蔽電極。
  32. 如請求項22之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器在該Z方向上於複數個作用電極層中之一最低電極層上方不具有屏蔽電極。
  33. 如請求項22之寬頻多層陶瓷電容器，其中作用電極層中之至少一者包括一第一電極，該第一電極包括一基底部分，其係與該第一外部端子電連接；一第一電極臂，其在該縱向方向上自該基底部分延伸；及一中心部分，其在該縱向方向上自該基底部分延伸。
  34. 如請求項33之寬頻多層陶瓷電容器，其中該中心部分在一第一位置處具有一第一寬度且在一第二位置處具有大於該第一寬度之一第二寬度，且其中該第二位置在該縱向方向上自該第一位置偏移。
  35. 如請求項22之寬頻多層陶瓷電容器，其中作用電極層中之至少一者包括一第二電極，該第二電極包括與第二外部終端電連接之一基底部分，且其中在該縱向方向上於第一電極之中心部分與該第二電極之該基底部分之間形成一中心端部間隙距離。
  36. 如請求項22之寬頻多層陶瓷電容器，其中作用電極層中之至少一者包括一第二電極，該第二電極包括與第二外部終端電連接之一基底部分，且其中在該橫向方向上於第一電極之中心部分與第二電極臂之間形成一中心邊緣間隙距離。
  37. 如請求項22之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器呈現在約10 GHz下大於約-0.4 dB之一插入損耗。
  38. 如請求項22之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器呈現在約20 GHz下大於-0.4 dB之一插入損耗。
  39. 如請求項22之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器呈現在約30 GHz下大於約-0.4 dB之一插入損耗。
  40. 如請求項22之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器呈現自約5 GHz至約20 GHz之在自約-0.05 dB至約-0.4 dB之範圍內之一插入損耗。
  41. 如請求項22之寬頻多層陶瓷電容器，其中該寬頻多層陶瓷電容器呈現自約20 GHz至約40 GHz之在自約-0.05 dB至約-0.4 dB之範圍內之一插入損耗。
  42. 一種形成一寬頻多層陶瓷電容器之方法，該方法包括： 在複數個作用電極層上形成複數個作用電極；及 在一屏蔽電極層上形成一第一屏蔽電極，該第一屏蔽電極延伸至該電容器之一單片式主體之一第一端部，該第一屏蔽電極具有與橫向方向對準且背對第一外部端子之一第一縱向邊緣，其中該第一屏蔽電極具有與該橫向方向對準且背對該第一外部端子之一第二縱向邊緣，且其中該第二縱向邊緣在縱向方向上自該第一縱向邊緣偏移一屏蔽電極偏移距離； 在該屏蔽電極層上形成一第二屏蔽電極，該第二屏蔽電極延伸至該單片式主體之第二端部且在Z方向上與該第一屏蔽電極大約對準；及 將該複數個作用電極層與該屏蔽電極層堆疊以形成該單片式主體，使得該複數個作用電極層及複數個屏蔽電極與該電容器之一縱向方向平行。
TW109102903A 2019-01-28 2020-01-30 具有超寬頻效能的多層陶瓷電容器 TW202109571A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962797523P 2019-01-28 2019-01-28
US62/797,523 2019-01-28
US201962811111P 2019-02-27 2019-02-27
US62/811,111 2019-02-27

Publications (1)

Publication Number Publication Date
TW202109571A true TW202109571A (zh) 2021-03-01

Family

ID=71732700

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109102903A TW202109571A (zh) 2019-01-28 2020-01-30 具有超寬頻效能的多層陶瓷電容器

Country Status (6)

Country Link
US (2) US11211201B2 (zh)
JP (2) JP7319379B2 (zh)
CN (2) CN114899009A (zh)
DE (1) DE112020000563T5 (zh)
TW (1) TW202109571A (zh)
WO (1) WO2020159810A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270842B2 (en) 2019-01-28 2022-03-08 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance
CN113316829B (zh) * 2019-01-28 2023-07-18 京瓷Avx元器件公司 具有超宽带性能的多层陶瓷电容器
JP7446318B2 (ja) 2019-01-28 2024-03-08 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 超広帯域性能を有する積層セラミックコンデンサ
US11495406B2 (en) 2019-01-28 2022-11-08 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11705280B2 (en) 2019-04-25 2023-07-18 KYOCERA AVX Components Corporation Multilayer capacitor having open mode electrode configuration and flexible terminations
DE112022000537T5 (de) 2021-01-07 2023-10-26 KYOCERA AVX Components Corporation Mehrschichtiger Keramikkondensator mit Ultrabreitbandleistung
CN114315350B (zh) * 2022-01-24 2023-05-23 武汉理工大学 钛酸铋钠-锆钛酸钡无铅宽温储能陶瓷及其制备方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737188A (en) 1987-05-18 1988-04-12 London Laboratories Limited Reducing agent and method for the electroless deposition of silver
JP2852372B2 (ja) 1989-07-07 1999-02-03 株式会社村田製作所 積層セラミックコンデンサ
JP2890985B2 (ja) * 1992-06-16 1999-05-17 株式会社村田製作所 バンドパスフィルタ
EP0917232B1 (en) 1993-08-24 2003-11-05 Matsushita Electric Industrial Co., Ltd. Laminated dielectric filter
JP3529848B2 (ja) * 1993-08-24 2004-05-24 松下電器産業株式会社 誘電体フィルタ
JP3268921B2 (ja) * 1993-11-29 2002-03-25 株式会社村田製作所 積層コンデンサ
JP3201466B2 (ja) 1997-03-31 2001-08-20 日本電気株式会社 導電性高分子端子および固体電解コンデンサ
US6191933B1 (en) 1998-01-07 2001-02-20 Tdk Corporation Ceramic capacitor
JP2002343677A (ja) 2001-05-14 2002-11-29 Murata Mfg Co Ltd コンデンサ内蔵型積層電子部品
JP3885938B2 (ja) 2002-03-07 2007-02-28 Ｔｄｋ株式会社 セラミック電子部品、ペースト塗布方法及びペースト塗布装置
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US6587327B1 (en) 2002-05-17 2003-07-01 Daniel Devoe Integrated broadband ceramic capacitor array
US6816356B2 (en) 2002-05-17 2004-11-09 Daniel Devoe Integrated broadband ceramic capacitor array
US6900708B2 (en) 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
US6950300B2 (en) 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
CN1890854A (zh) 2003-12-22 2007-01-03 X2Y艾泰钮埃特有限责任公司 内屏蔽式能量调节装置
US20050248908A1 (en) 2004-05-06 2005-11-10 Gunther Dreezen Termination coating
US7334981B2 (en) 2004-10-29 2008-02-26 General Electric Company Counter-rotating gas turbine engine and method of assembling same
TWI277988B (en) 2004-11-18 2007-04-01 Tdk Corp Multilayer capacitor
JP4462194B2 (ja) 2006-01-17 2010-05-12 Ｔｄｋ株式会社 積層型貫通コンデンサアレイ
US8238075B2 (en) 2006-02-22 2012-08-07 Vishay Sprague, Inc. High voltage capacitors
US7336475B2 (en) 2006-02-22 2008-02-26 Vishay Vitramon, Inc. High voltage capacitors
JP4374041B2 (ja) 2007-07-09 2009-12-02 Ｔｄｋ株式会社 積層コンデンサ
KR101102184B1 (ko) 2007-11-22 2012-01-02 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
JP2012532455A (ja) 2009-07-01 2012-12-13 ケメット エレクトロニクス コーポレーション 高電圧能力を有する高静電容量の多層
KR20120068622A (ko) 2010-12-17 2012-06-27 삼성전기주식회사 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
JP5267548B2 (ja) 2010-12-24 2013-08-21 Ｔｄｋ株式会社 積層コンデンサ
JP5353911B2 (ja) 2011-01-28 2013-11-27 株式会社村田製作所 電子部品及び基板モジュール
KR20130042924A (ko) 2011-10-19 2013-04-29 삼성전기주식회사 적층 세라믹 전자 부품
US20130107419A1 (en) 2011-10-28 2013-05-02 Kemet Electronics Corporation Multilayered ceramic capacitor with improved lead frame attachment
DE112013001679B4 (de) 2012-03-26 2023-03-09 Kemet Electronics Corporation Asymmetrischer Hochspannungskondensator
KR102057909B1 (ko) * 2013-06-14 2019-12-20 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2015070144A (ja) 2013-09-30 2015-04-13 京セラ株式会社 積層コンデンサおよび閃光発光装置
KR102089694B1 (ko) * 2014-04-30 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품
KR102089700B1 (ko) 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
US9997295B2 (en) 2014-09-26 2018-06-12 Murata Manufacturing Co., Ltd. Electronic component
US10083795B2 (en) 2014-09-30 2018-09-25 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and mounted structure with multilayer ceramic capacitor
US9443656B2 (en) 2014-09-30 2016-09-13 Murata Manufacturing Co., Ltd. Tensile stress resistant multilayer ceramic capacitor
KR102048098B1 (ko) * 2014-11-04 2019-11-22 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
KR102029497B1 (ko) * 2014-11-04 2019-11-08 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
US9847173B2 (en) 2015-06-26 2017-12-19 Murata Manufacturing Co., Ltd. Mounting substrate
US10192952B2 (en) * 2016-03-07 2019-01-29 Avx Corporation Multi-layer electronic device
JP6860995B2 (ja) 2016-08-29 2021-04-21 太陽誘電株式会社 積層セラミックコンデンサ
US20180374646A1 (en) 2017-06-26 2018-12-27 Vishay Israel Ltd. Wideband coupling capacitor
CN114709075A (zh) 2018-03-06 2022-07-05 京瓷Avx元器件公司 具有超宽带性能的多层陶瓷电容器
JP7307084B2 (ja) 2018-03-06 2023-07-11 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 超広帯域性能を有する積層セラミックコンデンサ
US11270842B2 (en) 2019-01-28 2022-03-08 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11495406B2 (en) 2019-01-28 2022-11-08 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance
JP7446318B2 (ja) 2019-01-28 2024-03-08 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 超広帯域性能を有する積層セラミックコンデンサ
CN113316829B (zh) 2019-01-28 2023-07-18 京瓷Avx元器件公司 具有超宽带性能的多层陶瓷电容器
US11705280B2 (en) 2019-04-25 2023-07-18 KYOCERA AVX Components Corporation Multilayer capacitor having open mode electrode configuration and flexible terminations

Also Published As

Publication number Publication date
CN113330527A (zh) 2021-08-31
JP2023134756A (ja) 2023-09-27
US20220115182A1 (en) 2022-04-14
US11211201B2 (en) 2021-12-28
JP2022523707A (ja) 2022-04-26
DE112020000563T5 (de) 2021-10-28
WO2020159810A1 (en) 2020-08-06
CN113330527B (zh) 2022-07-05
US20200243260A1 (en) 2020-07-30
JP7319379B2 (ja) 2023-08-01
CN114899009A (zh) 2022-08-12
US11887784B2 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
US11721488B2 (en) Multilayer ceramic capacitor having ultra-broadband performance
US11676763B2 (en) Multilayer ceramic capacitor having ultra-broadband performance
US11664169B2 (en) Multilayer ceramic capacitor having ultra-broadband performance
US11728092B2 (en) Multilayer ceramic capacitor having ultra-broadband performance
US11887784B2 (en) Multilayer ceramic capacitor having ultra-broadband performance
US11984262B2 (en) Multilayer ceramic capacitor having ultra-broadband performance
US11984268B2 (en) Multilayer ceramic capacitor having ultra-broadband performance
US20220216011A1 (en) Multilayer Ceramic Capacitor Having Ultra-Broadband Performance
US11830676B2 (en) Multilayer ceramic capacitor having ultra-broadband performance
US20230368977A1 (en) Multilayer Ceramic Capacitor Having Ultra-Broadband Performance