JP4447215B2 - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP4447215B2 JP4447215B2 JP2002364235A JP2002364235A JP4447215B2 JP 4447215 B2 JP4447215 B2 JP 4447215B2 JP 2002364235 A JP2002364235 A JP 2002364235A JP 2002364235 A JP2002364235 A JP 2002364235A JP 4447215 B2 JP4447215 B2 JP 4447215B2
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- plating
- addition rate
- film thickness
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007747 plating Methods 0.000 claims description 106
- 239000010410 layer Substances 0.000 claims description 80
- 239000010408 film Substances 0.000 claims description 61
- 239000002184 metal Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000010409 thin film Substances 0.000 claims description 17
- 239000002356 single layer Substances 0.000 claims description 11
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052797 bismuth Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 description 104
- 239000000956 alloy Substances 0.000 description 104
- 238000002844 melting Methods 0.000 description 39
- 230000008018 melting Effects 0.000 description 39
- 229910020830 Sn-Bi Inorganic materials 0.000 description 37
- 229910018728 Sn—Bi Inorganic materials 0.000 description 37
- 239000000203 mixture Substances 0.000 description 29
- 239000004065 semiconductor Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 15
- 239000010949 copper Substances 0.000 description 13
- 238000005259 measurement Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000009713 electroplating Methods 0.000 description 9
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000004381 surface treatment Methods 0.000 description 6
- 229910020816 Sn Pb Inorganic materials 0.000 description 5
- 229910020922 Sn-Pb Inorganic materials 0.000 description 5
- 229910008783 Sn—Pb Inorganic materials 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 239000011701 zinc Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910020888 Sn-Cu Inorganic materials 0.000 description 2
- 229910019204 Sn—Cu Inorganic materials 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910001152 Bi alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020994 Sn-Zn Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910009069 Sn—Zn Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004876 x-ray fluorescence Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/262—Sn as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
- B32B15/013—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C13/00—Alloys based on tin
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C13/00—Alloys based on tin
- C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/922—Static electricity metal bleed-off metallic stock
- Y10S428/923—Physical dimension
- Y10S428/924—Composite
- Y10S428/926—Thickness of individual layer specified
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/922—Static electricity metal bleed-off metallic stock
- Y10S428/9265—Special properties
- Y10S428/929—Electrical contact feature
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12708—Sn-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12708—Sn-base component
- Y10T428/12715—Next to Group IB metal-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12708—Sn-base component
- Y10T428/12722—Next to Group VIII metal-base component
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Electroplating Methods And Accessories (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の属する技術分野】
この発明は、電子部品に係り、詳しくは、外部端子の表面にSn(錫)を主成分とする金属薄膜から成る接続用導電層が形成される電子部品に関する。
【0002】
【従来の技術】
IC(半導体集積回路)、トランジスタ、コンデンサ、抵抗、インダクタ等の各種の電子部品を用いることにより、広い分野で使用される電子装置が組み立てられている。このような電子装置の組立には、予め導電層から成る回路パターンが印刷された実装基板が用いられて、この実装基板上に所定の電子部品が実装される。具体的には、外部端子としての役割を担う電子部品のリードを、低融点のろう材を介して回路パターンの一部に電気的に接続している。このように電子部品を実装基板に実装するにあたっては、電子部品と実装基板との接続信頼性を満足するために、電子部品のリードの表面には、Snを主成分とするSn系合金から構成される低融点の金属薄膜から成る接続用導電層が、予め電気めっき法等の表面処理法により形成されている。
【0003】
ここで、上述のような接続用導電層を構成する低融点の金属薄膜の材料としては、従来から、Sn−Pb(鉛)合金をめっきにより形成することが広く行なわれている。Snは同合金の主成分を構成して接着の役目を果たす一方、PbはSnと低融点合金を形成する低融点合金形成用金属を構成して、合金の融点を下げるとともに接続強度を向上させる役目を果たしている。このように、Sn−Pb合金は、両成分の割合を変えることにより融点を容易に調整することができ、濡れ性に優れているだけでなくコスト的にも有利なので、電子部品を実装する際に上述したような接続用導電層として好んで用いられてきている。
【0004】
しかしながら、上述のSn−Pb合金のPb成分は人体に対して有害であり、使用済の電子装置を廃棄するような場合には公害の原因となるので、環境破壊の点で望ましくない。したがって、最近では電子部品を実装基板に実装するにあたっては、接続用導電層としては成分にPbを含まない、いわゆるPbフリーのSn系合金から成る低融点の金属薄膜をめっきによりリードの表面に形成することが一般的な流れになっている。一例として、Pbに変えてBi(ビスマス)を添加させるようにしたSn−Bi合金を接続用導電層としてリードの表面にめっきした電子部品が広く知られている。
ここで、Biは前述のSn−Pb合金におけるPbと同様にSnと低融点合金を形成する低融点合金形成用金属を構成して、合金の融点を下げるような役目を果たしている。また、PbフリーのSn系合金をめつきする場合は、Snと低融点合金を形成する金属としてはどのようなものを選んだ場合でも、濡れ性を損なわないようなSn系合金めっきが形成されることが重要となる。
【0005】
ところで、上述のPbフリーのSn−Bi合金から成る低融点の金属薄膜をめっきによりリードの表面に形成すると、電子部品を製造した後に、温度サイクル試験のような加速試験を施した場合、リードの表面にウィスカ(Whisker)と称する微細な金属ひげが上記Sn−Pb合金に比べて発生し易くなる。そして、このウィスカはリード同士を短絡させる原因となることが心配され、特にICのようにパッケージの周囲から微小間隔で多数のリードが引き出されている半導体装置においては、その傾向が著しくなる。また、上述のSn−Bi合金は伸びに乏しい性質があるため、電子部品を実装する際等にリードを折り曲げると、そのSn−Bi合金層に曲げクラック(以下、単にクラックとも称する)が発生し易くなる。したがって、電子部品のリードの表面にめっきによりPbフリーのSn系合金から成る低融点の金属薄膜を形成する場合は、ウィスカやクラック等の発生を抑制することが課題となっている。
【0006】
上述のようにPbフリーを前提として、ウィスカやクラック等の発生を抑制する目的で、Sn系合金から成る低融点の金属薄膜を、リードの表面にめっきにより形成するように構成した半導体装置が開示されている(例えば、特許文献1参照。)。同半導体装置は、図12に示すように、リード101の表面に、例えばSn−Bi合金からなる三層めっきを形成するにあたり、Bi添加率(含有率)が小さいSn−Bi合金から成る下層(Bi添加率0.7wt(weight)%)102と、Bi添加率が中間のSn−Bi合金から成る中間層(Bi添加率0.7〜2.3wt%)103と、Bi添加率が大きいSn−Bi合金から成る上層(Bi添加率2.3wt%)104とをめっきして、Sn−Bi合金層が、めっき膜厚方向に合金成分の添加率が増加するような濃度勾配を有するように形成されている。
【0007】
同様に、Pbフリーを前提として、ウィスカやクラック等の発生を抑制する目的で、Sn系合金から成る低融点の金属薄膜をリードの表面にめっきにより形成するように構成した半導体装置が開示されている(例えば、特許文献2参照。)。同半導体装置は、図13に示すように、リード111の表面に、Cu添加率が0.4〜5wt%のSn−Cu合金から成る膜厚が1〜15μmのめっき層112が形成されている。
【0008】
同様に、Pbフリーを前提として、ウィスカやクラック等の発生を抑制する目的で、Sn系合金から成る低融点の金属薄膜をリードの表面にめっきにより形成するように構成した半導体装置が開示されている(例えば、特許文献3参照。)。同半導体装置は、図14に示すように、リード121の表面に、Bi添加率が0〜1wt%のSn−Bi合金から成る膜厚が1〜14μmの下層122と、Bi添加率が1〜10wt%のSn−Bi合金から成る膜厚が1〜12μmの上層123とがめっきにより形成されている。
【0009】
【特許文献1】
特開2000−174191号公報(第4項、図2)
【特許文献2】
特開2001−257303号公報(第3項、図1)
【特許文献3】
特開平11−330340公報(第3項、図2)
【0010】
【発明が解決しようとする課題】
ところで、PbフリーのSn系合金から構成される低融点の金属薄膜から成る接続用導電層をリードの表面にめっきにより形成するように構成した従来の半導体装置では、多層めっき構造によりウィスカやクラック等の発生を抑制するようにしているのでめっき構造が複雑となり、また多層めっき構造になっていることに伴って、Snと低融点合金を形成するBi(低融点合金形成用金属)の組成の厳密な管理が困難になり、さらに低融点合金を形成する所望の金属の添加率に応じてめっき膜厚が最適な値に調整されていないので、ウィスカやクラック等の発生を十分に抑制することができない、という問題がある。
例えば、特許文献1に開示されている半導体装置では、図12に示したように、Bi添加率が小さい下層102と、Bi添加率が中間の中間層103と、Bi添加率が大きい上層104とを順次にリード101の表面にめっきしてSn−Bi合金からなる三層めっきを形成しているが、Sn−Bi合金層を3度にわたってめっきする多層めっき構造によりウィスカやクラック等の発生を抑制するようにしているので、めっき構造が複雑となるため、めっきのコストアップが避けられなくなる。
また、上記Sn−Bi合金をめっきした場合は、電子部品を実装した後の信頼性に大きな影響を与える因子である上記Biの組成を高精度で測定することによって、Biの組成を厳密に管理することが必要になる。このようにBiの組成を厳密に管理することは、製品品質を保証する上で欠かせない重要な事項となる。そのために、めっき層におけるBiの組成を非破壊の蛍光X線分析法により測定することが行われる。しかしながら、特許文献1に示されている多層めっき構造では、各層に同一元素であるBiが含まれているので、上記蛍光X線分析法により各層の膜厚を含めてその組成を正確に測定することができず、厳密な組成管理が困難になる。また多層めっき構造になっていることに伴って、Biの添加率に応じてめっき膜厚が最適な値に調整されていないので、ウィスカやクラック等の発生を十分に抑制することができない。
【0011】
また、特許文献3に開示されている半導体装置では、図14に示したように、Bi添加率が0〜1wt%のSn−Bi合金から成る下層122と、Bi添加率が1〜10wt%のSn−Bi合金から成る上層123とをめっきしているが、特許文献1と略同様に、Sn−Bi合金層を2度にわたってめっきしているので、めっき構造が複雑となるため、めっきのコストアップが避けられなくなる。
また、Biの組成を厳密に管理する点に関しても、特許文献1で説明したのと略同様な理由で、Biの厳密な組成管理が困難になり、また、Biの添加率に応じてめっき膜厚が最適な値に調整されていないので、ウィスカやクラック等の発生を十分に抑制することができない。
【0012】
また、特許文献2記載の従来の半導体装置では、図13に示したように、Snと低融点合金を形成する所望の金属としてはCuを用いて単層めっき構造に形成されているが、もともとCu添加によるウィスカ抑制効果はBi等に比べて小さいため、めっき層112のCu添加率が3wt%未満では十分な抑制効果が得られない。また、Cu添加率が3%を越えると濡れ性が低下する。また、めっき層112の膜厚も1〜15μmに形成されているが、特許文献1と同様に、厳密な組成管理に十分な組成測定制度が得られず、またCuの添加率に応じた最適なめっき膜厚に調整されていないので、またウィスカやクラックの発生を十分に抑制するのが困難である。
【0013】
この発明は、上述の事情に鑑みてなされたもので、PbフリーのSn系合金めっきから成る接続用導電層を外部端子の表面に形成する場合、単純なめっき構造によりウィスカ及びクラックの発生を十分に抑制することができ、またSnと低融点合金を形成する低融点合金形成用金属の組成の厳密な管理を行うことができるようにした電子部品を提供することを目的としている。
【0016】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、外部端子の表面に金属薄膜から成る単層の接続用導電層が形成されている電子部品に係り、前記接続用導電層が、SnとBiとからなると共に、該接続用導電層の膜厚が20−25μmの範囲に設定され、かつ、前記Biの添加率が、0.7−4.5wt%に設定されていることを特徴としている。
【0017】
また、請求項2記載の発明は、外部端子の表面に金属薄膜から成る単層の接続用導電層が形成されている電子部品に係り、前記接続用導電層が、SnとBiとからなると共に、該接続用導電層の膜厚が15−20μmの範囲に設定され、かつ、前記Biの添加率が、1.0−4.5wt%に設定されていることを特徴としている。
【0018】
また、請求項3記載の発明は、請求項1又は2記載の電子部品に係り、前記接続用導電層は、めっきにより形成されたものであることを特徴としている。
【0024】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は実施例を用いて具体的に行う。
◇第1実施例
図1は、この発明の第1実施例である電子部品の構成を示す斜視図、図2は図1のA−A矢視断面図、図3は同電子部品の一部の断面構造を概略的に示す図、また、図4は同電子部品のリードに形成したSn−Bi合金層のBi添加率(横軸)とめっき膜厚(縦軸)との関係を示す図、図5は同電子部品のリードに形成したSn−Bi合金層のBi添加率(横軸)とめっき膜厚(縦軸)との関係においてウィスカの評価結果を示す図、図6は同電子部品のリードに形成したSn−Bi合金層のBi添加率(横軸)とめっき膜厚(縦軸)との関係においてクラックの発生状況を示す図、図7は同電子部品のリードに形成したSn−Bi合金層のBi添加率(横軸)とめっき膜厚(縦軸)との関係においてめっき組成測定のバラツキの評価結果を示す図である。なお、この例では電子部品として樹脂封止型半導体装置に例をあげて説明している。
この例の電子部品(樹脂封止型半導体装置)10は、図1〜図3に示すように、例えば樹脂がモールドされて形成されたパッケージ1の両側面から例えばFe−Ni(鉄ニッケル)合金から成る多数のリード2が引き出された構成を有し、各リード2の表面には、Snを主成分とした低融点の金属薄膜(すなわち、Sn系合金)から成る接続用導電層3が、電気めっき法のような表面処理法により形成されている。
接続用導電層3は、図3に示すように、Snに0.5〜6.0wt%のBiが添加されたSn−Bi合金から成り、かつ10〜25μmのめっき膜厚を有している。ここで、接続用導電層3は、単層めっき構造から構成されているので、めっきのコストアップを避けることができる。また、接続用導電層3は、Snと低融点合金を形成する所望の金属としてのBiの添加率に応じてめっき膜厚が最適な値に調整されている。
【0025】
パッケージ1の内部は、図2に示すように、ICチップ4がタブ5上に固定されて、ICチップ4の表面に形成されているパッド電極6と対応したリード2との間にはボンディングワイヤ7が電気的に接続されている。
【0026】
図4は、この例において、リード2の表面に形成した接続用導電層3を構成するSn−Bi合金層のBi添加率(横軸)とめっき膜厚(縦軸)との関係を示す図である。この例では、前述したように、Bi添加率(0.5〜6.0wt%)に応じて、めっき膜厚(10〜25μm)が最適な値となるように調整されている。濡れ性を重視する場合には略4wt%以上のBi添加率が必要になるが、めっき膜厚を10〜25μmの範囲に収めることで、総合的に最も優れた特性を得ることができる。逆に、Bi添加率を1wt%未満に抑える必要がある場合には、めっき膜厚を20〜25μmの範囲に収めるようにする。
【0027】
図4において、領域〈1〉は、Sn−Bi合金層において、Bi添加率を0.7〜4.5wt%に、かつめっき膜厚を20〜25μmに調整した範囲を示している。このようにBi添加率に応じてめっき膜厚を最適な値に調整することにより、濡れ性を損なうことなく、ウィスカの発生及びクラックの発生を極端に小さく抑えることがでる。したがって、ウィスカの発生を十分に抑制することができる。
【0028】
図4において、領域〈2〉は、Sn−Bi合金層において、Bi添加率を1.0〜4.5wt%に、かつめっき膜厚を15〜20μmに調整した範囲を示している。このようにBi添加率に応じてめっき膜厚を最適な値に調整することにより、濡れ性を損なうことなく、クラックの発生をほとんどなくすように抑えることがでる。したがって、クラックの発生を十分に抑制することができる。
【0029】
図4において、領域〈3〉は、Sn−Bi合金層において、Bi添加率を4.5〜6.0wt%に、かつめっき膜厚を10〜20μmに調整した範囲を示している。このようにBi添加率に応じてめっき膜厚を最適な値に調整することにより、ある程度のクラックの発生は不可避となるが、濡れ性を損なうことなく、ウィスカの発生を小さく抑えることがでる。したがって、ウィスカの発生を十分に抑制することができる。
【0030】
また、図4の領域〈1〉〜領域〈3〉の範囲のようにBi添加率に応じてめっき膜厚を最適な値に調整することにより、前述したように、濡れ性を損なうことなく、ウィスカの発生及びクラックの発生を十分に抑制することができる他に、接合信頼性及び組成測定精度を改善することができる。
【0031】
次に、この例により、上述したような諸特性を改善できる理由について説明する。
(1)濡れ性に関して
Sn−Bi合金層においては、Bi添加率が大きくなるほど、濡れ性は良くなる傾向があるが、例えBi添加率が0になったとしても、すなわち、Sn100%になったとしても、濡れ性は実用上問題はない。一方、めっき膜厚に関しては、略3μm以下になるとピンホール等の発生から、十分な濡れ性は確保することが困難になるので、略3μm以上のめっき膜厚に調整することが望ましいことを確認した。したがって、この例のように、図4の領域〈1〉〜領域〈3〉の範囲に示したように、Bi添加率を0.5〜6.0wt%に、めっき膜厚を10〜25μmに調整することにより、濡れ性を損なうことはなくなる。
【0032】
(2)ウィスカに関して
図5は、Sn−Bi合金層のBi添加率(横軸)とめっき膜厚(縦軸)との関係において、ウィスカの評価結果を示す図である。同図は、電子部品を一定時間ウィスカの発生環境に保管した後のウィスカの発生状況を示している。同図において、符号Nはウィスカの発生が認められない位置、符号Aは微小な突起物が認められる程度の位置、符号Bはごく短い針状結晶が僅かに認められる位置、符号Cは針状結晶が複数認められる位置、符号Dは絶縁破壊の恐れのある針状結晶が認められる位置を、それぞれ示している。同図から明らかなように、Bi添加率が略3wt%未満の範囲では、めっき膜厚を略10μm以上に調整することにより、ウィスカの発生はほとんど認められない。また、Bi添加率が略5wt%以上の範囲では、めっき膜厚が薄くなってもウィスカの発生を抑えることができる。したがって、この例のように、図4の領域〈1〉〜領域〈3〉の範囲に示したように、Bi添加率を0.5〜6.0wt%に、めっき膜厚を10〜25μm調整することにより、単層めっき構造でもウィスカの発生を十分に抑制することができる。
【0033】
(3)クラックに関して
図6は、Sn−Bi合金層のBi添加率(横軸)とめっき膜厚(縦軸)との関係において、クラックの発生状況を示す図である。同図は、例として80ピンを有するTQFP(Thin Quad Flat Package)から成るパッケージで封止された半導体装置を対象として、外部端子であるリード曲げR部におけるSn−Bi合金層のクラック発生状況を示している。同図において、○印はクラックの発生が認められない位置、△印は微小クラックの発生が認められる位置、×印はクラックの発生が認められる位置を、それぞれ示している。同図から明らかなように、全体的な傾向としてはめっき膜厚が小さいほど、Bi添加率が小さいほど、クラックの発生が少なくなっている。また、めっき膜厚が略10μm未満の範囲では、Bi添加率が5wt%程度でもクラックは微小なものしか認められない。一方、めっき膜厚が略20μmの付近では、Bi添加率が4wt%程度でもクラックの発生が認められる。それゆえ、クラックに関しては、Bi添加率を略3wt%未満に、まためっき膜厚を略10μm未満に抑えるのが理想的であり、Bi添加率が略4wt%以上、かつめっき膜厚が略20μm以上の領域は望ましくない。したがって、この例のように、図4の領域〈1〉〜領域〈3〉の範囲に示したように、Bi添加率を0.5〜6.0wt%に、めっき膜厚を10〜25μm調整することにより、クラックの発生を十分に抑制することができる。
【0034】
(4)接合信頼性に関して
Sn−Bi合金層を形成するにあたっては、電子部品の基板実装後の接合系(めっき+ぺースト)としてのトータルのBi添加率が最終的な接合信頼性を決定するが、この例のように、図4の領域〈1〉〜領域〈3〉の範囲に示したように、Bi添加率を0.5〜6.0wt%に、めっき膜厚を10〜25μm調整しても、接合信頼性を確保することができる。
【0035】
(5)組成測定精度に関して
図7は、Sn−Bi合金層のBi添加率(横軸)とめっき膜厚(縦軸)との関係において、めっき組成(Bi添加率)測定のバラツキの評価結果を示す図である。同図は、比例計数管を検出器に用いた蛍光X線設備により、めっき組成(Bi添加率)測定のバラツキを評価した例を示している。同図において、数字は変動係数(定点くり返し測定結果の標準偏差を平均値で割ったもの)を表しており、値が小さいほど、めっき組成測定のバラツキが小さいことを示している。同図から明らかなように、めっき膜厚が略10μmを越えた領域ではBi添加率に関わらず、実用に耐える組成バラツキで測定できるが、めっき膜厚が略5μm前後と小さく、かつBi添加率が略1wt%未満の領域では極端に悪化することが理解される。それゆえ、Bi添加率が略1%未満の領域で厳密な組成管理を行うためには、めっき膜厚は略10μm以上が必要になる。したがって、この例のように、図4の領域〈1〉〜領域〈3〉の範囲に示したように、Bi添加率を0.5〜6.0wt%に、めっき膜厚を10〜25μm調整することにより、組成測定精度の向上を図ることができる。
【0036】
このように、この例の電子部品10によれば、外部端子としての役割を担うリード2の表面に、Snに0.5〜6.0wt%のBiが添加されたSn−Bi合金から成り、かつ10〜25μmのめっき膜厚を有する単層めっき構造から成る接続用導電層3が形成されているので、Snと低融点合金を形成する所望の金属であるBiの添加率に応じてめっき膜厚を最適な値に調整することができる。また、単層めっき構造から成る接続用導電層3が形成されていることに伴い、蛍光X線分析法によりBiの組成を正確に測定することができる。
したがって、PbフリーのSn系合金めっきから成る接続用導電層を外部端子の表面に形成する場合、単純なめっき構造によりウィスカ及びクラックの発生を十分に抑制することができ、またSnと低融点合金を形成する低融点合金形成用金属の組成の厳密な管理を行うことができる。
【0037】
◇第1参考例
図8は、この発明に係る第1参考例である電子部品の一部の断面構造を概略的に示す図である。この第1参考例の電子部品の構成が、上述の第1実施例のそれと大きく異なるところは、Snと低融点合金を形成する低融点合金形成用金属としてBiに変えてAg(銀)を用いるようにした点である。
すなわち、この例の電子部品は、図1及び図2の第1実施例と略同様に、例えば樹脂がモールドされて形成されたパッケージ1の両側面から例えばFe−Ni合金から成る多数のリード2が引き出され、パッケージ1の内部はICチップ4がタブ5上に固定されて、ICチップ4の表面に形成されているパッド電極6と対応したリード2との間にはボンディングワイヤ7が電気的に接続された構成において、図8に示すように、リード2の表面にはSn系合金から成る接続用導電層11が電気めっき法のような表面処理法により形成されて、接続用導電層11は、Snに2.0〜4.0wt%のAgが添加されたSn−Ag合金から成り、かつ15〜25μmのめっき膜厚を有している。ここで、AgはSnと低融点合金を形成する金属として選ばれている。
【0038】
この例においては、上述したようにSnと低融点合金を形成する所望の金属であるAg添加率に応じてめっき膜厚を最適な値に調整することにより、第1実施例のSn−Bi合金に比較すると、濡れ性及びウィスカがやや低下するものの、クラックはより向上させることができる。また、最適領域を高Ag添加率側及び高めっき膜厚側に選ぶことにより、第1実施例と略同様に、接合信頼性及び組成測定精度を改善することができる。
【0039】
このように、この例の構成によっても、第1実施例において述べたのと略同様な効果を得ることができる。
【0040】
◇第2参考例
図9は、この発明に係る第2参考例である電子部品の一部の断面構造を概略的に示す図である。この第2参考例の電子部品の構成が、上述の第1実施例のそれと大きく異なるところは、Snと低融点合金を形成する低融点合金形成用金属としてBiに変えてCu(銅)を用いるようにした点である。
すなわち、この例の電子部品は、図1及び図2の第1実施例と略同様に、例えば樹脂がモールドされて形成されたパッケージ1の両側面から例えばFe−Ni合金から成る多数のリード2が引き出され、パッケージ1の内部はICチップ4がタブ5上に固定されて、ICチップ4の表面に形成されているパッド電極6と対応したリード2との間にはボンディングワイヤ7が電気的に接続された構成において、図9に示すように、リード2の表面にはSn系合金から成る接続用導電層12が電気めっき法のような表面処理法により形成されて、接続用導電層12は、Snに0.5〜2.5wt%のCuが添加されたSn−Cu合金から成り、かつ20〜30μmのめっき膜厚を有している。ここで、CuはSnと低融点合金を形成する金属として選ばれている。
【0041】
この例においては、上述したようにSnと低融点合金を形成する所望の金属であるCu添加率に応じてめっき膜厚を最適な値に調整することにより、第1実施例と略同様に、濡れ性を損なわずにウィスカ及びクラックの発生を十分に抑制することができ、さらに接合信頼性及び組成測定精度を改善することができる。
【0042】
このように、この例の構成によっても、第1実施例において述べたのと略同様な効果を得ることができる。
【0043】
◇第3参考例
図10は、この発明に係る第3参考例である電子部品の一部の断面構造を概略的に示す図である。この第3参考例の電子部品の構成が、上述の第1実施例のそれと大きく異なるところは、Snと低融点合金を形成する金属としてBiに変えてZn(亜鉛)を用いるようにした点である。
すなわち、この例の電子部品は、図1及び図2の第1実施例と略同様に、例えば樹脂がモールドされて形成されたパッケージ1の両側面から例えばFe−Ni合金から成る多数のリード2が引き出され、パッケージ1の内部はICチップ4がタブ5上に固定されて、ICチップ4の表面に形成されているパッド電極6と対応したリード2との間にはボンディングワイヤ7が電気的に接続された構成において、図10に示すように、リード2の表面にはSn系合金から成る接続用導電層13が電気めっき法のような表面処理法により形成されて、接続用導電層13は、Snに4.0〜9.0wt%のZnが添加されたSn−Zn合金から成り、かつ15〜30μmのめっき膜厚を有している。ここで、ZnはSnと低融点合金を形成する金属として選ばれている。
【0044】
この例においては、上述したようにSnと低融点合金を形成する所望の金属であるZn添加率に応じてめっき膜厚を最適な値に調整することにより、第1実施例と略同様に、濡れ性を損なわずにウィスカ及びクラックの発生を十分に抑制することができ、さらに接合信頼性及び組成測定精度を改善することができる。
【0045】
このように、この例の構成によっても、第1実施例において述べたのと略同様な効果を得ることができる。
【0046】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例ではリード形状の外部端子に対して接続用導電層を形成した例で説明したが、リード形状に限らずに外部端子としての役割を担うものであれば適用することができる。また、実施例では、電子部品としてはICに適用する例で説明したが、IC以外にも図11(a)に示したような挿入実装型のトランジスタ14、図11(b)に示したような表面実装型のトランジスタ15、あるいは図11(c)に示したような電解コンデンサ16等の他の電子部品にも適用することができる。
【0047】
また、電子部品の外部端子としてのリードにSn系合金から成る金属薄膜を形成する表面処理法としては、電気めっき法に例をあげて説明したが、電気めっき法に限らずに、無電解めっき法、化学めっき法、あるいは電解めっき法と無電解めっき法と組み合わせためっき法等の他のめっき法を利用することができる。また、この発明によるSn系合金から成る金属薄膜から成る接続用導電層を形成するリードは、Fe−Ni合金を用いる例で説明したが、これに限らずに他の金属成分を含ませたFe−Ni系合金を用いてもよい。また、Fe−Ni系合金に限らずに、CuあるいはCuを主成分とするCu系合金や、Fe材を用いることもできる。
【0048】
【発明の効果】
以上説明したように、この発明の電子部品によれば、外部端子の表面に、SnにこのSnと低融点合金を形成する所望の金属が添加されて、所望のめっき膜厚を有する単層めっき構造から成る接続用導電層が形成されているので、所望の金属の添加率に応じてめっき膜厚を最適な値に調整することができる。また、単層めっき構造から成る接続用導電層が形成されていることに伴い、Snと低融点合金を形成する低融点合金形成用金属の組成を正確に測定することができる。
したがって、PbフリーのSn系合金めっきから成る接続用導電層を外部端子の表面に形成する場合、単純なめっき構造によりウィスカ及びクラックの発生を十分に抑制することができ、またSnと低融点合金を形成する低融点合金形成用金属の組成の厳密な管理を行うことができる。
【図面の簡単な説明】
【図1】この発明の第1実施例である電子部品の構成を示す斜視図である。
【図2】図1のA−A矢視断面図である。
【図3】同電子部品の一部の断面構造を概略的に示す図である。
【図4】同電子部品のリードに形成したSn−Bi合金層のBi添加率(横軸)とめっき膜厚(縦軸)との関係を示す図である。
【図5】同電子部品のリードに形成したSn−Bi合金層のBi添加率(横軸)とめっき膜厚(縦軸)との関係においてウィスカの評価結果を示す図である。
【図6】同電子部品のリードに形成したSn−Bi合金層のBi添加率(横軸)とめっき膜厚(縦軸)との関係においてクラックの発生状況を示す図である。
【図7】同電子部品のリードに形成したSn−Bi合金層のBi添加率(横軸)とめっき膜厚(縦軸)との関係においてめっき組成測定のバラツキの評価結果を示す図である。
【図8】 この発明に係る第1参考例である電子部品の一部の断面構造を概略的に示す図である。
【図9】 この発明に係る第2参考例である電子部品の一部の断面構造を概略的に示す図である。
【図10】 この発明3係る第1参考例である電子部品の一部の断面構造を概略的に示す図である。
【図11】この発明が適用される電子部品の例を示す斜視図である。
【図12】従来の電子部品の一部の断面構造を概略的に示す図である。
【図13】従来の電子部品の一部の断面構造を概略的に示す図である。
【図14】従来の電子部品の一部の断面構造を概略的に示す図である。
【符号の説明】
1 パッケージ
2 リード(外部端子)
3、11〜13 接続用導電層
4 ICチップ
5 タブ
6 パッド電極
7 ボンディングワイヤ
10 電子部品(樹脂封止型半導体装置)
14 挿入実装型のトランジスタ
15 表面実装型の小信号用トランジスタ
16 表面実装型の大信号用トランジスタ
Claims (3)
- 外部端子の表面に金属薄膜から成る単層の接続用導電層が形成されている電子部品であって、
前記接続用導電層が、SnとBiとからなると共に、該接続用導電層の膜厚が20−25μmの範囲に設定され、かつ、前記Biの添加率が、0.7−4.5wt%に設定されていることを特徴とする電子部品。 - 外部端子の表面に金属薄膜から成る単層の接続用導電層が形成されている電子部品であって、
前記接続用導電層が、SnとBiとからなると共に、該接続用導電層の膜厚が15−20μmの範囲に設定され、かつ、前記Biの添加率が、1.0−4.5wt%に設定されていることを特徴とする電子部品。 - 前記接続用導電層は、めっきにより形成されたものであることを特徴とする請求項1又は2記載の電子部品。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002364235A JP4447215B2 (ja) | 2002-12-16 | 2002-12-16 | 電子部品 |
US10/735,900 US7235309B2 (en) | 2002-12-16 | 2003-12-16 | Electronic device having external terminals with lead-free metal thin film formed on the surface thereof |
US11/802,966 US20070243405A1 (en) | 2002-12-16 | 2007-05-29 | Electronic device with lead-free metal thin film formed on the surface thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002364235A JP4447215B2 (ja) | 2002-12-16 | 2002-12-16 | 電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004200239A JP2004200239A (ja) | 2004-07-15 |
JP4447215B2 true JP4447215B2 (ja) | 2010-04-07 |
Family
ID=32652601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002364235A Expired - Fee Related JP4447215B2 (ja) | 2002-12-16 | 2002-12-16 | 電子部品 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7235309B2 (ja) |
JP (1) | JP4447215B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7459794B2 (en) * | 2003-08-26 | 2008-12-02 | Tokuyama Corporation | Substrate for device bonding, device bonded substrate, and method for producing same |
KR101197046B1 (ko) | 2005-01-26 | 2012-11-06 | 삼성디스플레이 주식회사 | 발광다이오드를 사용하는 2차원 광원 및 이를 이용한 액정표시 장치 |
JP2006351907A (ja) * | 2005-06-17 | 2006-12-28 | Renesas Technology Corp | 半導体装置及びその製造方法 |
EP2267187A4 (en) * | 2008-03-31 | 2014-01-01 | Furukawa Electric Co Ltd | METALWORK FOR CONNECTING PART AND METHOD OF MANUFACTURING THEREOF |
CN102463309B (zh) * | 2010-11-15 | 2013-09-18 | 泰金宝光电(苏州)有限公司 | 折弯装置 |
TWI556277B (zh) * | 2015-10-14 | 2016-11-01 | 鈺邦科技股份有限公司 | 捲繞型電容器元件之改良結構及其捲繞型固態電解電容器 |
JP7129296B2 (ja) * | 2018-09-26 | 2022-09-01 | キヤノン株式会社 | 画像処理装置、画像処理装置の制御方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2356351C3 (de) * | 1973-11-12 | 1980-07-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen eines feuerverzinnten Drahtes für elektrotechnische Zwecke |
JPS55122842A (en) * | 1979-03-12 | 1980-09-20 | Fujitsu Ltd | Electrical contact material |
US5390080A (en) * | 1993-05-03 | 1995-02-14 | Motorola | Tin-zinc solder connection to a printed circuit board of the like |
US6110608A (en) * | 1996-12-10 | 2000-08-29 | The Furukawa Electric Co., Ltd. | Lead material for electronic part, lead and semiconductor device using the same |
JP3301707B2 (ja) * | 1997-01-20 | 2002-07-15 | ディップソール株式会社 | 錫−銀合金酸性電気めっき浴 |
US20020009610A1 (en) * | 1997-12-16 | 2002-01-24 | Hanae Shimokawa | Technical field |
JP3622462B2 (ja) * | 1997-12-16 | 2005-02-23 | 株式会社日立製作所 | 半導体装置 |
JPH11189894A (ja) * | 1997-12-24 | 1999-07-13 | Murata Mfg Co Ltd | Sn合金メッキ皮膜、電子部品およびチップ型セラミック電子部品 |
JPH11251503A (ja) | 1998-03-04 | 1999-09-17 | Matsushita Electron Corp | 電子部品およびその製造方法 |
JPH11330340A (ja) | 1998-05-21 | 1999-11-30 | Hitachi Ltd | 半導体装置およびその実装構造体 |
JPH11354705A (ja) * | 1998-06-04 | 1999-12-24 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP2000174191A (ja) | 1998-12-07 | 2000-06-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP3314754B2 (ja) * | 1999-04-22 | 2002-08-12 | 松下電器産業株式会社 | 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法 |
JP3514670B2 (ja) * | 1999-07-29 | 2004-03-31 | 松下電器産業株式会社 | 半田付け方法 |
JP2001053211A (ja) | 1999-08-12 | 2001-02-23 | Nec Corp | 半導体装置とそのめっき方法 |
JP2001257303A (ja) | 2000-03-13 | 2001-09-21 | Hitachi Cable Ltd | 電子部品用リード材及びそれを用いた半導体装置 |
JP3417395B2 (ja) * | 2000-09-21 | 2003-06-16 | 松下電器産業株式会社 | 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置 |
JP3657874B2 (ja) | 2000-10-30 | 2005-06-08 | 株式会社ルネサステクノロジ | 半導体装置および電子機器 |
WO2002078085A1 (fr) * | 2001-03-27 | 2002-10-03 | Sumitomo Special Metals C0., Ltd. | Boitier pour piece electronique et son procede de production |
US6924044B2 (en) * | 2001-08-14 | 2005-08-02 | Snag, Llc | Tin-silver coatings |
JP3551168B2 (ja) | 2001-08-23 | 2004-08-04 | 株式会社日立製作所 | Pbフリーはんだ接続構造体および電子機器 |
US7273540B2 (en) * | 2002-07-25 | 2007-09-25 | Shinryo Electronics Co., Ltd. | Tin-silver-copper plating solution, plating film containing the same, and method for forming the plating film |
-
2002
- 2002-12-16 JP JP2002364235A patent/JP4447215B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-16 US US10/735,900 patent/US7235309B2/en not_active Expired - Lifetime
-
2007
- 2007-05-29 US US11/802,966 patent/US20070243405A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20040126268A1 (en) | 2004-07-01 |
US7235309B2 (en) | 2007-06-26 |
JP2004200239A (ja) | 2004-07-15 |
US20070243405A1 (en) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5384204A (en) | Tape automated bonding in semiconductor technique | |
US7245006B2 (en) | Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication | |
JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
KR101807878B1 (ko) | 반도체 장치 | |
US5486721A (en) | Lead frame for integrated circuits | |
US20070243405A1 (en) | Electronic device with lead-free metal thin film formed on the surface thereof | |
JP2009517869A (ja) | 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム | |
JP2000153388A (ja) | はんだ付け物品 | |
CN103958120A (zh) | 锡基焊球和包含它的半导体封装 | |
KR20050002601A (ko) | 반도체 패키지용 리드 프레임 | |
JP4434669B2 (ja) | 電子部品 | |
JPH07326701A (ja) | 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路 | |
JP2000174191A (ja) | 半導体装置およびその製造方法 | |
JPS63215044A (ja) | テ−プキヤリヤ用銅合金箔 | |
JP2004128399A (ja) | 電子部品 | |
JPH10284666A (ja) | 電子部品機器 | |
KR20030069880A (ko) | 전자부품 및 그 제조방법 | |
WO2020218218A1 (ja) | 電子部品および実装構造体 | |
US20100119868A1 (en) | Plated member and method for manufacturing the same | |
KR100691337B1 (ko) | 국부 도금을 이용한 반도체 장치 제조용 리드 프레임 | |
KR100708299B1 (ko) | 전자장치 제조용 다층금속 기판 | |
JPS63142644A (ja) | 半導体装置用フイルムキヤリア | |
JP2000124571A (ja) | ボンディング用プリント配線板 | |
JP2002141456A (ja) | 電子装置 | |
JPH11186483A (ja) | 半導体装置用リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4447215 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |