JP2002141456A - 電子装置 - Google Patents

電子装置

Info

Publication number
JP2002141456A
JP2002141456A JP2000334919A JP2000334919A JP2002141456A JP 2002141456 A JP2002141456 A JP 2002141456A JP 2000334919 A JP2000334919 A JP 2000334919A JP 2000334919 A JP2000334919 A JP 2000334919A JP 2002141456 A JP2002141456 A JP 2002141456A
Authority
JP
Japan
Prior art keywords
bismuth
tin
lead
solder
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000334919A
Other languages
English (en)
Other versions
JP3657874B2 (ja
Inventor
Hiroaki Okudaira
弘明 奥平
Asao Nishimura
朝雄 西村
Toshihiko Ota
敏彦 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000334919A priority Critical patent/JP3657874B2/ja
Publication of JP2002141456A publication Critical patent/JP2002141456A/ja
Application granted granted Critical
Publication of JP3657874B2 publication Critical patent/JP3657874B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】鉛フリーのスズ合金めっきを用いていて、高温
高湿試験後にはんだ濡れ性の優れたリードを有する信頼
性の高い電子装置を実現することにある。 【解決手段】電子装置の外部リードに形成したスズ合金
めっき膜の表面に合金成分単体を析出させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、外部リードまたは
端子の表面をめっき膜などでメタライズした電子装置に
関する技術である。
【0002】
【従来の技術】IC、LSI、ダイオード、抵抗、コン
デンサ、コネクタ、スイッチなどの電子装置は、配線基
板などの外部回路とはんだ等を用いて接続するために、
外部に露出したリードまたは端子を有している(以後、
これらを単に外部端子と呼ぶ)。これらの外部端子に
は、主に鉛を10〜40wt%含むスズー鉛合金、いわ
ゆる鉛はんだめっきが施されている。このため、外部端
子に対するめっきには、耐熱性、耐ウイスカ性、耐食
性、特にはんだ濡れ性が要求される。また、外部端子は
必要に応じて所定の寸法、形状に切断、成形されるため
密着性、耐クラック性、折り曲げ性等の特性が要求され
る。鉛はんだめっきはこれらの要求特性を全て満足し、
現行製品に広く使用されている。
【0003】
【発明が解決しようとする課題】近年、鉛を含まない、
いわゆる鉛フリーはんだの開発が進められ、Sn−Ag
−Cu、Sn−Cu系などの鉛フリーはんだが開発され
ている。
【0004】さらに、鉛フリーはんだに対応する鉛フリ
ーはんだめっきの開発も進められ、めっき膜材料として
はスズー亜鉛合金、スズー銀合金、スズー銅合金、スズ
ービスマス合金などが検討されている。
【0005】しかし、これらの合金めっき膜はいずれも
鉛はんだめっきに比べてはんだ濡れ性が劣るという欠点
がある。特に高温高湿試験後の低温でのはんだ濡れ性の
低下が大きい。
【0006】鉛フリーはんだめっき膜のはんだ濡れ性に
関しては、例えば、特開平11−251503号公報に
は、スズービスマス合金めっきにAg、Cuなどの合金
成分を加えることによりはんだ付けを容易にすることが
記載されている。しかしながら、高温高湿試験、スチー
ムエージングなどの劣化試験後のはんだ濡れ性の改善に
ついては考慮されていない。
【0007】本発明の目的は、はんだ濡れ性を改善した
高信頼な半田接続を実現できる電子装置を提供すること
にある。
【0008】
【課題を解決するための手段】本発明者等は、スズ合金
めっき、特にスズービスマス合金めっきについて高温高
湿試験後のはんだ濡れ性の改善について種々検討したと
ころ、スズービスマス合金めっき膜の表面にビスマスを
析出させることで、従来技術の問題点である濡れ性、特
に高温高湿試験後のはんだ濡れ性の低下を解決できるこ
とを明らかにした。
【0009】従って、本発明は、電子素子と、該電子素
子と電気的に接続された外部端子と、該外部端子に形成
されたスズービスマス合金めっき層とを有する電子装置
において、前記スズービスマス合金めっき層上にビスマ
スを析出させて構成したものである。
【0010】また、前記ビスマスが1cm2当たり約2
〜200μg析出されたものである。
【0011】また、前記ビスマスが1cm2当たり約4
〜100μg析出されたものである。
【0012】また、前記スズービスマス合金めっき層が
Sn−約(0.5〜6)wt%Biであるものである。
【0013】また、前記電子装置をSn−約(2〜3.
5)wt%Ag−(0.3〜1.0)wt%Cuを主成
分とした鉛フリーはんだにより接続した回路基板を備え
たものである。
【0014】
【発明の実施の形態】本発明にかかる電子装置およびそ
の実装構造体の実施形態について、以下、半導体装置を
例に図を用いて説明する。
【0015】図1は本発明に係る半導体装置の断面図を
示しており、実施の形態の全体を示す概略構成図であ
る。なお、これはあくまでも一例であり、外部リードや
外部端子を有するものであれば全て適用可能であること
は言うまでもない。
【0016】図示した半導体装置は、鉄―ニッケル合金
である42アロイまたは銅合金で作られたリードフレー
ム(リード基材)2上に半導体素子1を固定した後、半
導体素子1の不図示の電極をワイヤボンディング3など
によりリードフレーム2と電気的に接続し、モールド樹
脂4により樹脂封止して製造する。
【0017】そして、モールド樹脂4の外側に露出した
リードフレーム(リード基材)2に対して、脱脂、酸洗
浄処理した後、有機酸、有機酸スズ、有機酸ビスマス等
の有機酸金属および添加剤からなるめっき液を用いて、
図2に示す断面図のように、リード6の表面にスズ−ビ
スマス合金めっき膜7を形成し、さらにその表面にビス
マス8を析出させてリード5を形成する。ビスマス8の
析出量、析出方法については後述するが、スズービスマ
ス合金めっき膜7は、リード曲げ時の対クラック性の点
からそのBi含有率は約6wt%以下が好ましく、また
対ウイスカ性の点からは約0.5wt%以上が好まし
い。実際には2wt%程度のばらつきはある。
【0018】その後、リード5をフレームから切断し、
所定の形状に折り曲げ成形して半導体装置を完成させ
る。
【0019】このように完成された半導体装置は、不図
示の配線基板などの外部回路に設けられた電極とそのリ
ード(外部リード)5とを鉛フリーはんだ等を用いては
んだ接続(はんだ接合)される。この時、鉛フリーはん
だの濡れ性が悪いと、充分な接続強度を確保することが
出来ず、接続不良を生ずることとなる。
【0020】図3にスズービスマス合金めっき膜表面に
ビスマスを析出させることで濡れ性が改善されるメカニ
ズムを示す。図示するように、溶融はんだは、スズービ
スマス合金めっき膜7の表層部Aと一体化するように濡
れ拡がっていけば濡れ性は良いが、スズービスマス合金
めっき膜7の場合、組成比によってはその融点自体が高
く、溶融しにくい場合があり、濡れ性に影響を与える。
特に、鉛フリーはんだと接続する場合、鉛フリーはんだ
(Sn−Ag−Cu系はんだ)によっては濡れ性が良く
ないため、スズービスマス合金めっき膜7の果たす役割
は大きい。
【0021】そこで、図示するように、ビスマス8を析
出させれば、スズービスマス合金めっき膜7の表層部A
が溶け込むとき、ビスマス8とスズービスマスめっき膜
7の表層部Aとが一体化し、見掛けのビスマス含有率の
高いスズービスマスめっき膜として挙動する。すなわ
ち、実質上スズービスマス合金めっき膜7の融点を低下
させたに等しい効果が得られる。図4に示すように、ス
ズービスマス合金はビスマス含有率0〜21wt%にお
いて急激に融点が低下する。従って、使用するスズービ
スマス合金めっき膜7のビスマス含有率が0.5〜6w
t%であれば、見かけのビスマス含有率が21wt%に
なるまでは、ビスマス8が析出するほど効果的に融点は
低下する。
【0022】前述の如く、スズービスマス合金めっき膜
7のビスマス含有率は、リード曲げ時の耐クラック性を
考慮して6wt%以下に制限されており、そのため融点
も高かったが、このようにスズービスマスめっき膜7上
にビスマス8を析出した構成にすれば、耐クラック性に
適したスズービスマス合金めっき膜7の組成には影響を
与えることなく、融点を下げて濡れ性を改善することが
出来るのである。融点が下がると、その部分はさらに溶
融状態が加速され、周りにあるスズービスマス合金めっ
き膜7を巻き込み、波及的に溶融状態となるので、溶融
はんだは容易に濡れ拡がり、その濡れ性は向上したこと
となる。
【0023】一方、スズービスマス合金めっき膜7表面
に形成される酸化膜が、濡れ性を阻害させる要因の一つ
として考えられる。スズービスマス合金めっき膜7上に
ビスマス8を粒状もしくは網状に析出させると、ビスマ
ス8直下のスズービスマス合金めっき膜7表面は大気に
曝されないため、酸化膜は形成されず、上記の溶融メカ
ニズムに従い、そのビスマス粒子を起点としてスズービ
スマス合金めっき膜7の溶融が開始される。溶融が開始
されると溶けたスズービスマス合金めっき膜7が酸化膜
を取り込むようにして溶融が進行し、はんだは濡れ拡が
って行く。従って、図5や図6に示すようにビスマスは
スズービスマスめっき膜表面の一部が見えるように粒状
もしくは網状に構成することが好ましい。ビスマスを膜
状に形成すると、融点が高いビスマスがスズービスマス
めっき膜の全面を被うことになり、粒状もしくは網状に
形成したときよりはスズービスマス合金めっき膜7を溶
融させにくい状態となる。なお、ビスマスは、図5に示
すように粒状に析出し始め、時間の経過とともにスズー
ビスマスの粒界からも析出して図6に示すような網状と
なる。この時、粒状のビスマスは成長して隣のビスマス
と結合した形となる。さらに時間が経つと膜状になるも
のである。
【0024】ところで、ビスマスの析出量については、
1cm2当たり2μg以上からはんだ濡れ性の改善効果
はあるが、さらに好ましくは5μg以上が良い。一方、
1cm2当たり100μgを超えると、外観不良にはな
らないものの、めっき色調は黒味が増して灰白色から灰
色に変化するので、100μg以下にすることが好まし
い。また、200μgを超えると析出したビスマスによ
り色調が黒灰色となり外観不良となるので、これを超え
てはいけない。
【0025】スズービスマス合金めっき膜7の表面にビ
スマスを析出させるには、スズとビスマスの電気化学的
ポテンシャルの差、いわゆるイオン化傾向の差によるス
ズとビスマスの置換反応を利用すればよい。
【0026】例えば、めっき後に通電を止めた状態でめ
っき液中に保持して置換反応させる方法や、めっき槽の
後ろにビスマスを含有する溶液槽を設け、そこで置換反
応をさせる方法や、被めっき物をめっき液から引き上
げ、次の水洗槽に入れるまでの間に置換反応をさせる方
法などを利用すればよい。
【0027】次に、本発明に係るスズ合金めっきの実施
例について具体的に説明する。本実施例に於いては、ス
ズービスマス合金めっき7のビスマス含有率が約0.5
〜6wt%に対して有効となるビスマスの析出について
検討した。スズービスマス合金めっき7には、Sn−2
wt%Biを用いた。
【0028】<実施例1>42アロイを基材とするリー
ド数100本のQFPタイプのリードフレームを用い
て、通常の方法で脱脂、酸洗処理した後、有機酸ズズ
(スズ濃度80g/l)、有機酸ビスマス(ビスマス濃
度2、4、6g/l)、有機酸および添加剤からなるめ
っき液を用いてスズービスマス合金めっきを行った。電
流密度15A/dm2、液温50℃、膜厚10μmであ
る。
【0029】次に、めっき終了後に電流を切った状態で
表1に示す時間に応じてめっき液中に放置し、スズービ
スマス合金めっき膜表面にビスマスを置換析出させた。
【0030】次に、リードフレームから個々のパッケー
ジを切り離し、温度65℃、湿度95%で168時間の
高温高湿試験をした後、はんだ濡れ性をディップ法によ
り評価した。評価条件は、はんだがスズー鉛共晶、温度
215℃、フラックスがRタイプである。
【0031】その結果は表1に示す通りである。ビスマ
スの置換析出量が0および1μg/cm2のとき(試料
No.1、6)は、はんだ濡れ面積は所定の目標値を満
足せず(×で表示)、2〜4μg/cm2以上のとき
(試料No.2、7、8)は、はんだ濡れ面積は充分で
はないものの所定の目標値をほぼ満足し(△で表示)、
5μg/cm2以上のとき(試料No.3〜5、9〜1
6)は、はんだ濡れ性はいずれも目標値以上(○で表
示)であった。
【0032】しかし、250μg/cm2のときは色調
は黒灰色になり、外観不良(×で表示)となった。ま
た、外観不良ではないが、200μg/cm2のときは
色調は灰色になる(△で表示)。
【0033】従って、スズービスマスめっき膜上に析出
させるビスマスは2〜200μg/cm2が好ましく、
さらに好ましくは5〜100μg/cm2である。
【0034】なお、本例では、めっき液のビスマス濃度
2、4、6g/lの場合について記したが、所定の組成
のめっき膜およびビスマス置換析出が得られればよく、
特に制限されるものではない。また、リードフレームの
基材が銅合金の場合も全く同様の効果が得られ、基材の
材質が制限されるものではない。
【0035】
【表1】
【0036】<実施例2>実施例1と同様に、42アロ
イを基材とするリードフレームにスズービスマス合金め
っきを行った。その後、ビスマス濃度1g/lの有機酸
ビスマス溶液に表2に示す時間だけ浸漬し、スズービス
マス合金めっき膜表面にビスマスを置換析出させた。
【0037】次に、リードフレームから個々のパッケー
ジを切り離し、温度65℃、湿度95%で168時間の
高温高湿試験をした後、はんだ濡れ性をディップ法によ
り評価した。評価条件は、はんだがスズー鉛共晶、温度
215℃、フラックスがRタイプである。
【0038】その結果は表2に示す通りである。ビスマ
スの置換析出量が0および1.3μg/cm2のとき(試
料No.1、2)は、はんだ濡れ面積は所定の目標値を
満足せず(×で表示)、2μg/cm2のとき(試料N
o.3)は、はんだ濡れ面積は充分ではないものの所定
の目標値をほぼ満足し(△で表示)、5μg/cm2
上のとき(試料No.4〜9)は、はんだ濡れ性はいず
れも目標値以上(○で表示)であった。
【0039】しかし、240μg/cm2のときは色調
は黒灰色になり、外観不良(×で表示)となった。ま
た、外観不良ではないが、200μg/cm2のときは
色調は灰色になる(△で表示)。
【0040】従って、スズービスマスめっき膜上に析出
させるビスマスは2〜200μg/cm2が好ましく、
さらに好ましくは5〜100μg/cm2である。
【0041】なお、本例では、めっき液のビスマス濃度
1g/lの場合について記したが、所定の組成のめっき
膜およびビスマス置換析出が得られればよく、特に制限
されるものではない。また、ビスマス置換時間を調節す
るために、スズ合金めっき液用の添加剤、ノニルフェニ
ルエーテル等の界面活性剤などビスマスの置換速度をコ
ントロールする成分を有機酸ビスマス液に加えても良
く、液温を0〜80℃の範囲で変えても良い。また、リ
ードフレームの基材が銅合金の場合も全く同様の効果が
得られ、基材の材質が制限されるものではない。
【0042】
【表2】
【0043】〈実施例3〉実施例1と同様に、42アロ
イを基材とするリードフレームにスズービスマス合金め
っきを行った後、電流を切った状態でめっき液中に放置
し、ビスマスを置換析出させた。次に、実施例1と同様
にリードフレームから個々のパッケージを切り離し、温
度65℃、湿度95%で168時間の高温高湿試験をし
た後、はんだ濡れ性をディップ法により評価した。評価
条件は、はんだがスズー銀―銅系のいわゆる鉛フリーは
んだで温度235℃、フラックスがRタイプである。
【0044】その結果は表3に示す通りである。ビスマ
スの置換析出量が1μg/cm2のとき(試料No.
1)は、はんだ濡れ面積が所定の目標値を満足せず(×
で表示)、2μg/cm2のとき(試料No.2)は、
はんだ濡れ面積は充分ではないものの所定の目標値をほ
ぼ満足し(△で表示)、5μg/cm2以上のとき(試
料No.3〜8)は、はんだ濡れ性はいずれも目標値以
上(○で表示)であった。
【0045】しかし、250μg/cm2のときは色調
は黒灰色になり、外観不良(×で表示)となった。ま
た、外観不良ではないが、200μg/cm2のときは
色調は灰色になる。
【0046】従って、スズービスマスめっき膜上に析出
させるビスマスは2〜200μg/cm2が好ましく、
さらに好ましくは5〜100μg/cm2である。
【0047】
【表3】
【0048】実施例1〜3では42アロイリードの例に
ついて示したが、銅めっきをした42アロイリード、銅
合金リードについても同様の結果となる。また、上記実
施例では半導体装置を例について示したが、トランジス
タ、ダイオード、抵抗、コンデンサ、スイッチ、コネク
タ等の電子部品についても同様の結果となる。
【0049】以上詳述したように、電子装置の外部リー
ドへのスズービスマス合金めっき膜の形成において、そ
の表面にビスマスを析出させることにより、高温高湿試
験後もはんだ濡れ性に優れた電子装置を製造することが
可能となった。また、外部リードへ形成したスズービス
マス合金めっき膜のビスマス含有率を小さく設定するこ
とが可能となり、耐クラック性が向上し、信頼性の高い
電子装置を製造することが可能となった。特にビスマス
を粒状もしくは網状に析出することが効果的であり、ス
ズービスマス合金めっき層がSn−約(0.5〜6)w
t%Biの場合に効果的である。
【0050】なお、析出したビスマスには、工程中に酸
素または水分により生成した酸化物、水酸化物および共
析した微量のスズ等を含むことは言うまでもない。ま
た、析出させたビスマスは必ずしも膜状である必要はな
く、粒状、網目状などであってもよい。
【0051】また、いずれの場合も、スズービスマス合
金めっき膜に含まれる成分であるので、製造プロセスの
簡略化、製造効率の向上を図ることが出来ることは言う
までもない。
【0052】
【発明の効果】本発明によれば、はんだ濡れ性を改善し
た高信頼な半田接続が実現できる。
【図面の簡単な説明】
【図1】本発明に係る電子装置の一実施例の形態を示す
断面図。
【図2】本発明に係るリードの一実施例の形態を示す断
面図。
【図3】本発明に係るリードの濡れ性を示す断面図。
【図4】スズービスマス合金の融点を示す図。
【図5】ビスマスの析出を示す図。
【図6】ビスマスの析出を示す図。
【符号の説明】
1…半導体素子 2…リードフレーム 3…ボンデイングワイヤ 4…モールド樹脂 5…モールド樹脂の外側に露出したリード(外部リー
ド) 6…リード基材 7…スズービスマスめっき膜 8…ビスマス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 敏彦 神奈川県秦野市堀山下1番地 株式会社日 立製作所エンタープライズサーバ事業部内 Fターム(参考) 5F067 AA00 DC12 DC16

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】電子素子と、該電子素子と電気的に接続さ
    れた外部端子と、該外部端子に形成されたスズービスマ
    ス合金めっき層とを有する電子装置において、前記スズ
    ービスマス合金めっき層上にビスマスを析出させて構成
    したことを特徴とする電子装置。
  2. 【請求項2】前記ビスマスが、1cm2当たり約2〜2
    00μg析出されたことを特徴とする請求項1記載の電
    子装置。
  3. 【請求項3】前記ビスマスが、1cm2当たり約4〜1
    00μg析出されたことを特徴とする請求項1記載の電
    子装置。
  4. 【請求項4】前記スズービスマス合金めっき層がSn−
    約(0.5〜6)wt%Biであることを特徴とする請
    求項1から3のいずれかに記載の電子装置。
  5. 【請求項5】前記請求項1〜4の何れかに記載された電
    子装置をSn−約(2〜3.5)wt%Ag−(0.3
    〜1.0)wt%Cuを主成分とした鉛フリーはんだに
    より接続した回路基板を備えたことを特徴とする電子機
    器。
JP2000334919A 2000-10-30 2000-10-30 半導体装置および電子機器 Expired - Fee Related JP3657874B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000334919A JP3657874B2 (ja) 2000-10-30 2000-10-30 半導体装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000334919A JP3657874B2 (ja) 2000-10-30 2000-10-30 半導体装置および電子機器

Publications (2)

Publication Number Publication Date
JP2002141456A true JP2002141456A (ja) 2002-05-17
JP3657874B2 JP3657874B2 (ja) 2005-06-08

Family

ID=18810749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000334919A Expired - Fee Related JP3657874B2 (ja) 2000-10-30 2000-10-30 半導体装置および電子機器

Country Status (1)

Country Link
JP (1) JP3657874B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081235A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 半導体装置の製造方法
JP2007100148A (ja) * 2005-10-03 2007-04-19 C Uyemura & Co Ltd ウィスカ抑制表面処理方法
US7235309B2 (en) 2002-12-16 2007-06-26 Nec Electronics Corporation Electronic device having external terminals with lead-free metal thin film formed on the surface thereof
WO2010134552A1 (ja) * 2009-05-22 2010-11-25 千住金属工業株式会社 はんだコート部品、その製造方法及びその実装方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235309B2 (en) 2002-12-16 2007-06-26 Nec Electronics Corporation Electronic device having external terminals with lead-free metal thin film formed on the surface thereof
JP2007081235A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 半導体装置の製造方法
JP2007100148A (ja) * 2005-10-03 2007-04-19 C Uyemura & Co Ltd ウィスカ抑制表面処理方法
US8821708B2 (en) 2005-10-03 2014-09-02 C. Uyemura & Co., Ltd. Method of surface treatment for the inhibition of whiskers
WO2010134552A1 (ja) * 2009-05-22 2010-11-25 千住金属工業株式会社 はんだコート部品、その製造方法及びその実装方法
JP2010272774A (ja) * 2009-05-22 2010-12-02 Senju Metal Ind Co Ltd はんだコート部品、その製造方法及びその実装方法
KR20120023002A (ko) * 2009-05-22 2012-03-12 센주긴조쿠고교 가부시키가이샤 땜납 코팅 부품, 그의 제조 방법 및 그의 실장 방법
CN102440091A (zh) * 2009-05-22 2012-05-02 千住金属工业株式会社 焊料涂布元件及其制造方法、安装方法
KR101970831B1 (ko) * 2009-05-22 2019-08-27 센주긴조쿠고교 가부시키가이샤 땜납 코팅 부품, 그의 제조 방법 및 그의 실장 방법

Also Published As

Publication number Publication date
JP3657874B2 (ja) 2005-06-08

Similar Documents

Publication Publication Date Title
US5320272A (en) Tin-bismuth solder connection having improved high temperature properties, and process for forming same
US5962133A (en) Solder, electronic component mounted by soldering, and electronic circuit board
JP3575311B2 (ja) Pbフリー半田および半田付け物品
US6259593B1 (en) Electronic component
JP2003198117A (ja) はんだ付け方法および接合構造体
JP3233268B2 (ja) はんだ付け方法
JP2000153388A (ja) はんだ付け物品
US7473476B2 (en) Soldering method, component to be joined by the soldering method, and joining structure
JP2003332731A (ja) Pbフリー半田付け物品
JPH11330340A (ja) 半導体装置およびその実装構造体
JP3657874B2 (ja) 半導体装置および電子機器
JPH1093004A (ja) 電子部品およびその製造方法
JP2002120086A (ja) 無鉛はんだ及びその製造方法
JP2007123674A (ja) 配線基板、及び電子装置
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP2000174191A (ja) 半導体装置およびその製造方法
JP4071049B2 (ja) 鉛フリー半田ペースト
US20030156395A1 (en) Electronic component and method of manufacturing same
US6814276B2 (en) Process for soldering and connecting structure
JP3596445B2 (ja) 半田接合方法ならびに実装構造
JP3700668B2 (ja) 半田および半田付け物品
JPH11251503A (ja) 電子部品およびその製造方法
JP2002368175A (ja) 電子部品の製造方法
JP2000280066A (ja) 非鉛系接合部材の形成方法
JP2004261873A (ja) Pbフリ―半田

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050310

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080318

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120318

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees