JP2001257303A

JP2001257303A - 電子部品用リード材及びそれを用いた半導体装置

Info

Publication number: JP2001257303A
Application number: JP2000073939A
Authority: JP
Inventors: Toshinobu Nakamura; 敏信中村; Satoshi Chinda; 聡珍田
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2000-03-13
Filing date: 2000-03-13
Publication date: 2001-09-21

Abstract

(57)【要約】【課題】鉛による環境汚染問題の生じない電子部品用リ
ード材を提供すること。【解決手段】銅又はその合金或いは鉄又はその合金等で
できたリード材１の表面を、銅の含有量が０．４〜５．
０wt％のスズ−銅合金めっき層２で被覆した構成とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子部品用リード
材及びそれをリードとして用いた半導体装置に関するも
のである。

【０００２】更に詳しくは、銅又はその合金或いは鉄又
はその合金等でできたリード基材表面を、鉛を含有しな
いスズ−銅合金めっき層で被覆した電子部品用リード材
であって、鉛を含有しないために環境を害することが無
く、はんだとの接合強度が高い電子部品用リード材及び
それを用いた半導体装置に関する。

【０００３】

【従来の技術】ＩＣ、ＬＳＩなどの半導体素子は、いわ
ゆるパッケージング工程において、リードフレーム上に
固着された後、ワイヤボンディングなどによりリードフ
レームと電気的に接続され、更にモールド樹脂によりモ
ールドされる。そして、基板などの外部回路とはんだ等
を用いて接続するために、モールド樹脂の外側に露出し
たリードには、主に鉛を１０〜４０wt％含むスズ−鉛合
金、いわゆる鉛はんだめっきが施され、その後リードは
フレームから切断され、所定の形状に曲げ成形される。

【０００４】このように、電子部品用リード材として、
従来、銅又は銅合金、或いはＦｅ又はＦｅ合金に代表さ
れるリード基材の表面を、スズ−鉛はんだに代表される
スズ合金めっき層で被覆したリード材が知られている。

【０００５】かかる電子部品用リード材は、リード基材
の優れた導電性と機械的強度を有しつつ、スズ合金の単
純スズめっきにおけるウィスカ発生の抑制力と良好なは
んだ付け性をも兼ね備える高性能導体であって、各種の
端子、コネクタ、リードのような電気・電子部品として
使用されている。

【０００６】しかし、最近鉛による環境汚染問題がクロ
ーズアップされ、鉛を用いないスズ合金めっきリード材
の開発が急務となっている。

【０００７】

【発明が解決しようとする課題】しかしながら、従来技
術の問題点として、鉛を含まない単純なスズめっきで
は、ウィスカの発生が懸念される。そこで、その代替材
料として各種スズ合金めっき化が進められている。現
在、鉛フリースズ合金めっき液としては、スズ−銀、ス
ズ−ビスマス、スズ−亜鉛の３種類が開発されている
が、スズ−銀合金めっきは高価であること、スズ−ビス
マス合金めっきは硬く脆いため半導体装置の製造工程に
おいてリードを曲げたときにめっき膜にクラックが生じ
るという脆化問題があり、またスズ−亜鉛合金めっきは
酸化されやすく濡れ性が劣り、ウィスカも発生しやすい
という問題があり、いずれも現状のスズ−鉛合金めっき
線材と完全な代替を図ることは困難である。

【０００８】そこで本発明の目的は、上記課題を解決
し、鉛による環境汚染問題の生じない電子部品用リード
材と、それをリードとして用いた半導体装置を提供する
ことにある。

【０００９】更に、本発明の他の目的は、耐屈曲性、は
んだ付性等の特性が良好であり、安価なスズ合金めっき
線材つまり電子部品用リード材の提供と、それを用いた
半導体装置を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明の電子部品用リード材は、銅又はその合金或
いは鉄又はその合金等でできたリード基材表面に、スズ
−銅合金のめっきを施したことを特徴とする（請求項
１）。

【００１１】本発明の電子部品用リード材は、銅又はそ
の合金或いは鉄又はその合金等でできたリード基材表面
を、鉛を含有しないスズ−銅合金めっき層で被覆した構
成であり、鉛を含有しないため、環境を害することが無
い。また、そのスズ−銅合金めっき層は、はんだとの接
合強度が高いため、従来のスズ−鉛合金めっき線材から
成る電子部品用リード材と同様に用いることができる。

【００１２】本発明の電子部品用リード材において、前
記スズ−銅合金めっきは、はんだ付け性および機械加工
性を考慮したとき、銅の含有率を０．４〜５wt％とする
スズ合金めっきであることが好ましい（請求項２）。ま
た、実用上、前記スズ−銅合金めっきの厚さは１〜１５
μｍとするのがよい（請求項３）。

【００１３】本発明において、スズ−銅合金めっきの銅
の含有率を０．４wt％以上、５wt％以下としたのは、銅
の含有率が０．４wt％未満になるとウィスカの発生が認
められ、また５wt％を超えると機械的な曲げ加工におい
て割れ（クラック）が発生するようになるためである。
機械加工による割れは、銅の含有率３wt％以上から生じ
る傾向が生まれ、その後銅の含有率が多くなるほど発生
する割合が高くなることから、割れが生じない最も安全
な範囲としては、銅の含有率が０．４wt％以上、３wt％
未満とするのが好ましい。

【００１４】更に、本発明の半導体装置は、上記電子部
品用リード材から成るリードを、半導体パッケージの外
側に露出させて曲げ形成したことを特徴とする（請求項
４）。

【００１５】この特徴によれば、曲げ成形されるリード
にスズ−銅合金めっき層で被覆した電子部品用リード材
を用いているので、曲げによる割れの発生を防止し、濡
れ性の低下がなく、しかも耐ウィスカ性に優れた信頼性
の高い半導体装置を実現することができる。

【００１６】

【発明の実施の形態】以下、本発明の実施形態を実施例
を中心にして説明する。

【００１７】図１において、１は銅又は銅合金、或いは
ＦｅまたはＦｅ合金製のリード材であり、２は銅を０．
４〜５wt％の割合で含むスズ−銅合金のめっき層を示
す。本実施例の電子部品用リード材は、リード材１上に
上記スズ−銅合金のめっき層２を１〜１５μｍ施すこと
で構成される。なお、リード材１の形態としては、ここ
ではＩＣ、ＬＳＩなどの半導体素子のリードフレームと
なるストライプめっき条の形態又は丸線を想定している
が、リード材１の形態にはこのような平条、丸線の他、
異形条、筒状など任意の形態が含まれる。

【００１８】

【表１】

【００１９】表１において、試作番号１〜７のうち、試
作番号２〜５が本発明の実施例であり、試作番号１及び
試作番号６〜７が比較例、試作番号８が従来例である。

【００２０】本発明の実施例１〜４（試作番号２〜５）
は次のようにして製作した。即ち、直径φ０．５６mmの
銅線（丸線）上に、シアン化浴を用いて、銅を０．４wt
％、１．１wt％、２．２wt％、５．０wt％含むスズ合金
めっきを６μｍ施した。

【００２１】一方、比較例１〜３（試作番号１、６、
７）は、同じく直径φ０．５６mmの銅線（丸線）上に、
シアン化浴を用いて、銅を０．２wt％、５．２wt％、
８．９wt％含むスズ合金めっきを６μｍ施して製作し
た。

【００２２】これらの製品の特性を評価するため、各製
品を、２４５℃に加熱した６３％Ｓｎ−３７％Ｐｂはん
だ、９０％Ｓｎ−７．５％Ｂｉ−２％Ａｇ−０．５％Ｃ
ｕはんだ及び９５．４％Ｓｎ−３．５％Ａｇ−１．１％
Ｃｕの各はんだ浴で、それぞれのはんだ付け性を測定し
た。測定方法は平衡法（ＪＩＳＣ００５３）である。

【００２３】その結果、表１に示すように、実施例１〜
４の各製品は、共に、はんだ濡れ時間（ゼロクロス時
間）が０．８〜１．０秒と良好なはんだ付性を示した。
また、実施例１〜４のスズ−銅合金めっきリード線に対
し、半径０．５mmの曲げ加工を行い、機械加工性を試験
したところ、どの線材でもめっき膜に割れは確認されな
かった。更に、ウィスカの発生をみるため、５０℃で１
ケ月の放置試験を行った結果、ウィスカは発生していな
かった。

【００２４】これに対し、比較例１〜３の場合は、次の
ように不適当なものとなった。即ち、銅の含有率を０．
２wt％としたスズ−銅合金（比較例１）の場合、はんだ
濡れ時間は０．８秒と良好であったが、ウィスカの発生
が認められた。これは銅の含有量が低すぎてウィスカの
発生を抑制する性能に欠けていた、と判断される。

【００２５】また、銅の含有率を５．２wt％としたスズ
−銅合金（比較例２）の場合、はんだ濡れ時間は１．１
秒と実用可能な範囲であり、ウィスカの発生も認められ
なかったが、半径０．５mmの曲げ加工による機械加工性
の試験において、めっき膜は極めて割れの生じ易い状態
にあった。

【００２６】更に、銅の含有率を８．９wt％としたスズ
−銅合金（比較例３）では、銅の含有量が多すぎるため
曲げ加工を行うとスズ−銅合金層にクラックが発生し
た。

【００２７】これらの結果より、銅の含有量が０．４〜
５．０wt％のスズ−銅合金がリード材としては実用範囲
である。

【００２８】一方、従来例（試作番号８）のスズ−鉛め
っきリード線について、そのはんだ濡れ時間を測定した
ところ０．８秒であった。上記実施例１〜４のはんだ濡
れ時間は０．８〜１．０秒であり、従来例の値と殆ど違
いがないので、従来と同様の取り扱いやすい電子部品用
リード材が得られたことになる。

【００２９】上記実施例１〜４の電子部品用リード材を
平条のアウターリードとして、半導体パッケージの外側
に露出させ、曲げ形成して半導体装置を構成したとこ
ろ、曲げによる割れがなく、濡れ性及び耐ウィスカ性に
優れた信頼性の高い半導体装置を実現することができ
た。

【００３０】

【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。

【００３１】本発明の電子部品用リード材は、銅又はそ
の合金或いは鉄又はその合金等でできたリード基材表面
を、鉛を含有しないスズ−銅合金めっき層で被覆した構
成であり、鉛を含有しないため、環境を害することが無
い。また、そのスズ−銅合金めっき層は、はんだとの接
合強度が高いため、従来のスズ−鉛合金めっき線材から
成る電子部品用リード材と同等の取扱い易さで用いるこ
とができる。

【００３２】また、上記スズ−銅合金めっき層を銅含有
率０．４〜５wt％のスズ−銅合金めっき層とすることに
より、曲げ加工に対して、従来のはんだめっきリード材
品並みの耐めっき割れ性を持ち、且つウィスカの発生を
抑制したスズ合金めっきの電子部品用リード材を得るこ
とができる。

【００３３】従って、この電子部品用リード材をアウタ
ーリードとして用い、半導体パッケージの外側に露出さ
せて曲げ形成ることにより、曲げによる割れがなく、濡
れ性及び耐ウィスカ性に優れた信頼性の高い半導体装置
を実現することができる。

【図面の簡単な説明】

【図１】本発明のスズ−銅合金めっき層を設けたリード
材を示す横断面図である。

【符号の説明】

１銅又はその合金或いは鉄又はその合金製リード材２銅を０．４〜５wt％の割合で含むスズ−銅合金めっ
き層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 23/48 Ｈ０１Ｌ 23/48 Ｋ

Claims

【特許請求の範囲】

【請求項１】銅又はその合金或いは鉄又はその合金等で
できたリード基材表面に、スズ−銅合金のめっきを施し
たことを特徴とする電子部品用リード材。
【請求項２】請求項１記載の電子部品用リード材におい
て、前記スズ−銅合金めっきが、銅の含有率を０．４５
〜５wt％とするスズ合金めっきであることを特徴とする
電子部品用リード材。
【請求項３】請求項１又は２記載の電子部品用リード材
において、前記スズ−銅合金めっきの厚さを１〜１５μ
ｍとしたことを特徴とする電子部品用リード材。
【請求項４】請求項１、２又は３記載の電子部品用リー
ド材から成るリードを、半導体パッケージの外側に露出
させて曲げ形成したことを特徴とする半導体装置。